JPH0535578B2

JPH0535578B2 -

Info

Publication number: JPH0535578B2
Application number: JP61060544A
Authority: JP
Inventors: Ryuichi Saito; Yasuo Sawahata; Naohiro Monma
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-03-20
Filing date: 1986-03-20
Publication date: 1993-05-26
Also published as: JPS62219653A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体装置の製造方法に係り、特に、
ポリシリコンを用いて形成した高抵抗素子におい
て素子寸法を微細化し、抵抗値を増加させるのに
好適な半導体装置の製造方法に関する。

〔従来の技術〕

従来、半導体装置、特にスタテイツク・ランダ
ム・アクセス・メモリー（SRAM）においては
ポリシリコンの高い固有抵抗を利用したポリシリ
コン高抵抗が負荷抵抗として用いられている。半
導体集積回路の高集積化に伴なつて高抵抗ポリシ
リコンを微細化する必要が生じている。しかし、
ポリシリコン中では、配線領域を形成するために
導入される導電性不純物（ｎ型では、リン、ヒ
素、アンチモン等、ｐ型では硼素、アルミニウ
ム、ガリウム等）の拡散が非常に速いため、熱処
理によつて大きな横方向拡散が起こり微細な寸法
の高抵抗ポリシリコンを形成できない。また、メ
モリー微細化しつつ消費電流を増大させないため
には抵抗値を増加させることが必要であるが、こ
のための一対策として抵抗素子の幅を加工限度ま
で小さくした上で寸法を長くするかポリシリコン
の膜厚を薄くすることが必要である。しかし、ポ
リシリコンの膜厚を薄くすると配線領域の抵抗が
増大し、また、均一に形成することが難しくな
る。また、寸法を長くすることは素子の高集積化
を阻げる。このような、微細化と高抵抗化の両方
の要請に対し特開昭55−82458号に記載のように、
ポリシリコンの高抵抗領域に酸素又は窒素をイオ
ン打込みすることによりポリシリコンの性質が変
化し、導電性不純物の拡散を抑制する効果が起こ
つて横方向拡散が低減されることを利用して、微
細な寸法で抵抗値の大きい高抵抗ポリシリコンを
形成した構造が提案されている。また、このとき
のイオン打込みのマスクとなる不純物添加膜から
の不純物拡散により配線領域を自己整合的に形成
する方法が提案されている。

〔発明が解決しようとする問題点〕

上記従来構造では、ポリシリコン層内に酸素又
は窒素が深さ方向に均一に導入されていない場
合、横方向拡散により抵抗値が低下するという問
題がある。また、これを避けるため、酸素または
窒素を深さ方向に均一に導入しようとすると膜厚
が厚い場合イオン打込み電圧を変えて高いドーズ
量打込む必要がありスループツトが上がらない。
膜厚を薄くすると前述のように配線領域の抵抗が
増加し、均一性が悪くなるという問題点がある。

また、上記の自己整合的形成法では配線領域へ
の不純物拡散を不純物添加膜からの拡散によつて
いるため不純物濃度を制御することが難しく、ま
た、ポリシリコン層の不純物添加膜の間に絶縁膜
が残存しているとその領域の不純物拡散が進まな
いため、配線抵抗のばらつきや歩留りの低下を招
くという問題があつた。配線領域の不純物濃度を
制御するため、配線領域への導電性不純物導入を
ホトリングラフイー法を用いてイオン打込み法に
より行なう方法ではホトリソグラフイー工程が増
加するため合せ誤差を見込む必要があるため寸法
の微細化が阻げられ、ばらつきも生じやすいとい
う問題がある。また、ポリシリコン層全面に導電
性不純物を導入し、高抵抗領域に酸素又は窒素を
イオン打込みする方法では高抵抗領域の抵抗を増
加させるために酸素又は窒素を極めて高濃度導入
する必要があり、スループツトが上げられないと
いう問題がある。また、ポリシリコン層全面に酸
素又は窒素イオン打込みし、配線領域のみに導電
性不純物を導入する方法では、導電性不純物の拡
散が十分に抑制され微細で抵抗値の高い高抵抗ポ
リシリコンが形成できるが、配線領域の抵抗が増
大するため、このポリシリコン層を配線として用
いることが難しくなるという問題がある。

本発明の目的は、微細で抵抗値の高い高抵抗領
域と、この高抵抗領域と自己整合的に分離形成さ
れ不純物濃度が制御さればらつきが小さく抵抗値
の低い配線領域からなる抵抗を有する半導体装置
の製造方法を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明は、抵抗領
域の厚さを抵抗領域の両端の配線領域の厚さより
薄くしたポリシリコン抵抗を有する半導体装置の
製造方法において、均一厚さのポリシリコン膜を
形成する工程、前記ポリシリコン膜の所定の領域
に、酸素、臭素、炭素のうちの少なくとも一種類
の元素を添加して抵抗領域を形成する工程、前記
ポリシリコン膜の抵抗領域を、結晶粒の大きさに
応じて0.1μｍ以下の膜厚となるように、選択酸化
する工程、前記選択酸化によつて形成された酸化
膜をマスクとして、前記配線領域に導電性不純物
を添加する工程、前記配線領域に電極を形成する
工程とを順次包含することを特徴とする。

〔作用〕

ポリシリコンをその結晶粒の大きさ（通常0.1μ
ｍ以下）と同程度に薄くすると結晶粒界の存在す
る割合が少なくなる。ポリシリコン中の速い不純
物拡散は結晶粒界を通る拡散によるものであるか
ら、結晶粒界の存在する割合が少なくなると配線
領域からの不純物拡散は抑制され微細な寸法形状
が可能となる。本発明では、抵抗領域の部分のみ
を薄く形成した後、配線領域に導電性不純物を導
入するので、配線領域から抵抗領域への不純物拡
散は十分に抑制できる。また、膜厚が薄くなると
電流経路が小さくなるため抵抗値は増加する。ま
た、本発明によれば、抵抗領域上に酸化膜を選択
的に形成して抵抗領域を薄くした後、この酸化膜
をマスクとして用いて配線領域に導電性不純物を
導入するので、簡便なプロセスで配線領域のみに
所望の量の不純物を自己整合的に導入することが
できる。また、配線領域のポリシリコン膜厚は薄
くないため抵抗値が増加することはない。

さらに、高抵抗領域にのみ選択的に酸素、窒
素、炭素のうちの少なくとも一種類の元素が導入
された場合、これらの元素は導電性不純物の拡散
を抑制し、ポリシリコン固有抵抗を増加させるた
め、より微細な寸法で抵抗値の大きい高抵抗ポリ
シリコンが形成される。このとき配線領域にはこ
れらの元素が導入されていないため配線領域の抵
抗が増加することはない。

〔実施例〕

第１図は本発明の製造方法により実現できる一
例を示したものである。薄いポリシリコン層から
なる高抵抗領域１２とこれより厚いポリシリコン
層からなる配線領域１３が絶縁膜２を介して半導
体基板あるいは半導体素子１上に形成されてい
る。配線領域１３には抵抗を低くするために導電
性不純物が導入されている。高抵抗領域１２のポ
リシリコン膜厚が結晶粒の大きさと同程度のため
配線領域１３から高抵抗領域１２中への導電性不
純物の横方向拡散が抑制され、高抵抗領域には微
細な寸法とすることができる。また、高抵抗領域
１２のポリシリコン膜厚が薄いため電流経路が小
さく高い抵抗値が得られる。一方、配線領域１３
のポリシリコン膜厚は厚いため配線抵抗は低い。
本例では層間絶縁層８に形成されたコンタクト穴
を介して電極９が配線領域１３の上面から引き出
されているが、絶縁膜２の一部に形成されたコン
タクト穴を介して下層の電極あるいは拡散層に接
続された構造でも同様の効果が得られるのは言う
までもない。また、本例の構造において高抵抗領
域１２中選択的に酸素、窒素、炭素のうち少なく
とも一種類の元素が導入されている場合、横方向
拡散はさらに抑制され、その上、上記元素の導入
により固有抵抗が増加するため、さらに微細で抵
抗値の高い高抵抗素子が実現される。また、本例
においては高抵抗領域１２と配線領域１３は上面
に段差を有して隣接する構造のため、後述するよ
うにいくつかの製造方法によつて容易に実現でき
る。

第２図、第３図は他の構造の例である。第１図
の同様に高抵抗領域１２と配線領域１３の膜厚が
異なるため微細化と高抵抗化の両方が実現され
る。本例でも高抵抗領域１２への酸素、窒素、炭
素の導入により、さらに微細で高い抵抗値を有す
る高抵抗素子が実現される。また、第２図の例で
は上面に段差を有していないため、この高抵抗素
子上に配線層が形成された場合でも段切れが起こ
りにくい。

第４図は本発明の一実施例を示したものであ
る。まず、第４図ａに示すように半導体基板ある
いは半導体素子１の上に絶縁膜２を堆積し、さら
にポリシリコン層３を例えば減圧CVD法を用い
て例えば2000Åの膜厚で堆積する。通常のホトエ
ツチング法を用いてポリシリコン層３を島状にパ
ターンエツチングし高抵抗素子領域および配線領
域とする。次に、耐酸化性絶縁膜、例えば、
Si₃N₄膜４を例えば1400Åの膜厚で堆積する。こ
こで、Si₃N₄膜４を堆積する前に、例えば430Å
程度の膜厚のポリシリコン酸化膜を形成してもか
まわない。次に通常のホトリソグラフイー法を用
いて高抵抗領域のみを露出せしめ、Si₃N₄膜４を
エツチングする。次に、第４図ｂに示すように通
常の選択酸化が行なわれ、酸化膜５を形成する。
このとき、酸化膜５の膜厚は、酸化膜５の下側に
高抵抗部となるポリシリコン層１２が残存される
ように例えば3400Åに設定される。このとき、高
抵抗領域となるポリシリコン層１２は約300Åと
なる。次に、Si₃N₄膜４を除去し、第４図ｃに示
すように、配線領域を形成するために例えばヒ素
イオン７をイオン打込みする。このとき、イオン
打込みの打込み電圧を適宜設定することにより、
高抵抗領域となるポリシリコン層１２にはヒ素が
到達せず、その他の配線領域となるポリシリコン
層１３中にのみヒ素が導入される。このとき、打
込み電圧が適宜設定されるならばSi₃N₄膜４を除
去せずにイオン打込みしてもよい。この後、通常
の工程を経ることにより第４図ｄに示すように絶
縁層８、電極９が形成され、高抵抗ポリシリコン
素子となる。以上で、ヒ素イオン７をイオン打込
みした後、ポリシリコン層３を島状にエツチング
してもよい。また、以上の工程は選択酸化法によ
り高抵抗領域のポリシリコン１２を薄くしている
が、高抵抗領域のポリシリコンを選択的にエツチ
ングして薄膜化し、この領域にホトレジストある
いは絶縁膜を埋込んで平坦化し、第４図ｂと同様
の構造とする工程でもかまわない。このように、
高抵抗領域１２が薄く形成されるため配線領域か
らの不純物の拡散が抑制され、寸法を微細にする
ことができ、同時に抵抗値を高くすることができ
る。さらに、配線領域１３は十分に低抵抗化さ
れ、配線領域１３と高抵抗領域１２は自己整合的
に分離形成されている。

第５図は上記実施例に酸素、窒素、炭素の導入
を適用した例を示したものである。まず、第４図
の実施例と同様に半導体基板または半導体素子１
上に絶縁膜２を介してポリシリコン層３を堆積
し、さらに耐酸化性絶縁膜、例えば、Si₃N₄膜４
を堆積する。次に、Si₃N₄膜４を例えばレジスト
マスク１０を用いて選択的にエツチングした後、
同一のレジストマスク１０を用いて、酸素、窒
素、炭素のうちの少なくとも一種類の元素、例え
ば酸素イオン１１をイオン打込みする。このとき
の打込み条件は、高抵抗領域として残るポリシリ
コンの領域に所望の濃度、例えば10²¹個／cm³の濃
度になるように設定される。この際、酸素イオン
１１の打込みは高抵抗領域１２となる領域にのみ
導入すればよい。その後の第５図ｂ以下に示す工
程は第４図ｂ以下に示す実施例と同様である。酸
素、窒素、炭素のうちの少なくとも一種類の元素
の濃度は、好ましくは10¹⁹個／cm³以上に設定され
る。このような工程を終ることによつて、高抵抗
領域１２の酸素、窒素、炭素のうちの少なくとも
一種類の元素の存在により、不純物の拡散がさら
に抑制され、第４図の実施例よりさらに微細な寸
法が実現される。また、このとき抵抗値は第４図
の実施例よりさらに高くすることができる。ま
た、配線領域１３は第４図の実施例と同様に十分
に低抵抗化され、配線領域１３と高抵抗領域１２
は自己整合的に分離形成されている。このような
方法により、従来約4μｍの寸法になつていた高
抵抗領域１２を0.5μｍ程度まで微細化することが
可能である。このとき、抵抗値としては従来の数
百ギガオームと同等以上の値に設定できる。

以上の実施例では、イオン打込みにより配線領
域となる部分を低抵抗化しているが不純物の選択
拡散法等、他の手段によつてもさしつかえない。

以上に述べた実施例により、例えば第６図に回
路図として示したような高抵抗負荷型のフリツプ
フロツプ記憶セルに用いられる高抵抗ポリシリコ
ンを微細に形成できる。すなわち、Tr₁、Tr₂、
Tr₃、Tr₄はトランジスタで、このうちTr₃、Tr₄
はトランスフアーMOSトランジスタであり、ワ
ード線Ｗの電位変化に従い、ビツト数D₁、D₂と
記憶セルとを導通させる。抵抗R₁、R₂はトラン
ジスタTr₁、Tr₂のそれぞれ負荷抵抗となり、電
源端子V_DDから端子V_CCに至る電流路を形成して
２安定状態を形成する回路構成となつている。こ
こで、R₁、R₂は先に示した実施例の如く形成さ
れているため、微細な寸法であり、抵抗値は従来
と同等以上に高い。これによつて、記憶セルの高
積化が可能となり、同時に低消費電力化が達成さ
れる。

〔発明の効果〕

本発明によれば、以下のような効果が得られ
る。

本発明の製造方法では、抵抗領域部分のポリ
シリコンの厚さを結晶粒の大きさに応じて0.1μ
ｍ以下に減ずるので、その後の工程で導入され
る配線領域の導電性不純物が抵抗領域に拡散し
にくくなり、微細な寸法形状の高抵抗素子が実
現できる。

また、本発明の製造方法では、酸化工程を用
いて抵抗領域部のポリシリコン厚さを減じる工
程なので、0.1μｍ以下という微細な寸法の厚さ
を形成する場合でも制御が容易である。

さらに、本発明の製造方法では、選択酸化工
程で形成した抵抗領域上の酸化膜をそのままマ
スクとして用いて配線領域に導電性不純物を導
入するので、簡便なプロセスで、配線領域のみ
に導電性不純物を自己整合的に導入できる。

【図面の簡単な説明】

第１図、第２図、第３図はポリシリコン抵抗の
例を示す断面構造図、第４図ａ〜ｄおよび第５図
ａ〜ｄは本発明を実現する工程の一実施例を示す
断面構造図、第６図はフリツプフロツプ記憶セル
の回路図である。１……半導体基板、２……絶縁膜、３……ポリ
シリコン層、４……Si₃N₄膜、５……酸化膜、１
２……高抵抗領域となるポリシリコン層、７……
ヒ素イオン、８……層間絶縁層、９……電極、１
０……レジストマスク、１１……酸素、１３……
配線領域となるポリシリコン層。

Claims

【特許請求の範囲】１抵抗領域の厚さを抵抗領域の両端の配線領域
の厚さより薄くしたポリシリコン抵抗を有する半
導体装置の製造方法において、 (1) 均一厚さのポリシリコン膜を形成する工程、 (2) 前記ポリシリコン膜の所定の領域に、酸素、
窒素、炭素のうちの少なくとも一種類の元素を
添加して抵抗領域を形成する工程、 (3) 前記ポリシリコン膜の抵抗領域を、結晶粒の
大きさに応じて0.1μｍ以下の膜厚となるよう
に、選択酸化する工程、 (4) 前記選択酸化によつて形成された酸化膜をマ
スクとして、前記配線領域に導電性不純物を添
加する工程、 (5) 前記配線領域に電極を形成する工程とを順次包含することを特徴とする半導体装置の
製造方法。