JPH0535362A - タイマカウンタ回路 - Google Patents
タイマカウンタ回路Info
- Publication number
- JPH0535362A JPH0535362A JP3191611A JP19161191A JPH0535362A JP H0535362 A JPH0535362 A JP H0535362A JP 3191611 A JP3191611 A JP 3191611A JP 19161191 A JP19161191 A JP 19161191A JP H0535362 A JPH0535362 A JP H0535362A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- read
- register
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 集積回路上の論理を最小にする。
【構成】 周期的なクロック１００が入力されると１ず
つ増値あるいは減値するカウンタ１と、外部端子の入力
変化を検出する外部信号検出回路３を使用し、前記カウ
ンタの値の読み出しレジスタと、外部端子の入力変化に
よって前記カウンタの値を退避する退避レジスタを兼用
にした。この構成により、カウンタの読み出し機能と、
外部端子の入力信号の変化によって前記カウンタの値を
退避する機能を別々に使用することが可能となり、集積
回路上の論理を最小にした。
つ増値あるいは減値するカウンタ１と、外部端子の入力
変化を検出する外部信号検出回路３を使用し、前記カウ
ンタの値の読み出しレジスタと、外部端子の入力変化に
よって前記カウンタの値を退避する退避レジスタを兼用
にした。この構成により、カウンタの読み出し機能と、
外部端子の入力信号の変化によって前記カウンタの値を
退避する機能を別々に使用することが可能となり、集積
回路上の論理を最小にした。
Description
【０００１】
【産業上の利用分野】本発明は集積回路特にマイクロコ
ンピュータ及びマイクロコントローラに内蔵されるタイ
マカウンタ回路に関するものである。
ンピュータ及びマイクロコントローラに内蔵されるタイ
マカウンタ回路に関するものである。
【０００２】
【従来の技術】マイクロコンピュータ及びマイクロコン
トローラの中央処理回路（ＣＰＵ）で処理されるビット
数を越えるカウンタの値を読み出す場合、複数回に分け
て読み出す必要がある。カウンタの値を直接、複数回に
分けて読み出す場合、正確なカウンタの値を保証できな
いため、通常最初の読み出し信号によって全てのカウン
タの値を同時に退避するレジスタを設ける。
トローラの中央処理回路（ＣＰＵ）で処理されるビット
数を越えるカウンタの値を読み出す場合、複数回に分け
て読み出す必要がある。カウンタの値を直接、複数回に
分けて読み出す場合、正確なカウンタの値を保証できな
いため、通常最初の読み出し信号によって全てのカウン
タの値を同時に退避するレジスタを設ける。
【０００３】以下、従来のタイマカウンタ回路について
説明する。図２は従来のタイマカウンタ回路を示すブロ
ック図である。
説明する。図２は従来のタイマカウンタ回路を示すブロ
ック図である。
【０００４】この回路は、ｎビットのカウンタ１、ｎビ
ットの読み出しレジスタ２で構成されている。読み出し
レジスタ２は下位読み出しレジスタ２１と上位読み出し
レジスタ２２とからなる。
ットの読み出しレジスタ２で構成されている。読み出し
レジスタ２は下位読み出しレジスタ２１と上位読み出し
レジスタ２２とからなる。
【０００５】以上のように構成されたタイマカウンタ回
路について、以下その動作を説明する。
路について、以下その動作を説明する。
【０００６】カウンタ１は、周期的なクロック１００が
入力され常にカウント動作を行っている。このようなカ
ウンタ１を読み出す場合について考える。
入力され常にカウント動作を行っている。このようなカ
ウンタ１を読み出す場合について考える。
【０００７】まず、カウンタの下位の値を読み出す信号
１０１（以下、下位カウンタ読み出し信号と記す）が入
力されると、カウンタ１の全ての値は読み出しレジスタ
２に同時に退避される。さらに、カウンタ１の下位の値
は、下位読み出しレジスタ２１を経て、バス４に読み出
される。
１０１（以下、下位カウンタ読み出し信号と記す）が入
力されると、カウンタ１の全ての値は読み出しレジスタ
２に同時に退避される。さらに、カウンタ１の下位の値
は、下位読み出しレジスタ２１を経て、バス４に読み出
される。
【０００８】次に、カウンタの上位の値を読み出す信号
１０２（以下、下位カウンタ読み出し信号と記す）が入
力される。この時には、下位カウンタ読み出し信号１０
１によって既に上位読み出しレジスタ２２に退避された
カウンタ１の上位の値が、バス４に読み出される。
１０２（以下、下位カウンタ読み出し信号と記す）が入
力される。この時には、下位カウンタ読み出し信号１０
１によって既に上位読み出しレジスタ２２に退避された
カウンタ１の上位の値が、バス４に読み出される。
【０００９】
【発明が解決しようとする課題】しかしながら、前記従
来の構成では、読み出しの正確なカウンタの値を保証す
るための退避用レジスタを必要とし、多ビットの構成に
なるほど退避用レジスタの論理が大きくなる。
来の構成では、読み出しの正確なカウンタの値を保証す
るための退避用レジスタを必要とし、多ビットの構成に
なるほど退避用レジスタの論理が大きくなる。
【００１０】以上の事は、集積回路上に構成する場合、
論理が大きくなり、チップ面積の増大を招くことを意味
している。
論理が大きくなり、チップ面積の増大を招くことを意味
している。
【００１１】本発明は前記従来の問題点を解決するもの
で、すでに集積回路上に構成された論理回路を使用し
て、外部端子の入力信号の変化によってカウンタの値を
退避する機能すなわちインプットキャプチャ機能を搭載
するタイマカウンタ回路を実現するものである。
で、すでに集積回路上に構成された論理回路を使用し
て、外部端子の入力信号の変化によってカウンタの値を
退避する機能すなわちインプットキャプチャ機能を搭載
するタイマカウンタ回路を実現するものである。
【００１２】
【課題を解決するための手段】本発明のタイマカウンタ
回路は、周期的入力クロックにより１ずつ増値または減
値するカウンタの値を正確に読み出すための読み出しレ
ジスタを、インプットキャプチャ機能の退避レジスタと
して使用し、わずかな論理回路の追加で、インプットキ
ャプチャ機能を実現する。
回路は、周期的入力クロックにより１ずつ増値または減
値するカウンタの値を正確に読み出すための読み出しレ
ジスタを、インプットキャプチャ機能の退避レジスタと
して使用し、わずかな論理回路の追加で、インプットキ
ャプチャ機能を実現する。
【００１３】
【作用】この構成により、カウンタの読み出し機能とイ
ンプットキャプチャ機能を別々に使用することが可能
で、集積回路上の論理も最小となり、チップ面積を減少
することができる。
ンプットキャプチャ機能を別々に使用することが可能
で、集積回路上の論理も最小となり、チップ面積を減少
することができる。
【００１４】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１５】図１は本発明の実施例を示すブロック図で
ある。この回路は、ｎビットのカウンタ１、ｎビットの
読み出しレジスタ２、外部信号検出回路３で構成されて
いる。読み出しレジスタ２は下位読み出しレジスタ２１
と上位読み出しレジスタ２２とからなる。
ある。この回路は、ｎビットのカウンタ１、ｎビットの
読み出しレジスタ２、外部信号検出回路３で構成されて
いる。読み出しレジスタ２は下位読み出しレジスタ２１
と上位読み出しレジスタ２２とからなる。
【００１６】以上のように構成されたタイマカウンタ回
路について、以下その動作を説明する。
路について、以下その動作を説明する。
【００１７】まず、タイマカウンタの読み出し機能につ
いて説明する。下位カウンタ読み出し信号１０１が入力
されると、カウンタ１の全ての値は読み出しレジスタ２
に同時に退避される。さらに、カウンタ１の下位の値
は、下位読み出しレジスタ２１を経て、バス４に読み出
される。
いて説明する。下位カウンタ読み出し信号１０１が入力
されると、カウンタ１の全ての値は読み出しレジスタ２
に同時に退避される。さらに、カウンタ１の下位の値
は、下位読み出しレジスタ２１を経て、バス４に読み出
される。
【００１８】次に、上位カウンタ読み出し信号１０２が
入力される。この時には、下位カウンタ読み出し信号１
０１によって既に上位読み出しレジスタ２２に退避され
たカウンタ１の上位の値が、バス４に読み出される。以
上は従来例と同様である。
入力される。この時には、下位カウンタ読み出し信号１
０１によって既に上位読み出しレジスタ２２に退避され
たカウンタ１の上位の値が、バス４に読み出される。以
上は従来例と同様である。
【００１９】次に、インプットキャプチャ機能について
説明する。外部端子の入力信号３００が変化すると、外
部信号検出回路３によって検出信号３０１が発生する。
この検出信号３０１が発生した時、カウント動作中のカ
ウンタ１の値が読み出しレジスタ２に退避される。読み
出しレジスタ２に退避された値は、下位退避レジスタ読
み出し信号２０１と上位退避レジスタ読み出し信号２０
２によって、いつでもバス４に読み出すことが可能であ
る。
説明する。外部端子の入力信号３００が変化すると、外
部信号検出回路３によって検出信号３０１が発生する。
この検出信号３０１が発生した時、カウント動作中のカ
ウンタ１の値が読み出しレジスタ２に退避される。読み
出しレジスタ２に退避された値は、下位退避レジスタ読
み出し信号２０１と上位退避レジスタ読み出し信号２０
２によって、いつでもバス４に読み出すことが可能であ
る。
【００２０】以上のように本実施例によれば、カウンタ
の値を正確に読み出すための読み出しレジスタを、イン
プットキャプチャ機能の退避レジスタと兼用し、インプ
ットキャプチャ機能を搭載したタイマカウンタ回路を実
現する。
の値を正確に読み出すための読み出しレジスタを、イン
プットキャプチャ機能の退避レジスタと兼用し、インプ
ットキャプチャ機能を搭載したタイマカウンタ回路を実
現する。
【００２１】
【発明の効果】本発明は、集積回路上に既に構成された
カウンタの読み出しレジスタを利用し、集積回路上の論
理を最小とするわずかな論理回路を追加するだけで、イ
ンプットキャプチャ機能を実現することができる。
カウンタの読み出しレジスタを利用し、集積回路上の論
理を最小とするわずかな論理回路を追加するだけで、イ
ンプットキャプチャ機能を実現することができる。
【図１】本発明の第１の実施例のタイマカウンタ回路の
ブロック図
ブロック図
【図２】従来のタイマカウンタ回路のブロック図
【符号の説明】 １ カウンタ ２ 読み出しレジスタ ３ 外部信号検出回路 ４ バス ２１ 下位読み出しレジスタ ２２ 上位読み出しレジスタ １００ 入力クロック １０１ 下位カウンタ読み出し信号 １０２ 上位カウンタ読み出し信号 ２０１ 下位退避レジスタ読み出し信号 ２０２ 上位退避レジスタ読み出し信号 ３００ 外部端子の入力信号 ３０１ 検出信号
Claims (1)
- 【特許請求の範囲】 【請求項１】周期的入力クロックにより１ずつ増値ある
いは減値するカウンタと、外部端子の入力信号の変化に
よって前記カウンタの値を退避する機能で使用するカウ
ンタと同じビット数の退避レジスタで構成されるタイマ
カウンタ回路において、カウンタの値を読み出すレジス
タと前記退避レジスタを兼用することを特徴とするタイ
マカウンタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191611A JPH0535362A (ja) | 1991-07-31 | 1991-07-31 | タイマカウンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191611A JPH0535362A (ja) | 1991-07-31 | 1991-07-31 | タイマカウンタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535362A true JPH0535362A (ja) | 1993-02-12 |
Family
ID=16277517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3191611A Pending JPH0535362A (ja) | 1991-07-31 | 1991-07-31 | タイマカウンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535362A (ja) |
-
1991
- 1991-07-31 JP JP3191611A patent/JPH0535362A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0535362A (ja) | タイマカウンタ回路 | |
| JPH06348507A (ja) | マイクロコンピュータ | |
| JP3350005B2 (ja) | カウンタの読出し制御装置とその制御方法 | |
| US4264864A (en) | Programmable binary counter | |
| JPH06125265A (ja) | 出力回路 | |
| JPH038126B2 (ja) | ||
| JPH06188872A (ja) | 同期保護回路 | |
| JPH04101535A (ja) | インタフェース回路 | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JPS6033468Y2 (ja) | デイジタル信号の入力回路 | |
| JPH05122032A (ja) | 発振停止検出装置 | |
| JPH05324116A (ja) | 半導体回路装置 | |
| JP2937655B2 (ja) | 半導体集積回路 | |
| JPH01154239A (ja) | パリティ検出装置 | |
| JPH0417489B2 (ja) | ||
| KR200202060Y1 (ko) | 에러정정회로 | |
| JPH0831797B2 (ja) | データパルス幅変換回路 | |
| JPH06175888A (ja) | 異常アクセス検出回路 | |
| JPH05343986A (ja) | カウンタ回路 | |
| EP0379155A2 (en) | Large scale integration circuit device | |
| SU1239857A1 (ru) | Счетное устройство с контролем | |
| JPH05258554A (ja) | 半導体装置 | |
| JPH04109119A (ja) | センサ信号処理システム | |
| JPH01155594A (ja) | 半導体メモリ回路 | |
| JPH0422220A (ja) | タイマー回路 |