JPH05324116A - 半導体回路装置 - Google Patents
半導体回路装置Info
- Publication number
- JPH05324116A JPH05324116A JP4133317A JP13331792A JPH05324116A JP H05324116 A JPH05324116 A JP H05324116A JP 4133317 A JP4133317 A JP 4133317A JP 13331792 A JP13331792 A JP 13331792A JP H05324116 A JPH05324116 A JP H05324116A
- Authority
- JP
- Japan
- Prior art keywords
- timer counter
- value
- bit timer
- counter
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 ｎビットタイマカウンタの値に常に１カウン
ト加算する回路を付加し、その１カウント加算した値を
タイマデータ用レジスタにラッチし読み込むことで、桁
上がりに要する時間の影響を削減する。 【構成】 ｎビットタイマカウンタにｎビットタイマカ
ウンタの値を常に１カウント加算することのできる回路
２と、ｎビットタイマカウンタと同クロックによって１
カウント加算された値をラッチすることのできるタイマ
データ用レジスタ３と、ｎビットタイマカウンタの値と
タイマデータ用レジスタの値とを選択するマルチプレク
ス４とを設けた。これにより、多数ビットのタイマカウ
ンタにおいて桁上がりに要する時間の影響を削減するこ
とが可能となった。
ト加算する回路を付加し、その１カウント加算した値を
タイマデータ用レジスタにラッチし読み込むことで、桁
上がりに要する時間の影響を削減する。 【構成】 ｎビットタイマカウンタにｎビットタイマカ
ウンタの値を常に１カウント加算することのできる回路
２と、ｎビットタイマカウンタと同クロックによって１
カウント加算された値をラッチすることのできるタイマ
データ用レジスタ３と、ｎビットタイマカウンタの値と
タイマデータ用レジスタの値とを選択するマルチプレク
ス４とを設けた。これにより、多数ビットのタイマカウ
ンタにおいて桁上がりに要する時間の影響を削減するこ
とが可能となった。
Description
【０００１】
【産業上の利用分野】本発明は、桁上がりに要する時間
の影響を削減することのできるｎビットタイマカウンタ
として働く半導体回路装置に関するものである。
の影響を削減することのできるｎビットタイマカウンタ
として働く半導体回路装置に関するものである。
【０００２】
【従来の技術】近年、１チップマイクロコンピュータの
高集積化・高機能化が進み、１つの制御用マイクロコン
ピュータがその応用機器上で関与する割合が増すにつれ
て、タイマカウンタも多数のビットを有するものが不可
欠となってきている。
高集積化・高機能化が進み、１つの制御用マイクロコン
ピュータがその応用機器上で関与する割合が増すにつれ
て、タイマカウンタも多数のビットを有するものが不可
欠となってきている。
【０００３】以下に従来のｎビットタイマカウンタにつ
いて説明する。図２は従来のｎビットタイマカウンタの
構成を示すものである。
いて説明する。図２は従来のｎビットタイマカウンタの
構成を示すものである。
【０００４】図２において、１はクロックによってカウ
ントアップするｎビットタイマカウンタである。
ントアップするｎビットタイマカウンタである。
【０００５】以上のように構成されたｎビットタイマカ
ウンタについて、以下その動作について説明する。
ウンタについて、以下その動作について説明する。
【０００６】データバスからｎビットタイマカウンタ１
にロードされたタイマデータは、クロックによってカウ
ントアップされ、そのカウントアップされた値をデータ
バスへ読み込むことでタイマ機能が可能となる。
にロードされたタイマデータは、クロックによってカウ
ントアップされ、そのカウントアップされた値をデータ
バスへ読み込むことでタイマ機能が可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、ビット数が多くなるとその桁上がりに時間
がかかってしまう、という欠点を有していた。
の構成では、ビット数が多くなるとその桁上がりに時間
がかかってしまう、という欠点を有していた。
【０００８】本発明は上記従来の問題点を解決するもの
で、ｎビットタイマカウンタの値に常に１カウント加算
する回路を付加し、その１カウント加算した値をタイマ
データ用レジスタにラッチし読み込むことで、桁上がり
に要する時間の影響を削減することを目的としている。
で、ｎビットタイマカウンタの値に常に１カウント加算
する回路を付加し、その１カウント加算した値をタイマ
データ用レジスタにラッチし読み込むことで、桁上がり
に要する時間の影響を削減することを目的としている。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明のｎビットタイマカウンタは、クロックによっ
てカウントアップするｎビットタイマカウンタと、前述
のｎビットタイマカウンタの値を常に１カウント加算で
きる回路と、前述のクロックによって１カウント加算し
た値をラッチすることのできるタイマデータ用レジスタ
とを具備した構成を有している。
に本発明のｎビットタイマカウンタは、クロックによっ
てカウントアップするｎビットタイマカウンタと、前述
のｎビットタイマカウンタの値を常に１カウント加算で
きる回路と、前述のクロックによって１カウント加算し
た値をラッチすることのできるタイマデータ用レジスタ
とを具備した構成を有している。
【００１０】
【作用】この構成によって、多数ビットのｎビットタイ
マカウンタの桁上がりに要する時間の影響を削減するこ
とができる。
マカウンタの桁上がりに要する時間の影響を削減するこ
とができる。
【００１１】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１２】図１は本発明の実施例におけるｎビットタ
イマカウンタの実施例を示すものである。図１におい
て、１はクロックによってカウントアップするｎビット
タイマカウンタ、２は前述ｎビットタイマカウンタ１の
値を常に１カウント加算する回路、３は１カウント加算
する回路２の値をｎビットタイマカウンタ１のカウント
アップに使用するクロックによってラッチすることので
きるタイマデータ用レジスタ、４はｎビットタイマカウ
ンタ１の値とタイマデータ用レジスタ３の値とを選択す
るためのマルチプレクスである。
イマカウンタの実施例を示すものである。図１におい
て、１はクロックによってカウントアップするｎビット
タイマカウンタ、２は前述ｎビットタイマカウンタ１の
値を常に１カウント加算する回路、３は１カウント加算
する回路２の値をｎビットタイマカウンタ１のカウント
アップに使用するクロックによってラッチすることので
きるタイマデータ用レジスタ、４はｎビットタイマカウ
ンタ１の値とタイマデータ用レジスタ３の値とを選択す
るためのマルチプレクスである。
【００１３】以上のように構成されたｎビットタイマカ
ウンタについて、以下その動作を説明する。
ウンタについて、以下その動作を説明する。
【００１４】まず、図１のｎビットタイマカウンタ１に
データバスよりタイマデータがロードされ、クロックに
よってカウントアップを行う、そのときクロックが入ら
ない場合には、ｎビットタイマカウンタ１の値がそのま
まマルチプレクス４によって選択され、その値を読み込
まれる。
データバスよりタイマデータがロードされ、クロックに
よってカウントアップを行う、そのときクロックが入ら
ない場合には、ｎビットタイマカウンタ１の値がそのま
まマルチプレクス４によって選択され、その値を読み込
まれる。
【００１５】クロックが入った場合は、クロックが入ら
ない状態のとき、すでにタイマデータ用レジスタ３の入
力信号に、ｎビットタイマカウンタ１の値を常に１カウ
ント加算する回路２を介したデータがセットされてお
り、その入力データをラッチするクロックを、ｎビット
タイマカウンタ１に用いるクロックにすることで、クロ
ックが入力されたと同時に、ｎビットタイマカウンタ１
で桁上がりに要する時間を経た値と、タイマデータ用レ
ジスタ３をラッチした値とが同じになり、タイマデータ
用レジスタ３のデータをマルチプレクス４で選択しその
値をデータバスに読み込むことで、ｎビットタイマクロ
ックの桁上がりに要する時間の影響を削減する回路を実
現することができる。
ない状態のとき、すでにタイマデータ用レジスタ３の入
力信号に、ｎビットタイマカウンタ１の値を常に１カウ
ント加算する回路２を介したデータがセットされてお
り、その入力データをラッチするクロックを、ｎビット
タイマカウンタ１に用いるクロックにすることで、クロ
ックが入力されたと同時に、ｎビットタイマカウンタ１
で桁上がりに要する時間を経た値と、タイマデータ用レ
ジスタ３をラッチした値とが同じになり、タイマデータ
用レジスタ３のデータをマルチプレクス４で選択しその
値をデータバスに読み込むことで、ｎビットタイマクロ
ックの桁上がりに要する時間の影響を削減する回路を実
現することができる。
【００１６】
【発明の効果】以上のように本発明は、従来のｎビット
タイマカウンタにｎビットタイマカウンタの値を常に１
カウント加算することのできる回路と、ｎビットタイマ
カウンタと同クロックによって１カウント加算された値
をラッチすることのできるタイマデータ用レジスタと、
ｎビットタイマカウンタの値とタイマデータ用レジスタ
の値とを選択するマルチプレクスを設けることにより、
多数ビットのタイマカウンタにおいて桁上がりに要する
時間の影響を削減することのできるものである。
タイマカウンタにｎビットタイマカウンタの値を常に１
カウント加算することのできる回路と、ｎビットタイマ
カウンタと同クロックによって１カウント加算された値
をラッチすることのできるタイマデータ用レジスタと、
ｎビットタイマカウンタの値とタイマデータ用レジスタ
の値とを選択するマルチプレクスを設けることにより、
多数ビットのタイマカウンタにおいて桁上がりに要する
時間の影響を削減することのできるものである。
【図１】本発明の実施例におけるｎビットタイマカウン
タの構成図
タの構成図
【図２】従来のｎビットタイマカウンタの構成図
【符号の説明】 １ ｎビットタイマカウンタ ２ プラス１する回路 ３ タイマデータ用レジスタ ４ マルチプレクス
Claims (1)
- 【請求項１】クロックによってカウントアップするｎビ
ットタイマカウンタと、前記ｎビットタイマカウンタの
値を常に１カウント加算できる回路と、前記クロックに
よって１カウント加算したデータをラッチすることので
きるタイマデータ用レジスタと、前記ｎビットタイマカ
ウンタの値と前記タイマデータ用レジスタの値とを選択
するマルチプレクスを具備した半導体回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133317A JPH05324116A (ja) | 1992-05-26 | 1992-05-26 | 半導体回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133317A JPH05324116A (ja) | 1992-05-26 | 1992-05-26 | 半導体回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324116A true JPH05324116A (ja) | 1993-12-07 |
Family
ID=15101866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4133317A Pending JPH05324116A (ja) | 1992-05-26 | 1992-05-26 | 半導体回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05324116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10108609B2 (en) | 2013-10-23 | 2018-10-23 | Sunflare Co., Ltd. | Translation support system |
-
1992
- 1992-05-26 JP JP4133317A patent/JPH05324116A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10108609B2 (en) | 2013-10-23 | 2018-10-23 | Sunflare Co., Ltd. | Translation support system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386159A (en) | Glitch suppressor circuit and method | |
| JPH05324116A (ja) | 半導体回路装置 | |
| US6157695A (en) | Counter for performing multiple counts and method thereof | |
| KR19990029006A (ko) | 확장 칩 선택 리셋 장치 및 방법 | |
| JPH06188872A (ja) | 同期保護回路 | |
| JP2508291B2 (ja) | シリアル入出力回路 | |
| US5708852A (en) | Apparatus for serial port with pattern generation using state machine for controlling the removing of start and stop bits from serial bit data stream | |
| JPH04101535A (ja) | インタフェース回路 | |
| JPS59177628A (ja) | バス制御回路 | |
| JP3309399B2 (ja) | アラーム検出回路 | |
| JPH0833439B2 (ja) | 半導体集積回路 | |
| JPH0422220A (ja) | タイマー回路 | |
| JP2937655B2 (ja) | 半導体集積回路 | |
| JPH04287514A (ja) | パルス幅変調回路 | |
| JPH02201538A (ja) | カウンタ | |
| JPH0535362A (ja) | タイマカウンタ回路 | |
| JPH07319736A (ja) | 制御装置 | |
| JPH0417489B2 (ja) | ||
| JPS6339938B2 (ja) | ||
| JPH06342043A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JPH05315971A (ja) | シリアル−パラレル変換回路 | |
| JPS59148432A (ja) | カウンタ装置 | |
| JPS63304181A (ja) | テストモ−ド選択回路 | |
| JPS59211317A (ja) | フリツプフロツプ | |
| JPS62239610A (ja) | デイジタル信号雑音除去回路 |