JP3350005B2 - カウンタの読出し制御装置とその制御方法 - Google Patents
カウンタの読出し制御装置とその制御方法Info
- Publication number
- JP3350005B2 JP3350005B2 JP30925999A JP30925999A JP3350005B2 JP 3350005 B2 JP3350005 B2 JP 3350005B2 JP 30925999 A JP30925999 A JP 30925999A JP 30925999 A JP30925999 A JP 30925999A JP 3350005 B2 JP3350005 B2 JP 3350005B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- counters
- read
- reading
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/5055—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination in which one operand is a constant, i.e. incrementers or decrementers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/12—Output circuits with parallel read-out
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Software Systems (AREA)
- Complex Calculations (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Programmable Controllers (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、カウンタの読出し
制御装置とその制御方法に係わり、特に、ＣＰＵでリー
ド可能なビット幅よりも大きなビット幅を有するカウン
タの読出しに好適なカウンタの読出し制御装置とその制
御方法に関する。
制御装置とその制御方法に係わり、特に、ＣＰＵでリー
ド可能なビット幅よりも大きなビット幅を有するカウン
タの読出しに好適なカウンタの読出し制御装置とその制
御方法に関する。
【０００２】
【従来の技術】従来より、データバスより大きなビット
幅を有するカウンタをリードする場合には、リードサイ
クルを複数回に分けて行わなければならない。このた
め、全てのカウンタをリードしている最中に、最下位カ
ウンタから上位カウンタへの桁上がりが発生した場合に
は、リードされた値は保証できなくなる。従って、ソフ
トの処理でこの問題を解決している。例えば、全部のカ
ウンタをリードした後で、再度最下位のカウンタをリー
ドし、最下位のカウンタ値が妥当な範囲に収まっている
かどうかをソフトで判断する事で、リードしたデータが
有効かどうかを判断している。具体的に説明すると、最
下位のカウンタが８ビットの場合には、１度目のリード
値がＥＦＨからＦＦＨの間であり、さらに２度目のリー
ド値が００Ｈから０ＦＨの間の場合には、最下位のカウ
ンタから上位のカウンタへの桁上がりがあったと判断
し、リードした全カウンタ値を有効としない、その他の
場合には有効とするという処理をソフトで行っている。
幅を有するカウンタをリードする場合には、リードサイ
クルを複数回に分けて行わなければならない。このた
め、全てのカウンタをリードしている最中に、最下位カ
ウンタから上位カウンタへの桁上がりが発生した場合に
は、リードされた値は保証できなくなる。従って、ソフ
トの処理でこの問題を解決している。例えば、全部のカ
ウンタをリードした後で、再度最下位のカウンタをリー
ドし、最下位のカウンタ値が妥当な範囲に収まっている
かどうかをソフトで判断する事で、リードしたデータが
有効かどうかを判断している。具体的に説明すると、最
下位のカウンタが８ビットの場合には、１度目のリード
値がＥＦＨからＦＦＨの間であり、さらに２度目のリー
ド値が００Ｈから０ＦＨの間の場合には、最下位のカウ
ンタから上位のカウンタへの桁上がりがあったと判断
し、リードした全カウンタ値を有効としない、その他の
場合には有効とするという処理をソフトで行っている。
【０００３】図６は、従来技術のカウンタのリード動作
を示したフローチャートである。
を示したフローチャートである。
【０００４】また、この処理をソフトで行う場合、全て
のカウンタをリードしている最中にＣＰＵ側で例外処理
などが発生し、長時間、再リード等の行いたいソフト処
理が行われない可能性があった。即ち、ソフトウエアで
の処理が繁雑で、また、ＣＰＵに対する外部の要因によ
って、カウンタ値を保証できない場合があった。
のカウンタをリードしている最中にＣＰＵ側で例外処理
などが発生し、長時間、再リード等の行いたいソフト処
理が行われない可能性があった。即ち、ソフトウエアで
の処理が繁雑で、また、ＣＰＵに対する外部の要因によ
って、カウンタ値を保証できない場合があった。
【０００５】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、ソフトウエアの負
担を軽減して、カウンタの値を精度良く読み出すことを
可能にした新規なカウンタの読出し制御装置とその制御
方法を提供するものである。
した従来技術の欠点を改良し、特に、ソフトウエアの負
担を軽減して、カウンタの値を精度良く読み出すことを
可能にした新規なカウンタの読出し制御装置とその制御
方法を提供するものである。
【０００６】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【０００７】即ち、本発明に係わるカウンタの読出し制
御装置の第１態様は、複数のカウンタからなり、下位の
カウンタの桁上がり信号を受けて上位のカウンタがカウ
ント動作を行うカウンタの読出し制御装置において、前
記複数のカウンタを上位のカウンタから下位のカウンタ
の順に読み出す読出し制御手段を設けると共に、前記複
数のカウンタの内、最上位のカウンタを除く各カウンタ
に、各カウンタからの桁上がり信号を格納するためのメ
モリ手段を設け、前記読出し制御手段が、前記各カウン
タの値を順に読み出す直前に、前記メモリ手段内を夫々
リセット状態にせしめるように構成したことを特徴とす
るものであり、又、第２態様は、前記メモリ手段をフリ
ップフロップ回路で構成したことを特徴とするものであ
る。
御装置の第１態様は、複数のカウンタからなり、下位の
カウンタの桁上がり信号を受けて上位のカウンタがカウ
ント動作を行うカウンタの読出し制御装置において、前
記複数のカウンタを上位のカウンタから下位のカウンタ
の順に読み出す読出し制御手段を設けると共に、前記複
数のカウンタの内、最上位のカウンタを除く各カウンタ
に、各カウンタからの桁上がり信号を格納するためのメ
モリ手段を設け、前記読出し制御手段が、前記各カウン
タの値を順に読み出す直前に、前記メモリ手段内を夫々
リセット状態にせしめるように構成したことを特徴とす
るものであり、又、第２態様は、前記メモリ手段をフリ
ップフロップ回路で構成したことを特徴とするものであ
る。
【０００８】叉、本発明に係わるカウンタの読出し制御
方法の態様は、複数のカウンタからなり、下位のカウン
タの桁上がり信号を受けて上位のカウンタがカウント動
作を行うカウンタの読出し制御方法において、前記複数
のカウンタの内、最上位のカウンタを除く各カウンタの
桁上がり信号を格納するフラグを夫々リセット状態にす
る第１のステップと、前記複数のカウンタを上位のカウ
ンタから下位のカウンタの順に読み出す第２のステップ
と、前記各カウンタの値を読出した後、前記フラグに桁
上がりを示すフラグがセットされているか否かを検査す
る第３のステップと、前記第３の工程で、前記フラグに
桁上がりを示すフラグがセットされている時、前記セッ
トされたフラグをリセット状態にすると共に、桁上がり
を受けて変化したカウンタより上位のカウンタのみを再
び読み出す第４の工程と、を少なくとも含むことを特徴
とするものである。
方法の態様は、複数のカウンタからなり、下位のカウン
タの桁上がり信号を受けて上位のカウンタがカウント動
作を行うカウンタの読出し制御方法において、前記複数
のカウンタの内、最上位のカウンタを除く各カウンタの
桁上がり信号を格納するフラグを夫々リセット状態にす
る第１のステップと、前記複数のカウンタを上位のカウ
ンタから下位のカウンタの順に読み出す第２のステップ
と、前記各カウンタの値を読出した後、前記フラグに桁
上がりを示すフラグがセットされているか否かを検査す
る第３のステップと、前記第３の工程で、前記フラグに
桁上がりを示すフラグがセットされている時、前記セッ
トされたフラグをリセット状態にすると共に、桁上がり
を受けて変化したカウンタより上位のカウンタのみを再
び読み出す第４の工程と、を少なくとも含むことを特徴
とするものである。
【０００９】
【発明の実施の形態】本発明に係わるカウンタの読出し
制御装置は、複数のカウンタからなり、下位のカウンタ
の桁上がり信号を受けて上位のカウンタがカウント動作
を行うカウンタの読出し制御装置において、前記複数の
カウンタを上位のカウンタから下位のカウンタの順に読
み出す読出し制御手段を設けると共に、前記複数のカウ
ンタの内、最上位のカウンタを除く各カウンタに、各カ
ウンタからの桁上がり信号を格納するためのメモリ手段
を設け、前記読出し制御手段が、前記各カウンタの値を
順に読み出す直前に、前記メモリ手段内を夫々リセット
状態にせしめるように構成したことを特徴とするもので
ある。
制御装置は、複数のカウンタからなり、下位のカウンタ
の桁上がり信号を受けて上位のカウンタがカウント動作
を行うカウンタの読出し制御装置において、前記複数の
カウンタを上位のカウンタから下位のカウンタの順に読
み出す読出し制御手段を設けると共に、前記複数のカウ
ンタの内、最上位のカウンタを除く各カウンタに、各カ
ウンタからの桁上がり信号を格納するためのメモリ手段
を設け、前記読出し制御手段が、前記各カウンタの値を
順に読み出す直前に、前記メモリ手段内を夫々リセット
状態にせしめるように構成したことを特徴とするもので
ある。
【００１０】
【実施例】以下に、本発明に係わるカウンタの読出し制
御装置とその制御方法の具体例を図面を参照しながら詳
細に説明する。
御装置とその制御方法の具体例を図面を参照しながら詳
細に説明する。
【００１１】（第１の具体例）図１乃至図３は、本発明
に係わるカウンタの読出し制御装置とその制御方法の第
１の具体例を示す図であって、これらの図には、複数の
カウンタＣ０〜Ｃｎからなり、下位のカウンタの桁上が
り信号を受けて上位のカウンタがカウント動作を行うカ
ウンタの読出し制御装置において、前記複数のカウンタ
Ｃ０〜Ｃｎを上位のカウンタから下位のカウンタの順に
読み出す読出し制御手段１を設けると共に、前記複数の
カウンタＣ０〜Ｃｎの内、最上位のカウンタＣｎを除く
各カウンタＣ０〜Ｃｎ−１に、各カウンタからの桁上が
り信号を格納するためのメモリ手段Ｆ０〜Ｆｎ−１を設
け、前記読出し制御手段１が、前記各カウンタＣ０〜Ｃ
ｎの値を順に読み出す直前に、前記メモリ手段Ｆ０〜Ｆ
ｎ−１内を夫々リセット状態にせしめるように構成した
ことを特徴とするカウンタの読出し制御装置が示され、
又、前記メモリ手段Ｆ０〜Ｆｎ−１をフリップフロップ
回路で構成したことを特徴とするカウンタの読出し制御
装置が示されている。
に係わるカウンタの読出し制御装置とその制御方法の第
１の具体例を示す図であって、これらの図には、複数の
カウンタＣ０〜Ｃｎからなり、下位のカウンタの桁上が
り信号を受けて上位のカウンタがカウント動作を行うカ
ウンタの読出し制御装置において、前記複数のカウンタ
Ｃ０〜Ｃｎを上位のカウンタから下位のカウンタの順に
読み出す読出し制御手段１を設けると共に、前記複数の
カウンタＣ０〜Ｃｎの内、最上位のカウンタＣｎを除く
各カウンタＣ０〜Ｃｎ−１に、各カウンタからの桁上が
り信号を格納するためのメモリ手段Ｆ０〜Ｆｎ−１を設
け、前記読出し制御手段１が、前記各カウンタＣ０〜Ｃ
ｎの値を順に読み出す直前に、前記メモリ手段Ｆ０〜Ｆ
ｎ−１内を夫々リセット状態にせしめるように構成した
ことを特徴とするカウンタの読出し制御装置が示され、
又、前記メモリ手段Ｆ０〜Ｆｎ−１をフリップフロップ
回路で構成したことを特徴とするカウンタの読出し制御
装置が示されている。
【００１２】以下に、第１の具体例を更に詳細に説明す
る。
る。
【００１３】各フラグＦ０〜Ｆｎ−１は、リード時にセ
ットされるクリアビット３によりリセットされる。図１
の様にｎ個のカウンタがある場合、その動作は、図２の
フローチャートのようになる。
ットされるクリアビット３によりリセットされる。図１
の様にｎ個のカウンタがある場合、その動作は、図２の
フローチャートのようになる。
【００１４】まず、リード信号が入ると、クリアビット
３が「１」に設定され、各カウンタのリードデータ有効
フラグＦ０〜Ｆｎ−１をクリアする。カウンタを上位の
カウンタＣｎから順にリードしていき、最下位のカウン
タＣ０のリードを終了すると、リードデータ有効フラグ
Ｆ０〜Ｆｎ−１をリードする。フラグが「１」になって
いる場合、桁上がりが発生したことを示している。この
時、桁上がりが発生しているカウンタから上位のカウン
タを再びリードすることで、カウントデータを保証でき
る。こうすることにより、従来の方法のように全部のカ
ウンタを再びリードする必要がなく、ソフトの負荷を軽
減できる。
３が「１」に設定され、各カウンタのリードデータ有効
フラグＦ０〜Ｆｎ−１をクリアする。カウンタを上位の
カウンタＣｎから順にリードしていき、最下位のカウン
タＣ０のリードを終了すると、リードデータ有効フラグ
Ｆ０〜Ｆｎ−１をリードする。フラグが「１」になって
いる場合、桁上がりが発生したことを示している。この
時、桁上がりが発生しているカウンタから上位のカウン
タを再びリードすることで、カウントデータを保証でき
る。こうすることにより、従来の方法のように全部のカ
ウンタを再びリードする必要がなく、ソフトの負荷を軽
減できる。
【００１５】次に、図３を用いて、具体例に説明する。
【００１６】例えば、１０時５分５９秒の値をリードす
る場合、先ず、時カウンタＤ２をリードする。この場
合、値は、「１０」である。次に、分カウンタＤ１をリ
ードするが、この場合、値は、「５」である。次に、秒
カウンタＤ０をリードするが、ここで、秒カウンタＤ０
の桁上がりが発生したとする。秒カウンタＤ０をリード
するが、桁上がりが発生しているので、秒カウンタＤ０
の値は、「０」になっている。このため、リードした値
は、１０時５分０秒となり、正しいデータ１０時５分５
９秒と５９秒の差が出てしまう。そこで、桁上がりフラ
グＧ０、Ｇ１を確認すると、桁上がりフラグＧ０が、
「１」にセットされているので、分カウンタＤ１より上
位のカウンタ、即ち、分カウンタＤ１、時カウンタＤ２
を再びリードすれば、正しいデータを読み出すことが出
来る。なお、再びリードする際、フラグＧ０をリセット
することが望ましい。
る場合、先ず、時カウンタＤ２をリードする。この場
合、値は、「１０」である。次に、分カウンタＤ１をリ
ードするが、この場合、値は、「５」である。次に、秒
カウンタＤ０をリードするが、ここで、秒カウンタＤ０
の桁上がりが発生したとする。秒カウンタＤ０をリード
するが、桁上がりが発生しているので、秒カウンタＤ０
の値は、「０」になっている。このため、リードした値
は、１０時５分０秒となり、正しいデータ１０時５分５
９秒と５９秒の差が出てしまう。そこで、桁上がりフラ
グＧ０、Ｇ１を確認すると、桁上がりフラグＧ０が、
「１」にセットされているので、分カウンタＤ１より上
位のカウンタ、即ち、分カウンタＤ１、時カウンタＤ２
を再びリードすれば、正しいデータを読み出すことが出
来る。なお、再びリードする際、フラグＧ０をリセット
することが望ましい。
【００１７】このように、第１の具体例のカウンタの読
出し制御方法は、複数のカウンタＣ０〜Ｃｎの内、最上
位のカウンタＣｎを除く各カウンタＣ０〜Ｃｎの桁上が
り信号を格納するフラグＦ０〜Ｆｎ−１を夫々リセット
状態にする第１のステップと、前記複数のカウンタを上
位のカウンタＣｎから下位のカウンタＣ０の順に読み出
す第２のステップと、前記各カウンタＣ０〜Ｃｎの値を
読出した後、前記フラグＦ０〜Ｆｎ−１に桁上がりを示
すフラグがセットされているか否かを検査する第３のス
テップと、前記第３の工程で、前記フラグＦ０〜Ｆｎ−
１に桁上がりを示すフラグがセットされている時、前記
セットされたフラグをリセット状態にすると共に、桁上
がりを受けて変化したカウンタより上位のカウンタのみ
を再び読み出す第４の工程とを少なくとも含むことを特
徴とするものである。
出し制御方法は、複数のカウンタＣ０〜Ｃｎの内、最上
位のカウンタＣｎを除く各カウンタＣ０〜Ｃｎの桁上が
り信号を格納するフラグＦ０〜Ｆｎ−１を夫々リセット
状態にする第１のステップと、前記複数のカウンタを上
位のカウンタＣｎから下位のカウンタＣ０の順に読み出
す第２のステップと、前記各カウンタＣ０〜Ｃｎの値を
読出した後、前記フラグＦ０〜Ｆｎ−１に桁上がりを示
すフラグがセットされているか否かを検査する第３のス
テップと、前記第３の工程で、前記フラグＦ０〜Ｆｎ−
１に桁上がりを示すフラグがセットされている時、前記
セットされたフラグをリセット状態にすると共に、桁上
がりを受けて変化したカウンタより上位のカウンタのみ
を再び読み出す第４の工程とを少なくとも含むことを特
徴とするものである。
【００１８】（第２の具体例）図４、５は、本発明に係
わるカウンタの読出し制御装置の第２の具体例を示す図
である。
わるカウンタの読出し制御装置の第２の具体例を示す図
である。
【００１９】この具体例では、図５に示すように、カウ
ンタをリードする際には、最下位カウンタＣ０からリー
ドし、全部のカウンタをリード後に、リードデータ有効
フラグＦ０をリードするように構成する。そして、この
回路においても、最下位カウンタから、その上位カウン
タへの桁上がり信号がアクティブになった場合には、リ
ードデータ有効フラグＦ０をセット状態にする。そし
て、第１の具体例と同様に、カウンタをリードする直前
に、カウンタのリード信号でリードデータ有効フラグＦ
０をクリアする。
ンタをリードする際には、最下位カウンタＣ０からリー
ドし、全部のカウンタをリード後に、リードデータ有効
フラグＦ０をリードするように構成する。そして、この
回路においても、最下位カウンタから、その上位カウン
タへの桁上がり信号がアクティブになった場合には、リ
ードデータ有効フラグＦ０をセット状態にする。そし
て、第１の具体例と同様に、カウンタをリードする直前
に、カウンタのリード信号でリードデータ有効フラグＦ
０をクリアする。
【００２０】この回路において、全カウンタのリード値
が保証される場合は、以下の場合である。
が保証される場合は、以下の場合である。
【００２１】即ち、全部のカウンタＣ０〜Ｃ２をリード
した後で、リードデータ有効フラグＦ０をリードし、そ
の値が「０」であれば、全部のカウンタをリードするま
での間に、最下位カウンタからその上位のカウンタへの
桁上がりがなかった場合であるから、全部のカウンタの
カウンタ値は保証されている。
した後で、リードデータ有効フラグＦ０をリードし、そ
の値が「０」であれば、全部のカウンタをリードするま
での間に、最下位カウンタからその上位のカウンタへの
桁上がりがなかった場合であるから、全部のカウンタの
カウンタ値は保証されている。
【００２２】一方、全カウンタのリード値が保証されな
い場合は、以下の場合である。
い場合は、以下の場合である。
【００２３】全部のカウンタをリードした後で、リード
データ有効フラグＦ０をリードし、その値が「１」であ
れば、全部のカウンタをリードするまでの間に、最下位
カウンタからその上位のカウンタへの桁上がりがあった
場合なので、全部のカウンタのカウント値は保証されな
いから、この場合は、再度一連のカウンタリード手順を
行う。
データ有効フラグＦ０をリードし、その値が「１」であ
れば、全部のカウンタをリードするまでの間に、最下位
カウンタからその上位のカウンタへの桁上がりがあった
場合なので、全部のカウンタのカウント値は保証されな
いから、この場合は、再度一連のカウンタリード手順を
行う。
【００２４】
【発明の効果】本発明に係わるカウンタの読出し制御装
置とその制御方法は、上述のように構成したので、ソフ
トウエアの負担を軽減して、カウンタの値を精度良く読
み出すことが可能になった。
置とその制御方法は、上述のように構成したので、ソフ
トウエアの負担を軽減して、カウンタの値を精度良く読
み出すことが可能になった。
【図１】本発明に係わるカウンタの読出し制御装置の第
１の具体例のブロック図である。
１の具体例のブロック図である。
【図２】第１の具体例のフローチャートである。
【図３】第１の具体例を説明する図である。
【図４】第２の具体例のブロック図である。
【図５】第２の具体例のフローチャートである。
【図６】従来例の動作を示すフローチャートである。
【符号の説明】 １ 読出し制御手段 ３ クリアビット Ｃ０〜Ｃｎ カウンタ Ｆ０〜Ｆｎ−１ リードデータ有効フラグ（フラグ）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−26461（ＪＰ，Ａ) 特開 昭50−134753（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 21/00 H03K 23/00
Claims (3)
- 【請求項１】 複数のカウンタからなり、下位のカウン
タの桁上がり信号を受けて上位のカウンタがカウント動
作を行うカウンタの読出し制御装置において、 前記複数のカウンタを上位のカウンタから下位のカウン
タの順に読み出す読出し制御手段を設けると共に、前記
複数のカウンタの内、最上位のカウンタを除く各カウン
タに、各カウンタからの桁上がり信号を格納するための
メモリ手段を設け、前記読出し制御手段が、前記各カウ
ンタの値を順に読み出す直前に、前記メモリ手段内を夫
々リセット状態にせしめるように構成したことを特徴と
するカウンタの読出し制御装置。 - 【請求項２】 前記メモリ手段をフリップフロップ回路
で構成したことを特徴とする請求項１記載のカウンタの
読出し制御装置。 - 【請求項３】 複数のカウンタからなり、下位のカウン
タの桁上がり信号を受けて上位のカウンタがカウント動
作を行うカウンタの読出し制御方法において、 前記複数のカウンタの内、最上位のカウンタを除く各カ
ウンタの桁上がり信号を格納するフラグを夫々リセット
状態にする第１のステップと、 前記複数のカウンタを上位のカウンタから下位のカウン
タの順に読み出す第２のステップと、 前記各カウンタの値を読出した後、前記フラグに桁上が
りを示すフラグがセットされているか否かを検査する第
３のステップと、 前記第３の工程で、前記フラグに桁上がりを示すフラグ
がセットされている時、前記セットされたフラグをリセ
ット状態にすると共に、桁上がりを受けて変化したカウ
ンタより上位のカウンタのみを再び読み出す第４の工程
と、 を少なくとも含むことを特徴とするカウンタの読出し制
御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30925999A JP3350005B2 (ja) | 1999-10-29 | 1999-10-29 | カウンタの読出し制御装置とその制御方法 |
| US09/696,823 US6675188B1 (en) | 1999-10-29 | 2000-10-26 | Counter control apparatus and control method thereof |
| EP00309486A EP1096369A3 (en) | 1999-10-29 | 2000-10-27 | A counter readout control apparatus and control method therefor |
| KR10-2000-0063767A KR100402335B1 (ko) | 1999-10-29 | 2000-10-28 | 카운터 판독 제어 장치 및 그 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30925999A JP3350005B2 (ja) | 1999-10-29 | 1999-10-29 | カウンタの読出し制御装置とその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127621A JP2001127621A (ja) | 2001-05-11 |
| JP3350005B2 true JP3350005B2 (ja) | 2002-11-25 |
Family
ID=17990851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30925999A Expired - Fee Related JP3350005B2 (ja) | 1999-10-29 | 1999-10-29 | カウンタの読出し制御装置とその制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6675188B1 (ja) |
| EP (1) | EP1096369A3 (ja) |
| JP (1) | JP3350005B2 (ja) |
| KR (1) | KR100402335B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10144077A1 (de) * | 2001-09-07 | 2003-03-27 | Philips Corp Intellectual Pty | Binärzähler |
| JP2010113544A (ja) * | 2008-11-06 | 2010-05-20 | Fujitsu Ten Ltd | タイマ値生成装置及びタイマ値生成方法 |
| CN101854259B (zh) * | 2010-06-04 | 2014-03-19 | 中兴通讯股份有限公司 | 一种数据包的计数方法及系统 |
| CN104980147B (zh) * | 2014-04-08 | 2018-07-17 | 刘伯安 | 一种连续时差测量的方法及装置 |
| CN105528014B (zh) * | 2014-09-30 | 2018-07-13 | 京微雅格（北京）科技有限公司 | 一种基于fpga的可控硅触发脉冲的控制方法 |
| JP6482032B2 (ja) * | 2016-02-19 | 2019-03-13 | キヤノンメディカルシステムズ株式会社 | ヒストグラムカウンタ及び放射線検出回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4341950A (en) * | 1980-01-24 | 1982-07-27 | Ncr Corporation | Method and circuitry for synchronizing the read and update functions of a timer/counter circuit |
| JPS57107641A (en) | 1980-12-25 | 1982-07-05 | Fujitsu Ltd | Counter read control system |
| US4477918A (en) * | 1981-10-13 | 1984-10-16 | Rca Corporation | Multiple synchronous counters with ripple read |
| US4589019A (en) * | 1983-04-22 | 1986-05-13 | Rca Corporation | Digital adder including counter coupled to individual bits of the input |
| JPH04369726A (ja) | 1991-06-18 | 1992-12-22 | Matsushita Electric Ind Co Ltd | 演算制御回路 |
| JPH05191406A (ja) | 1992-01-13 | 1993-07-30 | Fujitsu Ltd | ２ワードカウンタ誤り読み出し防止方法 |
| JPH06301440A (ja) | 1993-04-15 | 1994-10-28 | Hitachi Ltd | ディジタル処理システム |
| US5943386A (en) | 1995-05-24 | 1999-08-24 | Hughes Electronics | High-speed synchronous counter circuitry |
| KR100186320B1 (ko) | 1996-12-31 | 1999-04-15 | 문정환 | 듀얼 모드 카운터 |
-
1999
- 1999-10-29 JP JP30925999A patent/JP3350005B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-26 US US09/696,823 patent/US6675188B1/en not_active Expired - Fee Related
- 2000-10-27 EP EP00309486A patent/EP1096369A3/en not_active Withdrawn
- 2000-10-28 KR KR10-2000-0063767A patent/KR100402335B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6675188B1 (en) | 2004-01-06 |
| EP1096369A3 (en) | 2002-03-27 |
| EP1096369A2 (en) | 2001-05-02 |
| KR20010051321A (ko) | 2001-06-25 |
| JP2001127621A (ja) | 2001-05-11 |
| KR100402335B1 (ko) | 2003-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3350005B2 (ja) | カウンタの読出し制御装置とその制御方法 | |
| US20220156895A1 (en) | Image processing method and device, image detecting method and system, storage medium | |
| US7058839B2 (en) | Cached-counter arrangement in which off-chip counters are updated from on-chip counters | |
| JPWO2006106917A1 (ja) | タイマー回路、これを用いた携帯通信端末及び電子機器 | |
| EP0986005A1 (en) | FIFO memory device and method for controlling same | |
| US7962681B2 (en) | System and method of conditional control of latch circuit devices | |
| JP2002279792A (ja) | 半導体集積回路装置 | |
| TWI798018B (zh) | 單調計數器記憶體系統 | |
| US20100042864A1 (en) | System and method for managing application | |
| CN112540866B (zh) | 存储器装置及其数据存取方法 | |
| JPH06188872A (ja) | 同期保護回路 | |
| JP3123855B2 (ja) | メモリ装置のパトロール制御回路 | |
| JP3419547B2 (ja) | 不揮発性メモリ | |
| JPH1155084A (ja) | 出力遅延回路 | |
| JP3450227B2 (ja) | 連続照合サンプリング回路 | |
| JP2538095B2 (ja) | 同期保護回路 | |
| US20060279414A1 (en) | Comparing counter contents for timing critical applications | |
| CN117269714A (zh) | 一种确定复合门电路毛刺功耗的方法、装置、电子设备 | |
| JP3452455B2 (ja) | 演算処理装置 | |
| JP2684995B2 (ja) | 命令デコーダ回路 | |
| JPS6044674B2 (ja) | 楽音デ−タ処理装置 | |
| JPH0520206A (ja) | メモリのデータエラー検出方式 | |
| JPS59224590A (ja) | うるう年検出方法 | |
| JPH1040019A (ja) | マイクロコンピュータ | |
| JPS5845736B2 (ja) | パリテイ作成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |