KR100402335B1 - 카운터 판독 제어 장치 및 그 제어 방법 - Google Patents

카운터 판독 제어 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR100402335B1
KR100402335B1 KR10-2000-0063767A KR20000063767A KR100402335B1 KR 100402335 B1 KR100402335 B1 KR 100402335B1 KR 20000063767 A KR20000063767 A KR 20000063767A KR 100402335 B1 KR100402335 B1 KR 100402335B1
Authority
KR
South Korea
Prior art keywords
counter
reading
signal
storage memory
flag storage
Prior art date
Application number
KR10-2000-0063767A
Other languages
English (en)
Other versions
KR20010051321A (ko
Inventor
미나미마사히로
오쯔까시게까즈
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20010051321A publication Critical patent/KR20010051321A/ko
Application granted granted Critical
Publication of KR100402335B1 publication Critical patent/KR100402335B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/5055—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination in which one operand is a constant, i.e. incrementers or decrementers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/12—Output circuits with parallel read-out

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Software Systems (AREA)
  • Programmable Controllers (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Complex Calculations (AREA)
  • Communication Control (AREA)

Abstract

복수의 카운터를 포함하며 하위 카운터로부터 자리 올림 신호를 수신하여 상위 카운터가 카운트 동작을 수행하는 카운터 판독 제어 장치에 있어서, 최상위 카운터를 제외한 각 카운터의 자리 올림 신호를 저장(단계 S21)하는 각 플래그 저장 메모리를 재설정하기 위한 제1 수단, 상위 카운터에서부터 하위 카운터로 복수의 카운터를 순차적으로 판독(단계 S22 내지 S25) 하는 제2 수단, 제2 수단을 통해 각 카운터 값을 읽어들인 후에 자리 올림 신호가 플래그 저장 메모리에 설정되어 있는지 여부에 대한 테스트(단계 S26 내지 S29)를 하기 위한 제3 수단, 및 자리 올림 신호가 플래그 저장 메모리에 설정되어 있는 경우에는 자리 올림 신호를 가진 플래그 저장 메모리를 재설정(단계 S27A, S28A, S29A)하며, 자리 올림 신호의 수신으로 인해 변화된 카운터보다 상위의 카운터만을 재판독 동작(단계 S22 내지 S25)을 수행하도록 하는 제4 수단을 포함하는 카운터 판독 제어 장치에 대한 것이다.

Description

카운터 판독 제어 장치 및 그 제어 방법{A COUNTER READOUT CONTROL APPARATUS AND CONTROL METHOD THEREFOR}
본 발명은 CPU에 의해 판독 가능한 비트 폭보다 큰 비트 폭을 가진 카운터 값을 판독하는데 적합한 카운터 판독 제어 장치 및 그 제어 방법에 대한 것이다.
종래 기술에서는, 데이터 버스보다 큰 비트 폭을 가지는 카운터 값을 판독하는 경우, 판독 사이클을 복수회로 분할할 필요가 있었다. 이 때문에, 전체 카운터의 판독 도중 최하위 카운터로부터 상위 카운터로 자리 올림(carry)이 발생하는 경우에는, 판독치를 보증할 수 없었다. 따라서, 이러한 문제는 소프트웨어적으로 해결되었다. 예를 들어, 전체 카운터를 모두 판독한 후에, 최하위 카운터 값을 읽어 들여 최하위 카운터의 카운터 값이 타당한 범위 내인지의 여부를 소프트웨어적으로 확인함으로써 판독 데이터가 유효한 지의 여부를 판단한다. 구체적으로는, 8 비트를 갖는 최하위 카운터의 경우, 제1 판독치가 EFH와 FFH 사이이고, 제2 판독치가 00H와 0FH 사이이면, 최하위 카운터로부터 상위 카운터로 자리 올림이 발생했다고 판단하고, 전체 카운터 값을 무효인 것으로 취급한다. 그러나, 그 외의 경우에는, 소프트웨어는 카운터 값을 유효한 것으로 취급한다.
도 6은 종래 기술에 있어서 카운터 값의 판독 동작을 도시하는 흐름도이다. 도 6에서 제1 판독치는 cread0_old이고, 제2 판독치는 cread0_new이며, 단계 S66 에서 제2 판독치 cread0_new는 제1 판독치인 cread0_old와 비교된다. 소프트웨어를 사용하여 이러한 처리를 행할 때, 전체 카운터 판독 도중 예외 처리 등이 발생할 가능성이 있어, 재판독과 같은 원하는 소프트웨어적 처리가 오랜 시간동안 수행되지 않을 수 있다. 즉, 소프트웨어 처리는 복잡하며, 외부 요인에 의해 카운터 값이 보증되지 않는 경우가 있을 수 있다.
따라서, 본 발명의 목적은 특히 카운터 값의 정확한 판독을 가능케 하는 새로운 카운터 판독 제어 장치 및 그 제어 방법을 제공함으로써 종래 기술의 상기한 문제점을 개선하는데 있다.
상기 목적을 달성하기 위해, 본 발명은 다음과 같은 기본적인 기술적 구성을 가진다.
특히, 본 발명의 제1 태양은 복수의 카운터를 포함하며 하위 카운터로부터의 자리 올림 신호를 수신하여 상위 카운터가 카운트 동작을 수행하는 카운터 판독 제어 장치에 있어서, 최상위 카운터를 제외한 각 카운터의 자리 올림 신호를 저장(단계 S21)하는 각 플래그(flag) 저장 메모리를 리셋(reset)하기 위한 제1 수단, 상위 카운터에서부터 하위 카운터로 복수의 카운터를 순차적으로 판독(단계 S22 내지 S25) 하는 제2 수단, 제2 수단을 통해 각 카운터 값을 읽어낸 후에 자리 올림 신호가 플래그 저장 메모리 내에 설정(set)되어 있는 지 여부에 대한 테스트(단계 S26 내지 S29)를 하기 위한 제3 수단, 및 자리 올림 신호가 플래그 저장 메모리 내에 설정되어 있는 경우에 자리 올림 신호를 가진 플래그 저장 메모리를 리셋(단계 S27A, S28A, S29A)하며, 자리 올림 신호의 수신으로 인해 변화한 카운터보다 상위인 카운터만을 재판독하는 동작(단계 S22 내지 S25)을 수행하도록 하는 제4 수단을 포함하는 카운터 판독 제어 장치에 대한 것이다.
본 발명의 제2 태양은 복수의 카운터를 포함하며 하위 카운터로부터의 자리 올림 신호를 수신하여 상위 카운터가 카운트 동작을 수행하는 카운터를 위한 카운터 판독 제어 방법에 있어서, 최상위 카운터를 제외한 각 카운터의 자리 올림 신호를 저장하는 각 플래그 저장 메모리를 리셋하는 제1 단계, 복수의 카운터를 상위의 카운터에서부터 하위의 카운터로 순차적으로 판독해내는 제2 단계, 제2 수단을 통해 각 카운터 값을 읽어낸 후에 자리 올림 신호가 플래그 저장 메모리 내에 설정되어 있는지 여부를 테스트하는 제3 단계, 및 자리 올림 신호가 플래그 저장 메모리 내에 설정되어 있는 경우에 자리 올림 신호를 가진 플래그 저장 메모리를 리셋하고 자리 올림 신호의 수신으로 인해 변화된 카운터보다 상위의 카운터만을 재판독하는 동작을 수행하는 제4 단계를 포함하는 카운터 판독 제어 방법을 개시한다.
도 1 은 본 발명에 따른 카운터 판독 제어 장치의 제1 실시예의 블록도.
도 2 는 본 발명의 제1 실시예의 흐름도.
도 3 은 본 발명의 제1 실시예를 예시하는 도면.
도 4 는 본 발명의 제2 실시예를 도시하는 블록도.
도 5 는 본 발명의 제2 실시예를 도시하는 흐름도.
도 6 은 종래 기술에 있어서의 동작을 도시하는 흐름도.
<도면의 주요부분에 대한 부호의 설명>
1 : 판독 제어 수단
3 : 클리어 비트
C0 - Cn : 카운터
F0 - Fn-1: 판독 데이타 유효 플래그
카운터 판독 제어 장치 및 그 제어 방법의 바람직한 실시예들이 첨부한 도면을 참조하여 이하에서 상세히 기술된다.
이들 도면들은 C0부터 Cn까지의 복수의 카운터를 위한 판독 제어 장치를 도시한다. 이 판독 제어 장치의 상위 카운터는 하위 카운터로부터 자리 올림 신호를 수신하여 카운트 동작을 수행한다. 이 판독 제어 장치는 상위 카운터로부터 시작하여 하위 카운터로 진행하면서 카운터 C0부터 Cn까지의 복수의 카운터를 순차적으로 판독하는 판독 제어 수단(1), 및 최상위 카운터 Cn을 제외한 C0부터 Cn까지의 복수의 카운터의 각각으로부터의 자리 올림 신호를 저장하기 위한 F0에서부터 Fn-1까지의 메모리 수단들을 가진다. 본 발명에서, 판독 제어 수단(1)은, C0 부터 Cn까지의 각 카운터를 판독하기 직전에, F0에서부터 Fn-1까지의 메모리 수단들 내를 리셋시키며, F0에서부터 Fn-1까지의 메모리 수단들은 플립-플롭 회로에 의해 구현된다.
본 발명의 제1 실시예를 이하에서 더욱 상세히 기술한다.
F0에서부터 Fn-1까지의 플래그는 판독시에 설정된 클리어 비트(3)에 의해 리셋된다. n-비트 카운터가 존재하는 도 1 에 도시한 경우에, 동작은 도 2의 흐름도에 도시된 바와 같다.
우선, 판독 신호가 입력되면, 클리어 비트(3)는 "1"로 설정되며, 각 카운터에 대한 F0에서부터 Fn-1까지의 판독 데이터 유효 플래그가 클리어 된다(단계 S21). 카운터 판독은 최상위 카운터 Cn으로부터 진행되며, 최하위 카운터 C0의 판독이 완료되면(단계 S22 내지 S26), F0에서부터 Fn-1까지의 판독 데이터 유효 플래그들이 판독된다(단계 S27, S28, S29). 플래그가 "1"이면, 이것은 자리 올림이 발생했다는 것을 의미하며, 이 경우 카운트 데이터를 보증하기 위해 자리 올림이 발생한 카운터보다 상위의 카운터는 재판독된다. 이렇게 함으로써, 종래에 행해졌던 바와 같이, 전체 카운터를 재판독해야 할 필요가 없어지며, 따라서 소프트웨어에 대한 부담이 경감된다.
상기 실시예의 특수한 예가 도 3을 참조하여 이하에서 기술된다.
예를 들어, 10시 5분 59초를 판독하는 경우, 우선 시(時) 카운터 D2가 판독된다. 이 경우, 카운터 D2의 값은 "10"이다. 다음으로, 분(分) 카운터 D1이 판독되며 카운터 D1의 값은 "5"이다. 다음으로, 초(秒)카운터 D0가 판독되며 제2 카운터 D0에서 자리 올림이 발생한 것으로 가정된다. 초(秒)카운터 D0가 판독될 때 자리 올림이 발생하기 때문에, 초(秒)카운터 D0의 값은 "0"으로 된다. 이 때문에, 판독치는 10시 5분 0초이며, 이는 정확한 데이터인 10시 5분 59초와 59초 만큼 차이가 난다. 따라서, 자리 올림 플래그(G0 및 G1)를 확인하여 자리 올림 플래그 G0가 "1"이면, 분(分)카운터 D1보다 상위의 카운터를 재판독함으로써, 즉, 분(分)카운터 D1과 시(時)카운터 D2를 재판독함으로써 정확한 데이터를 판독할 수 있게 된다. 이러한 재판독 동작을 수행할 때, 플래그 G0를 리셋하는 것이 바람직하다.
따라서, 제1 실시예에 의한 판독 제어 방법은 최상위 카운터 Cn을 제외한 C0에서 Cn까지의 각 카운터의 자리 올림 신호가 저장되는 F0에서부터 Fn-1까지의 각 플래그 저장 메모리를 리셋하는 제1 단계, 상위 카운터 Cn으로부터 하위 카운터 C0까지 순차적으로 복수의 카운터를 판독해내는 제2 단계, 제2 수단을 사용하여 각 카운터 값을 판독한 후 자리올림이 F0에서부터 Fn-1까지의 플래그 저장 메모리에서 설정되었는지의 여부를 테스트하는 제3 단계, 자리 올림이 F0에서부터 Fn-1까지의 플래그 저장 메모리에 설정된 경우 자리 올림 신호를 가진 플래그 저장 메모리를 리셋하고 자리 올림 신호의 수신으로 인해 변화된 카운터보다 상위의 카운터만을 재판독 동작시키는 제4 단계를 가진다.
도 4 및 도 5는 본 발명에 의한 카운터 판독 제어 장치의 제2 실시예를 도시한다.
본 실시예에서는, 도 5 에 도시된 바와 같이, 카운터를 판독할 때 최하위 카운터 C0부터 판독이 수행되며, 모든 카운터가 판독된 후, 판독 데이터 유효 플래그 F0가 판독된다. 이 회로에서도, 최하위 카운터로부터 상위 카운터로 자리 올림 신호가 액티브한 경우, 판독 데이터 유효 플래그 F0는 설정(set) 상태에 있게 된다. 제1 실시예에 대해 기술한 바와 마찬가지로, 카운터를 판독하기 직전에 카운터 판독 신호는 판독 데이터 유효 플래그 F0를 클리어한다.
이 회로에서, 모든 카운터의 판독치는 다음의 경우에 보증된다. 특히, C0부터 C2까지의 모든 카운터가 판독된 후 판독 데이터 유효 플래그 F0가 읽혀진다. F0값이 "0"이면, 이것은 최하위 카운터로부터 상위 카운터로 자리 올림이 발생하지 않은 경우이므로, 모든 카운터의 카운트 값은 보증된다.
그러나, 다음의 경우 모든 카운터의 판독치는 보증되지 않는다.
모든 카운터를 판독한 후, 판독 데이터 유효 플래그 F0가 판독된다. F0의 값이 "1"이면, 이것은 최하위 카운터로부터 상위 카운터로 자리 올림이 발생한 경우이므로, 모든 카운터의 카운트 값이 보증되지는 않으며, 일련의 카운터 재판독 동작이 수행된다.
상기 구성을 채택함으로써, 본 발명에 의한 카운터 판독 제어 장치 및 그 제어 방법은 소프트웨어에 대한 부담을 경감시키며, 높은 정확도로 카운터 값을 판독할 수 있게 한다.

Claims (2)

  1. 복수의 카운터를 포함하며, 하위 카운터로부터 자리 올림 신호(carry)를 수신하여 상위 카운터가 카운트 동작을 수행하는 카운터 판독 제어 장치에 있어서,
    최상위 카운터를 제외한 각 카운터의 자리 올림 신호(carry)가 저장되는 각 플래그 저장 메모리를 리셋하는 제1 수단;
    상기 복수의 카운터를 상위 카운터로부터 하위 카운터로 순차적으로 판독하기 위한 제2 수단;
    상기 제2 수단을 통해 각 카운터 값을 판독한 후에, 상기 자리 올림 신호가 상기 플래그 저장 메모리 내에 설정되어 있는 지의 여부를 테스트하기 위한 제3 수단; 및
    상기 자리 올림 신호가 상기 플래그 저장 메모리 내에 설정되어 있는 경우, 상기 자리 올림 신호를 갖는 상기 플래그 저장 메모리를 리셋하고, 상기 자리 올림 신호의 수신으로 인해 변화된 카운터보다 상위의 카운터만을 재판독하는 동작을 수행하는 제4 수단
    을 포함하는 것을 특징으로 하는 카운터 판독 제어 장치.
  2. 복수의 카운터를 포함하고, 하위 카운터로부터 자리 올림 신호를 수신하여 상위 카운터가 카운트 동작을 수행하는 카운터의 카운터 판독 제어 방법에 있어서,
    최상위 카운터를 제외한 각 카운터의 자리 올림 신호가 저장되는 각 플래그 저장 메모리를 리셋하는 제1 단계;
    상기 복수의 카운터를 상위 카운터에서부터 하위 카운터로 순차적으로 판독하는 제2 단계;
    상기 제2 수단을 사용하여 각 카운터 값을 판독한 후에, 상기 자리 올림 신호가 상기 플래그 저장 메모리 내에 설정되었는 지의 여부를 테스트하는 제3 단계; 및
    상기 자리 올림 신호가 상기 플래그 저장 메모리 내에 설정되어 있는 경우, 상기 자리 올림 신호를 갖는 상기 플래그 저장 메모리를 리셋하고, 상기 자리 올림 신호의 수신으로 인해 변화된 카운터보다 상위의 카운터만을 재판독하는 동작을 수행하는 제4 단계
    를 포함하는 카운터 판독 제어 방법.
KR10-2000-0063767A 1999-10-29 2000-10-28 카운터 판독 제어 장치 및 그 제어 방법 KR100402335B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30925999A JP3350005B2 (ja) 1999-10-29 1999-10-29 カウンタの読出し制御装置とその制御方法
JP1999-309259 1999-10-29

Publications (2)

Publication Number Publication Date
KR20010051321A KR20010051321A (ko) 2001-06-25
KR100402335B1 true KR100402335B1 (ko) 2003-10-22

Family

ID=17990851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0063767A KR100402335B1 (ko) 1999-10-29 2000-10-28 카운터 판독 제어 장치 및 그 제어 방법

Country Status (4)

Country Link
US (1) US6675188B1 (ko)
EP (1) EP1096369A3 (ko)
JP (1) JP3350005B2 (ko)
KR (1) KR100402335B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10144077A1 (de) * 2001-09-07 2003-03-27 Philips Corp Intellectual Pty Binärzähler
JP2010113544A (ja) * 2008-11-06 2010-05-20 Fujitsu Ten Ltd タイマ値生成装置及びタイマ値生成方法
CN101854259B (zh) * 2010-06-04 2014-03-19 中兴通讯股份有限公司 一种数据包的计数方法及系统
CN104980147B (zh) * 2014-04-08 2018-07-17 刘伯安 一种连续时差测量的方法及装置
CN105528014B (zh) * 2014-09-30 2018-07-13 京微雅格（北京）科技有限公司 一种基于fpga的可控硅触发脉冲的控制方法
JP6482032B2 (ja) * 2016-02-19 2019-03-13 キヤノンメディカルシステムズ株式会社 ヒストグラムカウンタ及び放射線検出回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980059774A (ko) * 1996-12-31 1998-10-07 문정환 듀얼 모드 카운터
KR100214399B1 (ko) * 1995-05-24 1999-08-02 글렌 에이치. 렌젠, 주니어 고속 동기 카운터 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4341950A (en) * 1980-01-24 1982-07-27 Ncr Corporation Method and circuitry for synchronizing the read and update functions of a timer/counter circuit
JPS57107641A (en) 1980-12-25 1982-07-05 Fujitsu Ltd Counter read control system
US4477918A (en) * 1981-10-13 1984-10-16 Rca Corporation Multiple synchronous counters with ripple read
US4589019A (en) * 1983-04-22 1986-05-13 Rca Corporation Digital adder including counter coupled to individual bits of the input
JPH04369726A (ja) 1991-06-18 1992-12-22 Matsushita Electric Ind Co Ltd 演算制御回路
JPH05191406A (ja) 1992-01-13 1993-07-30 Fujitsu Ltd ２ワードカウンタ誤り読み出し防止方法
JPH06301440A (ja) 1993-04-15 1994-10-28 Hitachi Ltd ディジタル処理システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214399B1 (ko) * 1995-05-24 1999-08-02 글렌 에이치. 렌젠, 주니어 고속 동기 카운터 회로
KR19980059774A (ko) * 1996-12-31 1998-10-07 문정환 듀얼 모드 카운터

Also Published As

Publication number Publication date
KR20010051321A (ko) 2001-06-25
EP1096369A3 (en) 2002-03-27
US6675188B1 (en) 2004-01-06
JP3350005B2 (ja) 2002-11-25
JP2001127621A (ja) 2001-05-11
EP1096369A2 (en) 2001-05-02

Similar Documents

Publication Publication Date Title
EP0447995B1 (en) Analyzing device for saving semiconductor memory failures
AU8336882A (en) Signal synchronization system
KR100402335B1 (ko) 카운터 판독 제어 장치 및 그 제어 방법
JP4682485B2 (ja) メモリ制御装置及びシリアルメモリ
KR100630710B1 (ko) 다수개의 페일 비트를 검출할 수 있는 반도체 메모리의페일 비트 검출 장치
JP5256856B2 (ja) リアルタイムクロック、およびリアルタイムクロックのデータ記録方法
KR100737912B1 (ko) 반도체 메모리 장치의 에러 검출 및 정정 회로
US7484147B2 (en) Semiconductor integrated circuit
US7345496B2 (en) Semiconductor apparatus and test execution method for semiconductor apparatus
JP3882628B2 (ja) メモリ制御装置及びシリアルメモリ
US20100031001A1 (en) Serial memory device and signal processing system
US20020010890A1 (en) Semiconductor integrated circuit and method of testing semiconductor integrated circuit
KR100336156B1 (ko) 카운터검사방법및장치와시리얼억세스메모리
JP6842098B1 (ja) デバッグ装置及びデバッグ方法
CN112540866B (zh) 存储器装置及其数据存取方法
JP2008197810A (ja) 情報処理装置およびｉｃカード装置
JP2538095B2 (ja) 同期保護回路
JP3378681B2 (ja) メモリのデータ書き込み読み出し回路
JPH07129486A (ja) シリアル通信回路
SU1570034A1 (ru) Устройство декодировани тональных сигналов
US6327222B1 (en) Electronic watch
KR100830958B1 (ko) 반도체 메모리 소자의 테스트 결과 판정 장치 및 방법
JP2847823B2 (ja) 論理集積回路
US20020176410A1 (en) Time-slot interchange switches having automatic frame alignment measurement and programming capability
JP2002073411A (ja) Ｅｅｐｒｏｍの記憶容量判別装置およびｅｅｐｒｏｍの記憶容量判別方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee