JP5256856B2 - リアルタイムクロック、およびリアルタイムクロックのデータ記録方法 - Google Patents

Description

本発明は、リアルタイムクロック、およびリアルタイムクロックのデータ記録方法に関
するものである。

デバイス内部に備えられたメモリに、イベント発生時の時刻情報を記録する装置として
、リアルタイムクロックが知られており、例えば特許文献１に開示されている。特許文献
１に開示されているリアルタイムクロックは、発振回路、分周回路、計時回路、インター
フェース回路、動作制御回路、イベント検出回路、およびイベント記憶メモリにより構成
されるものである。このような構成のリアルタイムクロックにおいてイベント記憶メモリ
は、イベント検出回路により検出されたイベント発生の時刻情報と、発生したイベント固
有の情報とを１つのイベントデータとして記憶する。
特開２００３−１３２４７０号公報

上記のような構成のリアルタイムクロックであれば、イベント記憶メモリに記憶された
イベント情報に基づいて、記録時刻に生じたイベントの特定も可能となる。ここで、特許
文献１では、リアルタイムクロックの電源系統として、いわゆるコンセントからの電力供
給を図るメイン電源と、一次電池または二次電池からの電力供給を図るバックアップ電源
を備える旨が記載されているものの、電圧低下や発振停止等の予期せぬ事態に対する対応
策が講じられていない。このため、電圧低下等が原因で、イベント記憶メモリに対して誤
ったデータが書き込まれた場合があったとしても、記憶されたデータの正否判定を行うこ
とができない。よって、記憶された特定のイベントデータの信頼性が低い。

そこで本発明では、記憶されたイベントデータの信頼性を向上させる（信頼性の正否判
定を可能とする）ことのできるリアルタイムクロック、およびリアルタイムクロックのデ
ータ記録方法を提供することを目的とする。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の
形態または適用例として実現することが可能である。

［適用例１] 時刻データを出力するリアルタイムクロックであって、イベント検出信
号が外部から入力されたことを検出するイベント検出回路と、発振回路から出力された信
号に基づいて前記時刻データを生成する計時回路と、メモリと、前記イベント検出回路に
より前記イベント検出信号の入力を検出した場合、前記リアルタイムクロックの動作状態
を示す付加データと、前記計時回路により生成された前記時刻データとを有するイベント
データを前記メモリに記録する制御回路と、を備えたことを特徴とするリアルタイムクロ
ック。

このような構成のリアルタイムクロックによれば、ユーザーがイベントデータが記録さ
れた時点のリアルタイムクロックの動作状態を知ることができ、イベントデータの信頼性
を向上させることができる。

［適用例２］適用例１に記載のリアルタイムクロックであって、電源端子に印加され
る電源電圧の低下を検出する電圧低下検出回路を備え、前記付加データには、前記電圧低
下検出回路で検出された前記電源電圧の低下を示す情報である電圧低下情報を含むことを
特徴とするリアルタイムクロック。

このような構成とすることにより、イベントデータの信頼性向上の他、リアルタイムク
ロックに対して供給された電流電圧の変遷を知ることが可能となる。

［適用例３］適用例２に記載のリアルタイムクロックであって、前記電圧低下検出回
路は、前記電源電圧が第１の閾値より下回っていることを検出する第１電圧比較部を有し
、前記電圧低下検出情報は、前記イベント検出回路により前記イベント検出信号の入力を
検出した時に、前記電源電圧が前記第１の閾値を下回っていることを前記電圧低下検出回
路の前記第１電圧比較部が検出しているか否かを示す情報を含むことを特徴とするリアル
タイムクロック。

このような構成とすることにより、閾値の設定の如何によって、リアルタイムクロック
がどのような動作状態にあったのかを知ることが可能となる。

［適用例４］適用例３に記載のリアルタイムクロックであって、前記電圧低下検出回
路は、前記第１の閾値よりも低く設定された第２の閾値より前記電源電圧が下回っている
ことを検出する第２電圧比較部を更に有し、前記電圧低下検出情報は、前記電源電圧が前
記第２の閾値より下回っていることを前記電圧低下検出回路の前記第２電圧比較部が検出
しているか否かを示す情報を含むことを特徴とするリアルタイムクロック。

このような構成とすることにより、システムエラー等が発生した際の解析精度を向上さ
せることができる。

［適用例５］適用例１乃至４のいずれかに記載のリアルタイムクロックであって、前
記発振回路が発振停止していることを検出する発振停止検出回路を備え、前記付加データ
は、前記発振停止検出回路が前記発振停止を検出しているか否かを示す発振停止情報を含
むことを特徴とするリアルタイムクロック。

このような構成とすることにより、電源電圧の低下以外の要因により発振器の発振が停
止した場合であってもその検出が可能となり、メモリに記録されたイベントデータの正否
、具体的にはイベントデータに付加された時刻データの正否等を判断することができるよ
うになる。よって、イベントデータの信頼性を向上させることができる。

［適用例６］適用例２乃至５のいずれかに記載のリアルタイムクロックであって、前
記イベント検出信号の電圧波形の立上りを検出する立上り検出モードと、立下りを検出す
る立下り検出モードとのいずれか一方を設定することのできる設定レジスタを有し、前記
付加データは、前記イベント検出回路により前記イベント検出信号の入力を検出した時に
、前記立上り検出モードまたは前記立下り検出モードのどちらのモードが前記設定レジス
タに設定されていたかを示す検出情報を含むことを特徴とするリアルタイムクロック。

このような構成とすることによれば、色々な外部機器のイベント発生を検出することが
可能となる。例えば、ドアや蓋の開閉など、一対の動作が行われる物の場合、「閉→開：
立上り信号」、「開→閉：立下り信号」というような割り当てをすることで、どちらかを
選択的に検出することが可能となる。なお、複数の端子を設けた場合には、開閉動作の両
方を検出することも可能となる。

［適用例７］適用例２乃至６のいずれかに記載のリアルタイムクロックであって、前
記イベント検出信号を入力する端子を複数設け、前記制御回路は、前記イベント検出回路
により前記イベント検出信号の入力を検出した場合、前記付加データと、前記時刻データ
と、前記イベント検出信号が入力された前記端子のポート番号とを有する前記イベントデ
ータを前記メモリに記録することを特徴とするリアルタイムクロック。

このような構成とすることによれば、各入力端子に対してそれぞれ異なるイベントの発
生信号が入力され、記録されることとなるが、端子毎のポート番号を付加情報に付加する
ことで、どの端子、すなわちどのイベントが発生したのかを知ることが可能となる。

［適用例８］イベント発生時の時刻データをメモリに記録する機能を有するリアルタ
イムクロックのデータ記録方法であって、前記時刻データと、前記イベント発生時におけ
るリアルタイムクロックの動作状態を判定した付加データとを有するイベントデータとし
て記録することを特徴とするリアルタイムクロックのデータ記録方法。

このようなデータ記録方法によれば、イベントデータの信頼性を向上させることができ
る。

［適用例９］適用例８に記載のリアルタイムクロックのデータ記録方法であって、前
記付加データは、電源端子に印加される電源電圧が閾値を下回っているか否かを判定した
情報を含むことを特徴とするリアルタイムクロックのデータ記録方法。

判定情報を上記のようなものとすることにより、閾値の設定の如何によって、判定情報
に基づいてリアルタイムクロックがどのような動作状態にあったのかを知ることが可能と
なる。

［適用例１０］適用例８に記載のリアルタイムクロックのデータ記録方法であって、
前記付加データは、前記印加電圧が、複数の電圧値範囲のいずれに含まれるかを判定した
情報を含むことを特徴とするリアルタイムクロックのデータ記録方法。

判定情報を上記のようなものとすることにより、判定情報に基づくリアルタイムクロッ
クの動作状態の把握、解析を、より詳細に行うことが可能となり、記録されたイベントデ
ータの信頼性も向上させることができる。

［適用例１１］適用例８に記載のリアルタイムクロックのデータ記録方法であって、
前記付加データは、前記リアルタイムクロックの発振回路の発振停止を検出したか否かの
情報を含むことを特徴とするリアルタイムクロックのデータ記録方法。

付加データに上記のような情報を含ませることにより、電源電圧の多寡に起因しない発
振器の発振停止があった場合であっても、その情報を検知することが可能となる。このた
め、記録されたイベントデータの信頼性を向上させることが可能となる。

以下、本発明のリアルタイムクロックに係る実施の形態について図面を参照しつつ詳細
に説明する。まず、本発明のリアルタイムクロックに係る第１の実施形態について、図１
を参照して説明する。
図１に示すように、本実施形態に係るリアルタイムクロック１０は、発振器１２、計時
回路１８、イベント検出回路２０、電圧低下検出回路２６、設定レジスタ３４、メモリ４
０、制御回路４２、および入出力処理回路４６を基本として構成される。

前記発振器１２は、振動子１４と発振回路１６とから構成されており、前記振動子１４
は前記発振回路１６を介して電気信号が入力されることにより所定の周波数で振動する。
そして、発振回路１６は、振動子１４から出力された信号を増幅して出力する。ここで、
振動子１４の構成については特に限定するものでは無いが、広い温度領域で安定した発振
周波数を得るためには、周波数温度特性が良好とされるものを使用することが望ましい。
例えば振動子１４を圧電振動子とする場合には、振動片を水晶により構成すると良い。

前記計時回路１８には、上記発振器１２が接続されており、発振器１２から出力された
信号を分周して１[Ｈｚ]の周波数を得ると、この１[Ｈｚ]の信号を利用して年、月、日、
時、分、および秒の計時を各計時レジスタ（不図示）で行っている。このような計時回路
１８を持つことにより、時刻データを得ることができ、イベントが生じた際（イベント検
出周期毎）の日時等をメモリに記録することが可能となる。なお計時回路１８は設定によ
り、上記年、月、日、時、分、および秒の他に、曜日についてのデータも記憶させるよう
にすることができる。

前記イベント検出回路２０は、リアルタイムクロック１０の外部端子であるイベント入
力端子２２に接続されている。イベント検出回路２０は、前記イベント入力端子２２に対
してイベントが発生した旨の電気信号が入力されると、イベント発生フラグを立てるよう
に構成されている。このように、イベントの発生をフラグにより示すことで、当該フラグ
に基づいてイベントの有無を判断することができる。具体的には、イベント発生フラグに
１を立てる（０から１に変更する）のである。

前記電圧低下検出回路２６は、リアルタイムクロック１０の外部端子である電源端子２
８に接続されているとともに、内部に電圧比較部３０を備えている。電圧比較部３０には
予め、基準となる電流の電圧が設定されており、前記電源端子２８に対して入力された電
流の電圧（印加電圧）と前記基準となる電圧とが比較される。電圧低下検出回路２６は、
電圧比較部３０にて比較された入力電圧の値が基準電圧の値よりも低いと判定された場合
に、電圧低下フラグ３２を立てるように構成されている。具体的には、電源端子２８から
入力された電流の電圧が基準電圧の値より低くなった場合に、電圧低下フラグ３２に１を
立てる（０から１に変更する）のである。なお、基準電圧としては例えば、１．２Ｖ程度
とすることができる。

前記設定レジスタ３４は、記録桁設定データ３６やイベント検出周期３８を記憶してい
る。ここで、詳細を後述する制御回路４２は、メモリ４０に時刻を記録する場合、年、月
、日、時、分、秒に対してそれぞれ１バイト（８ビット）のデータ領域を設け、当該デー
タ領域に対してパック形式のＢＣＤ（Binary Coded Decimal：２進化１０進数）により年
、月、日、時、分、および秒を直列的に並べて示す。なお、時刻データとして示される数
字の最大値は、「年」の単位における「９９」であるが。この数値を８ビットの２進数で
示すと、「１００１１００１」となる。

また、記録桁設定データ３６は、後述するイベントデータを構成するデータ（時刻デー
タと付加データをあわせたデータ）の桁数を定めている。時刻データとして年、月、日、
時、分、秒をそれぞれ１バイトで示す場合、６バイト（４８桁）必要となり、さらに付加
データとして１バイト（８桁）または２バイト（１６桁）を加えた値を設定すれば良い。
そして、前記イベント検出周期３８は、イベント検出回路２０におけるイベント検出の有
無（イベント発生フラグ２４の立ちの有無）を確認する周期である。前記記録桁設定デー
タ３６や前記イベント検出周期３８は、リアルタイムクロック１０を出荷した後、ユーザ
により設定することを可能なものとしても良く、その場合は、リアルタイムクロック１０
の外部端子を介してデータの書き込みを行うようにすれば良い。

前記メモリ４０は、上述した時刻データやイベント発生に関するデータ、および電圧低
下に関するデータを記録する記憶手段である。メモリ４０には、詳細を後述する制御回路
４２により構成されたイベントデータが、書き込みアドレス毎に割り当てられた領域に記
録される。

前記制御回路４２には、上述した計時回路１８、イベント検出回路２０、電圧低下検出
回路２６、設定レジスタ３４、メモリ４０、および外部端子としての割り込み出力端子４
４が接続されている。制御回路４２は、イベント検出回路２０や電圧低下検出回路２６か
ら入力されたフラグ情報に基づいて、フラグが立てられている事を検出した時刻データを
計時回路１８から読み出す事が可能に構成されている。そして制御回路４２では、前記イ
ベント検出回路２０や電圧低下検出回路２６により検出された各種情報を付加データとし
て、イベント発生時の時刻データの前段（先頭）に結びつける処理が行われる。ここで、
付加データを構成する８ビットのデータは、少なくともその先頭２桁を「１１」で始まる
もの、すなわち「１１ＸＸＸＸＸＸ」という形で示すようにすると良い。上述したように
、時刻データを構成する８ビットデータの最大値は「１０」で始まるものであるため、「
１１」で始まるデータを先頭に付加することにより、時刻データとの区別が容易となる。
このような形式で表示することで、ユーザが、複数のイベントデータをまとめて読み出し
、当該データが連続して表示された場合であっても、前記付加データの先頭部分（「１１
」）が各イベントデータのヘッダとしての役割を担い、イベントデータの区切れを容易に
判断することができるようになる。なお、電圧低下に関するデータ（印加電圧の判定情報
）とイベント発生に関するデータを１バイトに示す場合には、前段の４ビットのうちの前
２桁をヘッダとし、後２桁のいずれかにより電圧低下データを示し、後段の４ビットで発
生したイベントの固有データを示すようにすれば良い。すなわち「１１（ヘッダ）０１（
電圧低下データ）ＸＸＸＸ（イベント固有データ）」とすれば良い。

なお、前記割り込み出力端子４４は、任意のイベント入力の発生時に、時刻データやイ
ベント発生に関するデータ、および電圧低下に関するデータの記録と同時に、ＣＰＵに対
して信号を割り込み出力させる役割を担う。

前記入出力処理回路４６は、入出力インターフェースとなっており、設定レジスタ３４
およびメモリ４２に接続されるとともに、リアルタイムクロック１０の外部端子としての
データ入出力端子４８に接続されている。入出力処理回路４６はデータ入出力端子４８を
介して入力される書き込みデータを設定レジスタ３４やメモリ４０に出力したり、メモリ
４０に記録されたイベントデータを読み出したりする役割を担う。

次に、上記のような構成のリアルタイムクロック１０の動作について図２を参照して説
明する。まず、イベント入力端子２２に対し、図示しないイベント発生デバイスから、イ
ベントが発生した旨（例えばスイッチのＯＮ／ＯＦＦなど）の電気信号が入力されると、
イベント検出回路２０が当該信号を検出し、イベント発生フラグ２４を立てる。具体的に
は、上述したように、イベント発生による電気信号を検出していない場合に示される「０
」から、イベント発生による電気信号を検出したことを示す「１」に、イベント発生フラ
グ２４を変更する処理を行う。

また、電源端子２８から入力される電流の電圧については、電圧低下検出回路２６にお
ける電圧比較部３０にて基準電圧と比較される。比較により、印加電圧が基準電圧よりも
低いと判定された場合には、電圧低下検出回路２６により電圧低下フラグ３２が立てられ
る。具体的には、上述したように、印加電圧が基準電圧以上である場合に示される「０」
から、印加電圧が基準電圧より低い事を検出したことを示す「１」に、電圧低下フラグ３
２を変更する処理を行う。

制御回路４２には、設定レジスタ３４からイベント検出周期３８が入力されているので
、この周期に応じてイベント検出回路２０でイベント発生を検出したか否かを判断する（
Ｓ１０）。ここで、イベント検出回路２０のイベント発生フラグ２４が「０」であった場
合、イベントの発生は検出されていないと判断される（Ｎｏの場合）。イベント発生の有
無の判断において、イベントの発生は検出されていないと判断された場合、当該判断の正
否を判断するために、印加電圧の低下が検出されたか否かの判断をする（Ｓ２０）。ここ
で、印加電圧の低下が検出されていない場合（Ｎｏの場合）、イベントデータの書き込み
処理は行わずに処理を終了し、次回のイベント検出周期３８のタイミングまで待機する。

一方、Ｓ２０において印加電圧の低下が検出された場合には（Ｙｅｓの場合）、電圧低
下の発生を１つの付加データとしてイベントデータの書き込み処理に移行する。

また、Ｓ１０においてイベントの発生が検出されていると判断された場合には（Ｙｅｓ
の場合）、印加電圧の低下が検出されたか否かの判断をする（Ｓ３０）。ここでは、印加
電圧の低下が検出されていない場合（Ｎｏの場合）でも、印加電圧の低下が検出された場
合（Ｙｅｓの場合）でも、イベントデータの書き込み処理に移行する。印加電圧の低下の
検出がされたか否かは、イベントの発生が検出されたか否かの判断の正否を判断するため
のものだからである。

イベントデータの書き込み処理に移行する場合、制御回路４２は、計時回路１８で記憶
している現在時刻を読み込む。
この後、制御回路４２は、イベントの発生並びに電圧低下を示す付加データと、時刻デ
ータを結びつけたイベントデータを構成し、当該イベントデータの書き込み処理を行う。
イベントデータの書き込み処理はまず、メモリ４０のアドレスにイベントデータを書き込
む処理を行う（Ｓ４０）。次に、メモリ４０におけるデータの記録領域へイベントデータ
を書き込む処理を行う（Ｓ５０）。そして、書き込み終了後、メモリ４０の書き込みアド
レスに「１」を加算する処理を行う（Ｓ６０）。なお、イベント情報をメモリ４０へ書き
込むには、下位のメモリアドレスから上位のメモリアドレスへ順に書き込んでいっても良
く、上位のメモリアドレスから下位のメモリアドレスへ順に書き込んでいっても良い。な
お、上位のメモリアドレスから下位のメモリアドレスへ順に書き込みを行う場合、書き込
みアドレスから「１」が減算されることとなる。

メモリ４０の書き込みアドレスに対する「１」の加算処理が終了した後、メモリ４０に
対するイベント情報の書き込み処理は終了され、次回のイベント検出周期３８のタイミン
グまで待機状態が保たれる。

このような構成のリアルタイムクロック１０によれば、イベント検出周期３８毎の印加
電圧の低下も検出することとなる。ここで、入力電流の電圧（印加電圧）が低下した場合
、イベント検出回路２０のレジスタ（不図示）に記録された情報（イベント発生フラグ２
４）の信頼性が低下する。このため、上記のような構成とすることにより、イベント発生
の有無の判断が正しいものであるか否かの判断についての信頼性を向上させることができ
る。

また、メモリ４０に対し、時刻データとともに付加データを記録することにより、ユー
ザはイベント発生時の時刻データ以外の情報も得ることができる。例えば、付加データと
してイベント固有のデータを記録するようにすれば、発生したイベントの種類を特定する
ことも可能となる。

また、印加電圧の低下を検出した際の情報を単体でも１つのイベントとして記録するよ
うにすることで、リアルタイムクロック１０に対して、いつまで正常な電力供給が成され
ていたかの確認が可能となり、システムエラーが発生した際の解析精度が飛躍的に向上す
る。

また、振動子１４を圧電振動子とし、振動片に水晶を使用した場合には、イベントデー
タの記録時刻の高精度化を図ることができ、高分解能なイベント記録が可能となる。

次に、本発明のリアルタイムクロックに係る第２の実施形態について、図３を参照して
説明する。本実施形態に係るリアルタイムクロックの殆どの構成は、上述した第１の実施
形態に係るリアルタイムクロック１０と同様である。よって、その機能を同一とする箇所
には図面に１００を足した符号を付して、その詳細な説明は省略することとする。本実施
形態に係るリアルタイムクロック１１０と第１の実施形態に係るリアルタイムクロック１
０との相違点としては、電圧低下検出回路１２６による検出電圧を複数のレベル（電圧値
範囲）毎に検出可能な構成とした点にある。

具体的には、電圧低下検出回路１２６に備える電圧比較部を２つとし、それぞれに異な
る閾値（基準となる電流の電圧）を設定することとしている。例えば図３に示すように、
第１電圧比較部１３０ａと第２電圧比較部１３０ｂを備えるようにした場合、第１電圧比
較部１３０ａに設定される閾値（第１の閾値）は、発振器１１２の発振動作が保証される
電流電圧の下限値（例えば１．０Ｖ〜１．５Ｖ程度）を設定し、第２電圧比較部１３０ｂ
に設定される閾値（第２の閾値）は、発振器１１２の発振が停止する発振停止電圧（例え
ば０．８Ｖ程度）を設定すれば良い。

そして、第１電圧比較部１３０ａに入力された電圧の値が動作保証電圧の下限値よりも
低いと判定された場合には動作保証外電圧フラグ１３２ａが立てられ、第２電圧比較部１
３０ｂに入力された電圧の値が発振停止電圧よりも低いと判定された場合には発振停止電
圧フラグ１３２ｂが立てられる。すなわち、入力電圧の値が発振停止電圧よりも低い場合
には、動作保証外電圧フラグ１３２ａと発振停止電圧フラグ１３２ｂの双方が立てられる
こととなる。

具体的には図４に示すように、電源端子１２８から入力された電流が第１電圧比較部１
３０ａ、第２電圧比較部１３０ｂの双方に入力され、入力された電流電圧が動作保証電圧
の範囲内にある場合には、いずれのフラグも立てられることが無い（図４中、Ｆ１＝０、
Ｆ２＝０）。これに対し、入力された電源電圧が動作保証電圧の下限値を下回った場合に
は、第１電圧比較部１３０ａの閾値を下回ったと判定され、動作保証外電圧フラグ１３２
ａが立てられる（図４中、Ｆ１＝１に変更される）こととなる。さらに、入力電圧が発振
停止電圧を下回った場合には、第２電圧比較部１３０ｂの閾値も下回ったと判定されるこ
ととなり、動作保証外電圧フラグ１３２ａに加え、発振停止電圧フラグ１３２ｂが立てら
れる（図４中Ｆ２＝１に変更される）。

このように入力電流の電圧低下を段階的に検出することができるようにすることで、リ
アルタイムクロック１１０の動作状態の解析を詳細に行うことができるようになり、イベ
ントデータとして記録された情報の正否を、より詳細に判定することも可能となる。

次に、本発明のリアルタイムクロックに係る第３の実施形態について、図５を参照して
説明する。なお、本実施形態に係るリアルタイムクロックも、その殆どの構成は、上述し
た第１、第２の実施形態に係るリアルタイムクロック１０，１１０と同様である。よって
、その機能を同一とする箇所には、図面に２００を足した符号を付して詳細な説明は省略
することとする。

本実施形態に係るリアルタイムクロック２１０と第１、第２の実施形態に係るリアルタ
イムクロック１０，１１０との相違点は、発振器２１２の発振状態を判定する発振停止検
出回路２５０を備えた点にある。発振停止検出回路２５０は、発振回路２１６から計時回
路２１８へ出力される信号を拾い、発信回路２１６から出力される信号の有無に基づいて
発振器２１２の発振が停止されたか否かの判定を行う回路である。

このため、発振停止検出回路２５０に対して発振回路２１６からの信号の入力が途切れ
た場合には、発振器２１２の発振が停止されたと判定し、発振停止検出フラグ２５２を立
てる（０から１に変更する）ように構成されている。

このような構成とすることにより、電源電圧の低下以外の要因等により発振器２１２の
発振が停止した場合であっても、その停止、すなわちイベントと共に記憶される時刻の不
具合を検証することが可能となり、記録データの信頼性の向上、記録データの正否の判定
を高い精度で行うことができるようになる。

なお、図５においては、上述した第２の実施形態を示すリアルタイムクロック１１０の
構成に加え、発振停止検出回路２５０を設けるように示しているが、第１の実施形態に係
るリアルタイムクロック１１０に対して発振停止検出回路２５０を設けるようにしても良
いし、電圧低下検出回路２６，１２６，２２６を備えないリアルタイムクロックに対して
発振停止検出回路２５０を設けるようにしても良い。

上記実施形態に係るリアルタイムクロックでは単純に、イベント検出回路によりイベン
トが発生した旨の電気信号が検出された場合にイベント発生フラグを立てる旨記載した。
しかしながら本発明に係るリアルタイムクロックは、入力される電気信号のパルスの立上
り、または立下りを検出してイベント発生フラグを立てるように設定し、これを付加デー
タとして設定しても良い。具体的には、設定レジスタに対してイベント検出における検出
方式設定データ（電気信号の立上りを検出するか、立下りを検出するか）を記録しておき
、これをイベント検出回路に対する指令値とし、時刻データの記録の際、検出された信号
が立上り時のものであるか、立下り時のものであるかを付加データとして記録すれば良い
。

このような構成によれば、記録された時刻データには、電気信号の立上り、または立下
りのいずれを検出したかの情報も付加されることになる。このため、設定レジスタの内容
を書き換え、記録された時刻データが電気信号の立上りに起因するものか、立下りに起因
するものかという事が設定レジスタから読み取ることができなくなってしまった場合でも
、記録された時刻データに付加された情報に基づいて、その信号が立上り時のものであっ
たのか、立下り時のものであったのかを知ることができるようになる。つまり、イベント
入力端子の設定を付加情報として記録することにより、元の設定値（設定レジスタの設定
値）を知らなくても、前記設定値をユーザが、記録データから読み取ることが可能となる
のである。

また、上記実施形態ではいずれも、イベント入力端子は１つとし、ここに入力される電
気信号に対して付加情報を付する旨記載した。この場合、イベント入力端子に入力される
電気信号自体に予め、それぞれ固有の情報が付加されている必要が生ずるが、次のような
構成とすることで、イベント毎の電気信号が同一であっても、制御回路に出力する信号に
対してイベント固有の情報を付加することができるようになる。すなわち、イベント入力
端子を複数設け、それぞれに個別のイベント発生デバイス（不図示）を接続する。そして
、イベント入力端子に入力された電気信号に対して、入力端子毎に割り当てられたポート
番号を付加し、これをイベント固有の情報として制御回路に対して出力し、付加情報を構
成する一のデータとするというものである。
このような構成とした場合であっても、本発明に係るリアルタイムクロックとみなすこと
ができる。

第１の実施形態に係るリアルタイムクロックの構成を示すブロック図である。 リアルタイムクロックの動作を示すフローである。 第２の実施形態に係るリアルタイムクロックの構成を示すブロック図である。 第２の実施形態に係るリアルタイムクロックの電源電圧低下に伴うフラグ立ての流れを示すグラフである。 第３の実施形態に係るリアルタイムクロックの構成を示すブロック図である。

符号の説明

１０………リアルタイムクロック、１２………発振器、１４………振動子、１６………
発振回路、１８………計時回路、２０………イベント検出回路、２６………電圧低下検出
回路、３４………設定レジスタ、４０………メモリ、４２………制御回路、４６………入
出力処理回路。

Claims (3)

1. 電源端子を有していると共に、イベント発生時の時刻データをメモリに記録する機能を有するリアルタイムクロックのデータ記録方法であって、
   前記イベント発生時において、時刻データと、前記電源端子に印加される電源電圧が閾値を下回っているか否かを判定した情報を示し、かつ時刻データと区別可能な付加データとを有するイベントデータとして記録することを特徴とするリアルタイムクロックのデータ記録方法。
   
2. 請求項１に記載のリアルタイムクロックのデータ記録方法であって、
   前記付加データは、前記印加電圧が、複数の電圧値範囲のいずれに含まれるかを判定した情報を含むことを特徴とするリアルタイムクロックのデータ記録方法。
   
3. 請求項１または２に記載のリアルタイムクロックのデータ記録方法であって、
   前記付加データは、前記リアルタイムクロックの発振回路の発振停止を検出したか否かの情報を含むことを特徴とするリアルタイムクロックのデータ記録方法。

Images