KR100830958B1 - 반도체 메모리 소자의 테스트 결과 판정 장치 및 방법 - Google Patents

반도체 메모리 소자의 테스트 결과 판정 장치 및 방법 Download PDF

Info

Publication number
KR100830958B1
KR100830958B1 KR1020060097831A KR20060097831A KR100830958B1 KR 100830958 B1 KR100830958 B1 KR 100830958B1 KR 1020060097831 A KR1020060097831 A KR 1020060097831A KR 20060097831 A KR20060097831 A KR 20060097831A KR 100830958 B1 KR100830958 B1 KR 100830958B1
Authority
KR
South Korea
Prior art keywords
data
bit
memory device
bits
output
Prior art date
Application number
KR1020060097831A
Other languages
English (en)
Other versions
KR20080032300A (ko
Inventor
김진형
박나일
Original Assignee
주식회사디아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사디아이 filed Critical 주식회사디아이
Priority to KR1020060097831A priority Critical patent/KR100830958B1/ko
Publication of KR20080032300A publication Critical patent/KR20080032300A/ko
Application granted granted Critical
Publication of KR100830958B1 publication Critical patent/KR100830958B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 메모리 소자의 테스트 결과 판정 장치 및 방법을 제시한다.
본 발명의 테스트 결과 판정 장치는 번인보드에 장착된 복수의 메모리 소자에 기록된 n비트의 데이터를 독출하여 레벨을 판단하는 레벨 판정부, 메모리 소자에 기록한 n비트의 데이터를 테스트 패턴으로 출력하는 패턴 발생부, 레벨 판정부에서 출력되는 n비트 데이터와, 패턴 발생부에서 출력되는 n비트 데이터를 입력받아 각각의 데이터 신호값이 동일한지 비교하여 n비트의 비교 신호를 출력하는 비교부, 비교부에서 출력된 비교 신호를 지정된 압축율로 압축하고, 압축된 데이터를 지정된 비트 수(m비트) 만큼 출력하는 압축부 및 압축부에서 출력되는 m 비트의 신호를 입력받아, 지정된 기준 신호값과 비교하여 메모리 소자에 대한 정상 작동 여부를 판단하는 PC를 포함하여, 테스트에 소요되는 시간을 대폭 단축시킬 수 있다.
메모리, 테스트, 압축

Description

반도체 메모리 소자의 테스트 결과 판정 장치 및 방법{Apparatus and Method for Decision of Test Result of Semiconductor Memory Device}
도 1은 반도체 메모리 소자의 테스트를 위한 데이터 기록 과정을 설명하기 위한 도면,
도 2는 일반적인 테스트 결과 판정 장치의 구성을 설명하기 위한 도면,
도 3은 본 발명에 의한 테스트 결과 판정 장치의 구성을 설명하기 위한 도면,
도 4는 본 발명에 의한 테스트 결과 판정 방법을 설명하기 위한 흐름도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 번인보드 20 : 디바이스
210 : 레벨 판정부 220 : 패턴 발생부
230 : 비교부 240 : 압축부
250 : PC
본 발명은 반도체 소자 테스트 장치 및 방법에 관한 것으로, 보다 구체적으로는 반도체 메모리 소자의 테스트 결과 판정 장치 및 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자를 제조하여 최종 출시하기 전에 반도체 메모리 소자에 데이터를 기록하고 독출하여, 기록한 데이터와 독출한 데이터를 비교하는 펑션 테스트가 수행되며, 이에 대하여 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
도 1은 반도체 메모리 소자의 테스트를 위한 데이터 기록 과정을 설명하기 위한 도면이다.
도 1에 도시한 것과 같이, 번인 보드(10)에는 복수의 테스트 대상 디바이스(20)가 소켓(도시하지 않음) 내에 장착된다. 그리고 운용자의 제어에 따라 a비트의 클록 신호(CLK), b비트의 어드레스 신호(ADD) 및 n비트 데이터(DATA)가 번인보드(10)에 공급됨에 따라 디바이스(20)의 입출력 비트 수에 따라 적어도 하나 이상의 디바이스(20)에 대하여 데이터가 기록되게 된다.
예를 들어, 번인보드(10)에는 8*2비트의 사용자 클록 신호(CLK), 다수의 디바이스(20)의 위치 인식을 위한 스캔(SCAN) 클럭신호 c 비트(도시하지 않음), 32*2비트 어드레스 신호(ADD), 36*2비트 데이터(DATA)가 입력될 수 있다. 만약, 이러한 번인보드(10)에 장착된 디바이스(20)의 데이터 입출력 비트가 8비트라 하면, 제어 신호가 한 번 공급될 때 9개의 디바이스에 동시에 데이터가 기록되게 된다.
이와 같이 테스트 대상 디바이스(20)에 데이터를 기록한 후에는 도 2에 도시 한 판정 장치를 이용하여 디바이스의 정상 작동 여부를 확인한다.
도 2는 일반적인 테스트 결과 판정 장치의 구성을 설명하기 위한 도면이다.
도시한 것과 같이, 일반적인 테스트 결과 판정 장치는 번인보드의 각 디바이스에 기록된 데이터 레벨을 판단하는 레벨 판정부(110), 번인보드의 각 디바이스에 기록 또는 판정할 데이터를 발생하는 패턴 발생부(120), 레벨 판정부(110)로부터 출력되는 n비트의 데이터와 패턴 발생부(120)에서 출력되는 n비트의 데이터를 각각 입력받아 비교하는 비교부(130) 및 비교부(130)로부터 출력되는 데이터를 순차적으로 m비트(비교부와 PC간의 버스라인의 수에 해당하는 비트 수)씩 d회(n/m 이하의 자연수 회) 입력받아 해당 디바이스의 정상 여부를 판단하는 PC(140)를 포함하여 이루어진다.
이와 같이, 현재의 테스트 결과 판정 장치는 데이터를 기록한 비트 수(n)를 d회 만큼 비교부(130)로부터 데이터를 읽어와야 하기 때문에 판정하는데 긴 시간이 소요된다.
대부분의 메모리 소자는 펑션 테스트를 수행하기 전 간이 기능 테스트가 수행되기 때문에 90% 이상의 수율이 보장된다. 그런데, 현재와 같은 방법으로 펑션 테스트를 수행하게 되면 높은 수율이 보장됨에도 불구하고 전체 데이터를 1비트씩 읽어오는 데 소요되는 시간과 데이터를 읽어오기 위한 PC를 세팅하는 시간 등 많은 시간이 소요되어 테스트 효율이 저하되는 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 반도체 메모리 소자에 테스트 데이터를 기록한 후, 기록된 데이터를 읽어 테스트 패턴과 비교하는 테스트 과정에서, 테스트 결과 판정 시간을 단축시킬 수 있는 테스트 결과 판정 장치 및 방법을 제공하는 데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 테스트 결과 판정 장치는 번인보드에 장착된 복수의 메모리 소자에 기록된 n비트의 데이터를 독출하여 레벨을 판단하는 레벨 판정부; 상기 메모리 소자에 기록한 n비트의 데이터를 테스트 패턴으로 출력하는 패턴 발생부; 상기 레벨 판정부에서 출력되는 n비트 데이터와, 상기 패턴 발생부에서 출력되는 n비트 데이터를 입력받아 각각의 데이터 신호가 동일한지 비교하여 n비트의 비교 신호를 출력하는 비교부; 상기 비교부에서 출력된 비교 신호를 지정된 압축율로 압축하고, 압축된 데이터를 지정된 비트 수(m비트) 만큼 출력하는 압축부; 및 상기 압축부에서 출력되는 m비트의 신호를 입력받아, 지정된 기준 신호값과 비교하여 메모리 소자에 대한 정상 작동 여부를 판단하는 PC;를 포함한다.
또한, 본 발명의 일 실시예에 의한 테스트 결과 판정 방법은 번인보드에 장착된 복수의 메모리 소자에 n비트의 테스트 데이터를 기록하는 제 1 단계; 상기 메모리 소자에 기록된 데이터를 독출하여 독출된 데이터 레벨을 판단하는 제 2 단계; 상기 테스트 데이터와 상기 독출된 데이터 신호값을 비교하여 비교 신호를 출력하 는 제 3 단계; 상기 비교 신호를 지정된 압축률로 압축하여 지정된 비트수(m) 단위로 압축 데이터를 출력하는 제 4 단계; 및 상기 m비트의 압축 데이터 각각의 비트가 나타내는 신호값과 기준 신호값을 비교하여 비교 결과에 따라, 해당 데이터를 기록하고 독출한 메모리 소자의 정상 작동 여부를 판단하는 제 5 단계;를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 3은 본 발명에 의한 테스트 결과 판정 장치의 구성을 설명하기 위한 도면이다.
도 3에 도시한 것과 같이, 본 발명에 의한 테스트 결과 판정 장치는 레벨 판정부(210), 패턴 발생부(220), 비교부(230), 압축부(240) 및 PC(250)를 포함한다.
먼저, 레벨 판정부(210)는 번인보드에 장착된 메모리 소자에 기록된 n비트의 데이터를 독출하여 그 레벨을 판단한다. 데이터 레벨은 기 정의된 임의의 기준값에 따라 0 또는 1이 될 수 있다.
다음, 패턴 발생부(220)는 메모리 소자에 데이터 기록시 사용한 n비트의 테스트 패턴을 출력한다. 즉, 테스트를 위해 메모리 소자에 입력 데이터로 사용한 데이터를 출력하는 것이다. 본 발명의 다른 실시예에서, 테스트 시간을 감소시키기 위해 메모리 소자가 갖는 특별한 기능을 사용하여 기록시 사용한 테스트 패턴을 사용하지 않고 특수한 패턴을 사용하는 경우도 있으며, 이 경우 상기 특수한 패턴을 비교부(230)로 제공한다.
비교부(230)는 레벨 판정부(210)에서 출력되는 n비트 데이터와, 패턴 발생부(220)에서 출력되는 n비트 데이터를 입력받아 각각의 데이터 신호가 동일한지의 여부에 따라 n비트의 비교 신호를 출력한다. 예를 들어 레벨 판정부(210)로부터 출력된 데이터가 11111110이고 패턴 발생부(220)로부터 출력된 데이터가 11111111인 경우 두 데이터가 동일한지 확인하는 것이다. 여기에서, 비교부(230)는 입력 신호 레벨이 모두 동일한 경우에만 특정 레벨의 출력값을 발생하는 비교기 소자로 구성할 수 있는데, 예를 들어 앤드(AND) 게이트 또는 낸드(NAND) 게이트에 플립플롭이 포함되는 소자로 구성할 수 있다.
한편, 압축부(240)는 비교부(230)에서 출력된 비교 신호를 지정된 압축율(s)로 압축하여 압축된 데이터를 m비트로 출력한다. 예를 들어, 비교부(230)에서 생성된 데이터가 72비트고 압축율(s)이 8인 경우, 압축부(240)는 비교부(230)에서 생성된 72비트의 데이터를 8비트 단위로 잘라 1비트 데이터 9개를 생성하고, 이를 압축부(240)와 PC(250)간의 버스라인(m)의 각 비트에 할당하여 출력하는 것이다. 버스라인의 수(m)에 따라 압축율은 변경될 수도 있으며, 버스라인의 수가 압축된 데이터의 개수보다 큰 경우 압축되지 않은 특정 비트를 출력할 수도 있다. 이때, 압축부(240)는 입력 신호 레벨이 모두 동일한 경우에만 특정 레벨의 출력값을 발생하는 논리 소자로 구성할 수 있는데, 예를 들어 앤드(AND) 게이트 또는 낸드(NAND) 게이트 등의 조합논리로 구성할 수 있다. 예를 들어 압축부(240)를 앤드 게이트의 조합논리로 구성하는 경우 입력 신호 레벨이 모두 1인 경우에만 1을 출력하고 적어도 어느 하나의 입력 신호 레벨이 1이 아닌 경우에는 0을 출력하게 된다.
PC(250)는 압축부(240)에서 출력되는 m비트의 신호를 입력받아, 지정된 기준 신호값과 비교하여 해당 데이터를 기록하고 독출한 메모리 소자에 대한 정상 작동 여부를 판단한다. 예를 들어 압축부(240)를 앤드 게이트로 구성하는 경우 기준 신호값은 1이 될 수 있으며, 압축부(240)로부터 입력받은 신호값이 기준 신호값과 동일한 경우에는 압축되기 전의 모든 데이터가 정상적으로 기록되어 해당 메모리 소자가 정상 작동하는 것으로 판정한다.
반면, PC(250)는 압축부(240)로부터 입력받은 신호값이 기준 신호값과 동일하지 않은 경우에는 비교부(230)로부터 압축되기 전의 n비트 데이터를 비교부(230)로부터 m비트씩 각각 순차적으로 입력받아 해당 메모리 소자의 정상 여부를 판정한다. 즉, 압축 후의 데이터가 기준 신호값과 다른 것은 압축 전의 n비트 데이터 중 특정한 비트가 잘못 기록된 것을 의미하므로, 이러한 경우에는 압축 전의 데이터를 하나하나 검사하여 정상 작동하지 않는 메모리 소자 또는 그 입출력 라인을 찾아내는 것이다.
도 4는 본 발명에 의한 테스트 결과 판정 방법을 설명하기 위한 흐름도로서, 도 3에 도시한 레벨 판정부(210)의 출력 신호가 11111110, 패턴 발생부(220)의 출력 신호가 11111111이고, 압축부(240)를 낸드 게이트로 구성하고, 압축율이 4인 경우를 예로 들어 설명하며 다음과 같다.
먼저, 패턴 발생부(220)로부터 출력되는 8비트의 데이터 11111111을 번인보드에 장착된 메모리 소자에 기록한다(S101). 데이터 기록이 완료되면, 정상 기록 여부를 확인하기 위해 메모리 소자로부터 데이터를 독출하여(S103) 레벨 판정 부(210)에서 독출된 데이터 레벨을 판단한다(S105). 본 실시예에서는 레벨 판정부(210)의 출력 신호가 11111110이 되는 것으로 가정한다.
다음, 레벨 판정부(210)에서 출력되는 8비트의 데이터(11111110), 패턴 발생부에서 출력되는 8비트의 데이터(11111111)를 비교하여 비교 신호를 출력한다(S107). 이때 결과 값의 비교 신호는 11111110이 된다.
이어서, 압축부(140)는 압축률 4로 8비트의 비교 신호를 압축하는데(S109), 예를 들어 앤드 게이트로 압축부(140)를 구성하는 경우 상위 4비트(1111)의 압축 결과는 1, 하위 4비트(1110)의 압축 결과는 0이 될 것이다.
PC는 압축부(240)로부터 각 4비트씩 압축된 2 비트의 결과값을 입력받아 기준 신호값(예를 들어, 1)과 비교하여 해당 데이터를 기록하고 독출한 메모리 소자가 정상 작동하는지 확인한다(S111). 확인 결과 압축부(240)로부터 입력된 신호값이 기준 신호값과 동일한 경우에는 모든 메모리 소자에 대한 판정이 완료되었는지 확인한다(S113). 단계 S113의 확인 결과 모든 독출 데이터에 대한 판정이 완료된 경우에는 판정 결과를 출력하여 운용자에게 제시한다(S115).
한편, 단계 S113의 확인 결과 판정이 완료되지 않은 경우에는 단계 S109로 복귀, 다른 디바이스로부터 독출한 각 4비트의 압축 결과를 수신하여 기준 신호값과 비교함으로써 해당 메모리 소자의 정상 작동 여부를 확인한다(S111).
여기에서, 압축된 데이터를 PC(250)로 출력하는 과정은 각 보드의 수 및 SCAN의 수 만큼 수행될 수 있다.
만약, 단계 S111의 확인 결과 압축부(240)로부터 입력된 신호값과 기준 신호 값이 동일하지 않은 경우, PC(250)는 비교부(230)로부터 압축 전의 각 8비트 데이터, 예를 들어 1111110을 m비트 단위로 순차적으로 수신하여(S117), 데이터를 기록한 후 1110이 독출된 메모리 소자가 정상 작동하는지 확인하는 단계(S111)로 복귀한다.
이와 같이, 본 발명에서는 대량의 데이터의 독출 결과를 하나하나 수신하지 않고, 압축된 데이터를 수신함으로써, 압축 결과를 지정된 기준 신호값과 비교한다. 그리고, 압축 데이터 값이 기준 신호값과 동일한 경우에는 정상 작동하는 메모리 소자로 판단하는 한편, 압축 데이터 신호값이 기준 신호값과 상이한 경우에는 압축 전의 데이터를 각각 순차적으로 전송받아 해당 메모리 소자의 정상 작동 여부를 확인한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면, 메모리 소자에 데이터를 기록한 후, 기록된 데이터를 독 출하여 테스트 패턴과 비교하는 펑션 테스트 수행시에, 독출 데이터와 테스트 패턴의 비교 결과로 생성된 비교 신호를 압축하여 전송함으로써, 테스트에 소요되는 시간을 대폭 단축시킬 수 있다.

Claims (12)

  1. 반도체 메모리 소자의 테스트 결과 판정 장치로서,
    번인보드에 장착된 복수의 메모리 소자에 기록된 n비트의 데이터를 독출하여 레벨을 판단하는 레벨 판정부;
    상기 메모리 소자에 기록한 n비트의 데이터를 디바이스 판단용의 테스트 패턴으로 출력하는 패턴 발생부;
    상기 레벨 판정부에서 출력되는 n비트 데이터와, 상기 패턴 발생부에서 출력되는 n비트 데이터를 입력받아 각각의 데이터 신호값이 동일한지 비교하여 n비트의 비교 신호를 출력하는 비교부;
    상기 비교부에서 출력된 비교 신호를 지정된 압축율로 압축하고, 압축된 데이터를 지정된 비트 수(m비트) 만큼 출력하는 압축부; 및
    상기 압축부에서 출력되는 신호를 m비트씩 순차적으로 입력받아, 지정된 기준 신호값과 비교하여 메모리 소자에 대한 정상 작동 여부를 판단하고, 상기 압축부에서 m비트로 전송되는 압축 데이터 각각의 비트가 나타내는 신호값이 상기 지정된 기준 신호값과 동일하지 않은 경우, 상기 압축부에서 압축하기 전의 데이터를 상기 비교부로부터 전송받아, 해당 데이터를 기록하고 독출한 메모리 소자에 대한 정상 작동 여부를 판단하는 PC;
    를 포함하는 반도체 메모리 소자의 테스트 결과 판정 장치.
  2. 제 1 항에 있어서,
    상기 압축부는, 상기 압축율이 지정 비트(s)인 경우, n/s이상의 자연수로 결정되는 수만큼의 압축 데이터를 생성하고, 상기 압축 데이터를 m비트로 출력하는 것을 특징으로 하는 반도체 메모리 소자의 테스트 결과 판정 장치.
  3. 제 1 항에 있어서,
    상기 비교부는, 입력 신호 레벨이 모두 동일한 경우에만 특정 레벨의 출력값을 발생하는 비교기 소자로 구성하는 것을 특징으로 하는 반도체 메모리 소자의 테스트 결과 판정 장치.
  4. 제 1 항에 있어서,
    상기 압축부는, 입력 신호가 모두 동일한 경우에만 특정 값을 출력하는 논리 소자로 구성하는 것을 특징으로 하는 반도체 메모리 소자의 테스트 결과 판정 장치.
  5. 제 4 항에 있어서,
    상기 논리 소자는 앤드(AND) 게이트 또는 낸드(NAND) 게이트인 것을 특징으로 하는 반도체 메모리 소자의 테스트 결과 판정 장치.
  6. 제 1 항에 있어서,
    상기 PC는, 상기 압축부에서 m비트로 전송되는 압축 데이터 각각의 비트가 나타내는 신호값이 상기 지정된 기준 신호값과 동일한 경우, 해당 데이터를 기록하고 독출한 메모리 소자가 정상 작동하는 것으로 판단하는 것을 특징으로 하는 반도체 메모리 소자의 테스트 결과 판정 장치.
  7. 삭제
  8. 반도체 메모리 소자의 테스트 결과 판정 방법으로서,
    번인보드에 장착된 복수의 메모리 소자에 n비트의 테스트 데이터를 기록하는 제 1 단계;
    상기 메모리 소자에 기록된 데이터를 독출하여 독출된 데이터 레벨을 판단하는 제 2 단계;
    상기 테스트 데이터와 상기 독출된 데이터 신호값을 비교하여 비교 신호를 출력하는 제 3 단계;
    상기 비교 신호를 지정된 압축률로 압축하여 지정된 비트수(m) 단위로 압축 데이터를 출력하는 제 4 단계; 및
    상기 m비트의 압축 데이터 각각의 비트가 나타내는 신호값과 기준 신호값을 비교하여 비교 결과에 따라, 해당 데이터를 기록하고 독출한 메모리 소자의 정상 작동 여부를 판단하되, 상기 m비트 단위로 압축된 데이터 각각의 비트가 나타내는 신호값이 상기 기준 신호값과 동일하지 않은 경우, 압축을 수행하기 전의 데이터를 순차적으로 수신하여, 해당 메모리 소자의 정상 작동 여부를 판단하는 제 5 단계;
    를 포함하는 반도체 메모리 소자의 테스트 결과 판정 방법.
  9. 제 8 항에 있어서,
    상기 제 5 단계는, 상기 m비트 단위로 압축된 데이터 각각의 비트가 나타내는 신호값이 상기 기준 신호값과 동일한 경우, 해당 데이터를 기록하고 독출한 메모리 소자가 정상 작동하는 것으로 판단하는 단계인 것을 특징으로 하는 반도체 메모리 소자의 테스트 결과 판정 방법.
  10. 삭제
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 제 5 단계 이후, 모든 독출 데이터에 대한 판정이 완료되었는지 확인하는 제 6 단계;
    상기 제 6 단계의 확인 결과 모든 독출 데이터에 대한 판정이 완료된 경우 상기 판정 결과를 출력하는 제 7 단계; 및
    상기 제 6 단계의 확인 결과 모든 독출 데이터에 대한 판정이 완료되지 않은 경우 상기 제 4 단계로 진행하는 제 8 단계;
    를 포함하는 반도체 메모리 소자의 테스트 결과 판정 방법.
  12. 제 8 항에 있어서,
    상기 제 4 단계는 기 결정된 횟수만큼 반복 수행되는 것을 특징으로 하는 반도체 메모리 소자의 테스트 결과 판정 방법.
KR1020060097831A 2006-10-09 2006-10-09 반도체 메모리 소자의 테스트 결과 판정 장치 및 방법 KR100830958B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060097831A KR100830958B1 (ko) 2006-10-09 2006-10-09 반도체 메모리 소자의 테스트 결과 판정 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097831A KR100830958B1 (ko) 2006-10-09 2006-10-09 반도체 메모리 소자의 테스트 결과 판정 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080032300A KR20080032300A (ko) 2008-04-15
KR100830958B1 true KR100830958B1 (ko) 2008-05-20

Family

ID=39533075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097831A KR100830958B1 (ko) 2006-10-09 2006-10-09 반도체 메모리 소자의 테스트 결과 판정 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100830958B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010014921A (ko) * 1999-05-17 2001-02-26 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 가변 데이터를 가진 온 칩 데이터 비교기와 비교결과 압축방법
KR20010070347A (ko) * 1999-12-24 2001-07-25 가네꼬 히사시 테스트시 결함 셀들을 대체하기 위한 리던던시 회로를가지는 반도체 기억 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010014921A (ko) * 1999-05-17 2001-02-26 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 가변 데이터를 가진 온 칩 데이터 비교기와 비교결과 압축방법
KR20010070347A (ko) * 1999-12-24 2001-07-25 가네꼬 히사시 테스트시 결함 셀들을 대체하기 위한 리던던시 회로를가지는 반도체 기억 장치

Also Published As

Publication number Publication date
KR20080032300A (ko) 2008-04-15

Similar Documents

Publication Publication Date Title
WO2008100602A1 (en) Embedded architecture with serial interface for testing flash memories
US6331958B2 (en) Semiconductor memory device having data parallel/serial conversion function and capable of efficiently performing operational test
US7010732B2 (en) Built-in test support for an integrated circuit
US6516430B1 (en) Test circuit for semiconductor device with multiple memory circuits
WO1997004328A1 (fr) Analyseur de defauts de memoire pour dispositif de controle de memoire a semi-conducteurs
KR100973859B1 (ko) 시험 장치, 및 시험 방법
US8671317B2 (en) Built-in self test circuit and designing apparatus
JP2007272982A (ja) 半導体記憶装置およびその検査方法
KR100894504B1 (ko) 메모리 셀프테스트 비교용 회로 및 상기 메모리 셀프테스트비교용 회로를 구비하는 ｓｏｃ
KR100830958B1 (ko) 반도체 메모리 소자의 테스트 결과 판정 장치 및 방법
KR100564033B1 (ko) 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법
JP5029883B2 (ja) 半導体試験装置
JP4704131B2 (ja) 試験装置、及び試験方法
CN100444286C (zh) 存储单元信号窗测试方法和设备
JP2009122009A (ja) テスト回路
US7117406B2 (en) Semiconductor memory device and method of testing same
US7516381B2 (en) Integrated circuit test system
JP2006139908A (ja) 多様なパターンデータが書き込み可能な半導体メモリ素子およびその電気的検査方法
JP2007102877A (ja) 半導体記憶装置、およびメモリテスト回路
KR101124282B1 (ko) 메모리 장치의 병렬 압축 테스트 장치
JP4472999B2 (ja) 半導体集積回路の試験装置
JP5182079B2 (ja) 半導体装置及び電子機器
KR20010004112A (ko) 내부 롬을 효율적으로 테스트하기 위한 장치
JP3264357B2 (ja) メモリカードの接続テスト方法
JP4736673B2 (ja) 検査信号生成装置及び半導体検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140514

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150514

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180514

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 12