JPH0535234A - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JPH0535234A
JPH0535234A JP3187560A JP18756091A JPH0535234A JP H0535234 A JPH0535234 A JP H0535234A JP 3187560 A JP3187560 A JP 3187560A JP 18756091 A JP18756091 A JP 18756091A JP H0535234 A JPH0535234 A JP H0535234A
Authority
JP
Japan
Prior art keywords
display
dots
data
lcd
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3187560A
Other languages
English (en)
Inventor
Hiroshi Aoyama
弘 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3187560A priority Critical patent/JPH0535234A/ja
Publication of JPH0535234A publication Critical patent/JPH0535234A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】表示制御装置において、表示装置の表示ドット
が増えても、今までのアプリケーションソフトを変更せ
ずにそのまま使用できるようにする。 【構成】表示モードレジスタ51によって有効表示エリ
アを表示画面の一部とする部分表示を指定し、その有効
表示エリアの表示位置を表示開始Y値レジスタ52によ
って指定しておくことにより、有効表示エリア以外の表
示位置に対する表示すなわち非有効表示エリアでの表示
を禁止するように、データ変換回路37からの表示デー
タの出力を制御する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば文書作成装置等
に用いられる表示制御装置であって、特に表示画面の一
部のみを有効表示エリアとして使用する機能を備えた表
示制御装置に関する。
【0002】
【従来の技術】従来、文書作成装置等に用いられる表示
制御装置では、表示装置として、一般に横640ドット
×縦400ドットのLCD(液晶表示装置)が用いられ
ている。このLCDで表示されるデータは、64Kバイ
トの容量を持つVRAM(VideoRAM) に記憶されてお
り、専用のアプリケーションソフトの起動により読出さ
れる。ここで、64KバイトのVRAMでは、横102
4ドット×縦512ドットのエリアをカバーできる。実
際に表示するのは、横640ドット×縦400ドットの
エリアである。したがって、残りエリアは、通常のRA
Mとして任意に使用される。
【0003】
【発明が解決しようとする課題】上記したように、VR
AMで実際に表示データとして用いられるエリア以外
は、通常のRAMと同様、各種のデータ格納エリアとし
て用いられている。このため、例えば横640ドット×
縦800ドットのLCDのように、今までのLCD(横
640ドット×縦400ドット)よりも表示ドットの多
いLCDを用いると、その部分すなわち表示データ以外
のデータが画面上に表示されてしまう。この場合、アプ
リケーションソフトをLCDに合わせて変更すれば、こ
のような問題を解消できるが、その変更に多大な時間や
コストがかかる等の問題がある。
【0004】本発明は上記のような点に鑑みなされたも
ので、表示装置の表示ドットが増えても、今までのアプ
リケーションソフトを変更せずにそのまま使用すること
のできる表示制御装置を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明に係る表示制御装
置は、有効表示エリアを表示画面の全体とするか上記表
示画面の一部とするかを指定する表示モード指定手段
と、上記有効表示エリアの表示位置を指定する表示位置
指定手段とを備え、上記表示モード指定手段の指定に応
じて、上記表示位置指定手段によって指定された上記有
効表示エリア以外の表示位置に対する表示を禁止するよ
うにしたものである。
【0006】
【作用】上記の構成によれば、有効表示エリアを表示画
面の一部とする部分表示を指定し、その有効表示エリア
の表示位置を指定しておくことにより、有効表示エリア
以外の表示位置に対する表示すなわち非有効表示エリア
での表示を禁止して表示を行うことができる。
【0007】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。
【0008】図1は本発明の表示制御装置を文書作成装
置に適用した場合の基本的な構成を示すブロック図であ
る。図1において、11はマイクロプロセッサ(以下、
CPUと称す)、12はメインメモリ(以下、MMUと
称す)である。CPU11は、文書作成装置全体の制御
を行うもので、MMU12をアクセスして、そのMMU
12に格納されているプログラムに従い、キー入力制御
処理、文書作成処理等を実行する。
【0009】また、13はキーボード(以下、KBと称
す)、14はキーボードコトンローラ(以下、KBCと
称す)である。KB13は、文書作成等に必要な各種の
情報をKBC14を介して入力する。KBC14は、K
B13を通じて入力される各種情報の入力制御を行う。
【0010】15は液晶表示装置(以下、LCDと称
す)、16は液晶表示制御装置(以下、LCDCと称
す)、17はVRAMである。LCD15は、LCDC
16の制御の下で文書作成情報等を表示する。LCDC
16は、LCD15の表示制御を行うものであり、VR
AM17に書き込まれた表示データを読み出し、これを
表示用(上画面データおよび下画面データ)に変換して
LCD15に出力する。VRAM17は、表示データ等
を記憶する。
【0011】図2はLCD15に横640ドット×縦4
00ドットのものを使用した場合のCPU11から見た
VRAM17のアドレスと表示位置との関係を示した図
である。なお、ここでは、LCD15として、デューテ
ィ比1/200で、上下2画面アクセスのものとする。
上下2画面アクセスとは、表示画面を縦方向(Y方向)
に2分割し、その分割画面をそれぞれ同時にアクセスす
る方法である。本発明において、特にこの方法を使用す
る必要はない。上下2画面アクセスのLCD15の場
合、上画面および下画面のデータをそれぞれ別々に画面
左上から順に出力しなければならない。
【0012】図2において、21はVRAM17の全体
の構成を示し、ここでは例えば64Kワード×4ビット
のデュアルポートRAMを使用して、64Kバイトの容
量を持つ。22はCPU11から見た場合のアドレスを
示し、ここではバイト単位に64Kバイト分割り当てら
れている。64Kバイトの容量で、横1024ドット×
縦512ドットのエリアをカバーできる。23は実際に
表示に使われる横640ドット×縦400ドットのエリ
アを示す。このエリア以外は、通常のRAMとし表示と
は無関係に使用される。
【0013】図3はLCDC16の構成を示すブロック
図である。図3において、Xカウンタ31は、表示用の
クロック信号をカウントする。このXカウンタ31のカ
ウント値は、表示位置の横方向(X方向)の座標を示
す。シフトクロックパルス生成回路(以下、SCP生成
回路と称す)32は、表示用のクロック信号とXカウン
タ31のカウント値に基づいてLCD15用のシフトク
ロックパルス信号を生成する。ラッチパルス生成回路
(以下、LP生成回路と称す)33は、Xカウンタ31
のカウント値に基づいてLCD15用のラッチパルス信
号を生成する。このラッチパルス信号の出力により、1
行分のデータ出力が終了し、Xカウンタ31がクリアさ
れる。Yカウンタ34は、LP生成回路33からのラッ
チパルス信号(またはラッチパルス信号と類似のパルス
信号)をカウントする。このYカウンタ34のカウント
値は、表示位置の縦方向(Y方向)の座標を示す。フレ
ームパルス生成回路(以下、FP生成回路と称す)35
は、Yカウンタ34のカウント値に基づいてLCD15
用のフレームパルス信号を生成する。このフレームパル
ス信号の出力により、1画面分のデータ出力が終了し、
Yカウンタ34がクリアされる。
【0014】アドレス変換回路36は、Xカウンタ31
とYカウンタ34の各カウント値に基づいて、表示すべ
きLCD15の位置に対応したVRAM17のアドレス
を計算し、VRAM17に出力する。データ変換回路3
7は、VRAM17から読出された表示データをLCD
15用の上画面データおよび下画面データに変換する。
データ出力制御回路38は、本発明の主要部分に当たる
もので、LCD15に対する上画面データおよび下画面
データの出力制御を行う。このデータ出力制御回路38
については、後に図5を参照して詳しく説明する。
【0015】図4はLCD15に横640ドット×縦8
00ドットのものを使用した場合のCPU11から見た
VRAM17のアドレスと表示位置との関係を示した図
である。図4において、41はVRAM17の全体の構
成を示し、ここでは横1024ドット×縦1024ドッ
トのエリアをカバーする128Kバイトの容量を持つ。
42はCPU11からVRAM17をアクセスできる6
4Kバイトの空間を示す。43はCPU11からVRA
M17をアクセスする場合のアドレスを示す。44は実
際に表示に使われる横640ドット×縦800ドットの
エリアを示す。
【0016】VRAM17の総容量は128Kバイトで
あるが、横640ドット×縦400ドットのLCD15
を用いた場合との互換性を持たせるため、CPU11か
らは符号42で示す64Kバイトの空間をアクセスでき
るようにする。実際に用いるLCD15は符号44に示
すように横640ドット×縦800ドットのものである
ため、CPU11からアクセスできる領域はLCD15
の一部でしかない。そこで、図中P0 で示したオフセッ
ト位置を設定し、この位置を変えることによりLCD1
5全体をアクセスできるようにする。このオフセット位
置は、横640ドット×縦800ドットのLCD15に
おいて、横640ドット×縦400ドットのみを部分表
示するときの表示開始位置としても用いられる。
【0017】ここで、VRAM17で実際に表示データ
として用いられるエリア以外は、通常のRAMと同様、
各種のデータ格納エリアとして用いられている。このた
め、図4で示した64Kバイトの空間を用いて、横64
0ドット×縦400ドットの今までの機種のアプリケー
ションソフトを起動すると、横640ドット×縦800
ドットのLCD15では、その部分すなわち表示データ
以外のデータが画面上に表示されてしまう。そこで、同
実施例では、LCDC16にデータ出力制御回路38を
設けることにより、この問題を解決するようにした。
【0018】図5はデータ出力制御回路38の構成を示
すブロック図である。データ出力制御回路38は、表示
モードレジスタ51、表示開始Y値レジスタ52、比較
器53および論理回路54からなる。表示モードレジス
タ51は、横640ドット×縦800ドットのLCD1
5において、表示画面全体を表示するか、または横64
0ドット×縦400ドットの部分のみを表示するかを指
定するためのレジスタであり、全体表示の場合には
「H」レベル、横640ドット×縦400ドットの部分
表示の場合には「L」レベルの信号を出力する。表示開
始Y値レジスタ52は、横640ドット×縦800ドッ
トのLCD15において、どこから横640ドット×縦
400ドットの部分表示を行うかを指定するためのレジ
スタであり、本実施例の場合、CPU11がVRAM1
7をアクセスするときのオフセット位置を示すレジスタ
と同じもので良い。
【0019】比較器53は、Yカウンタ34のカウント
値と表示開始Y値レジスタ52の値とを比較するもので
あり、Yカウンタ34のカウント値が表示開始Y値レジ
スタ52の値以上になったときに「H」レベルの信号を
出力する。論理回路54は、OR回路55、56、AN
D回路57、58およびインバータ回路59を備え、横
640ドット×縦400ドットの部分表示のときに、そ
れ以外の部分にデータ変換回路37からのデータを出力
しないように構成されている。
【0020】このような構成において、データ変換回路
37から出力されるデータのうち、上画面用のデータは
AND回路57を介してLCD15に送られ、下画面用
のデータはAND回路58を介してLCD15に送られ
る。ここで、部分表示のときには、表示モードレジスタ
51の出力信号が「L」レベルであり、OR回路55お
よび56の出力は比較器53の出力によって決まる。
【0021】上半分の画面で考えると、Yカウンタ34
のカウント値が表示開始Y値レジスタ52の値に満たな
いときには、比較器53の出力信号は「L」レベルであ
る。したがって、OR回路55の出力信号は「L」レベ
ルとなり、データ変換回路37からの上画面データの出
力がAND回路57によって禁止される。また、Yカウ
ンタ34のカウント値が表示開始Y値レジスタ52の値
以上になると、比較器53の出力信号は「H」レベルに
なる。したがって、OR回路55の出力信号は「H」レ
ベルとなり、上画面データがLCD15に出力される。
一方、下半分の画面では、上画面とは逆に、Yカウンタ
34のカウント値が表示開始Y値レジスタ52の値に満
たないときに下画面データをLCD15に出力し、それ
以外のときにはデータ出力を禁止する必要があるため、
比較器53の出力にインバータ回路59を入れて対応し
ている。
【0022】この様子を図6を参照して説明すると、図
中P0 が表示開始Y値レジスタ52にセットされるオフ
セット位置(表示開始位置)であり、このP0 で示され
る位置から横640ドット×縦400ドットの部分表示
が行われる。すなわち、このP0 を基準とした横640
ドット×縦400ドットのエリアを有効表示エリアとし
た表示制御が行われる。ここで、Yカウンタ34のカウ
ント値すなわち表示位置がP0 に満たない場合、上下2
画面アクセス方式における上画面では、非有効表示エリ
アとして上画面データの出力が禁止される。このとき、
下画面では、有効表示エリアにあるため、下画面データ
の出力が許可され、その表示位置にデータの表示がなさ
れる。一方、Yカウンタ34のカウント値すなわち表示
位置がP0 以上の場合には、上画面では有効表示エリア
として上画面データの出力が許可され、下画面では非有
効表示エリアとして下画面データの出力が禁止される。
【0023】このようにして、非有効表示エリアへのデ
ータ出力を禁止することができるため、横640ドット
×縦800ドットのLCD15において、横640ドッ
ト×縦400ドットの部分表示を行っても、他の部分
(非有効表示エリア)に不要なデータ(VRAM17の
空き領域に格納されているデータ)が表示されることは
ない。
【0024】なお、上記実施例では、表示画面を縦方向
(Y方向)にのみ大きくした場合について説明したが、
横方向(X方向)または縦横共に大きくなった場合で
も、表示開始X値レジスタを設け、その値とXカウンタ
31とを比較することにより、同様の装置を実現でき
る。
【0025】また、上記実施例では、上下2画面アクセ
ス方式を例にして説明したが、その方式については限定
されるものではなく、他の方式を用いた場合でも、同様
の装置を実現できる。
【0026】
【発明の効果】以上のように本発明によれば、表示画面
の一部を有効表示エリアとして使用することができる。
したがって、例えば文書作成装置において、表示装置の
表示ドットが増えても、今までのアプリケーションソフ
トを変更せずにそのまま使用することができるものであ
り、ソフトの変更に伴う時間的な問題やコスト的な問題
を解消することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る文書作成装置の基本的
な構成を示すブロック図。
【図2】同実施例におけるLCDに横640ドット×縦
400ドットのものを使用した場合のCPUから見たV
RAMのアドレスと表示位置との関係を示す図。
【図3】同実施例のLCDCの構成を示すブロック図。
【図4】同実施例におけるLCDに横640ドット×縦
800ドットのものを使用した場合のCPUから見たV
RAMのアドレスと表示位置との関係を示す図。
【図5】同実施例のデータ出力制御回路の構成を示すブ
ロック図。
【図6】同実施例の部分表示の動作を説明するための
図。
【符号の説明】
11…CPU、15…LCD(液晶表示装置)、16…
LCDC(液晶表示制御装置)、17…VRAM、31
…Xカウンタ、32…SCP生成回路、33…LP生成
回路、34…Yカウンタ、35…FP生成回路、36…
アドレス変換回路、37…データ変換回路、38…デー
タ出力制御回路、51…表示モードレジスタ、52…表
示開始Y値レジスタ、53…比較器、54…論理回路。

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 有効表示エリアを表示画面の全体とする
    か上記表示画面の一部とするかを指定する表示モード指
    定手段と、 上記有効表示エリアの表示位置を指定する表示位置指定
    手段と、 上記表示モード指定手段の指定に応じて、上記表示位置
    指定手段によって指定された上記有効表示エリア以外の
    表示位置に対する表示を禁止する表示禁止手段とを具備
    したことを特徴とする表示制御装置。
JP3187560A 1991-07-26 1991-07-26 表示制御装置 Pending JPH0535234A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3187560A JPH0535234A (ja) 1991-07-26 1991-07-26 表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3187560A JPH0535234A (ja) 1991-07-26 1991-07-26 表示制御装置

Publications (1)

Publication Number Publication Date
JPH0535234A true JPH0535234A (ja) 1993-02-12

Family

ID=16208223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3187560A Pending JPH0535234A (ja) 1991-07-26 1991-07-26 表示制御装置

Country Status (1)

Country Link
JP (1) JPH0535234A (ja)

Similar Documents

Publication Publication Date Title
US5592194A (en) Display controller
US5613103A (en) Display control system and method for controlling data based on supply of data
CA2049899C (en) Still picture display apparatus and external storage device used therein
KR100365168B1 (ko) 그레이 스케일 변조 테이타용의 외부 메모리를 액세스할 수 있는 디스플레이 콘트롤러
EP0295690A2 (en) Display area control system for plasma display apparatus
JPH0420191B2 (ja)
JPS60158484A (ja) 表示メモリ制御方式
JPS5960480A (ja) デイスプレイ装置
US4356482A (en) Image pattern control system
US5798749A (en) Graphic display control apparatus
US5526128A (en) Image producing apparatus with memory unit having an image memory area of changeable storage capacity
JPH04338797A (ja) フォントメモリアクセス方式
EP0195163B1 (en) Video converter device
JP2902290B2 (ja) 表示制御システム
JPS63169687A (ja) 表示装置
JPH05188922A (ja) 画面表示装置の制御方式
JPH0535234A (ja) 表示制御装置
KR970003090B1 (ko) 표시 데이터 기입제어장치
JP2635627B2 (ja) 表示制御方式
JP2861159B2 (ja) ウィンドウ表示制御装置
JP2590826B2 (ja) 表示制御装置
JPH0456318B2 (ja)
JP2506960B2 (ja) ディスプレイ制御装置
JP2912765B2 (ja) 表示システム
JPS62113193A (ja) 記憶回路