JPH05347737A - 画像信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、デコードプログラムのＤＳＰデコ
ーダへの転送処理を他の信号処理と平行して行なうこと
で、選局からデコード処理完了までに要する時間を短縮
することができる画像信号処理装置を提供することを目
的としている。 【構成】互いに方式の異なる複数の画像データの中から
選択された画像データの方式を判定し、この方式判定結
果を画像データに対応させて方式メモリ３０に記録して
おき、画像データが選択された状態で、該画像データの
方式判定結果を方式メモリ３０から読み出し、この読み
出された方式判定結果に基づいてメモリ２８からプログ
ラムを読み出しデコード手段２７に転送するようにして
いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＤＳＰ（デジタル・
シグナル・プロセッサ）を用いてテレビジョン信号を再
生処理する画像信号処理装置に係り、特に複数の方式の
テレビジョン信号をコンポーネント信号に戻すデコード
処理を行なうものに関する。

【０００２】

【従来の技術】周知のように、近年では、放送衛星によ
って、ＮＴＳＣ方式のテレビジョン放送と同時に、ＭＵ
ＳＥ方式による高品位テレビジョン放送が行なわれてい
る。図６は、両放送方式のテレビジョン信号をそれぞれ
コンポーネント信号に戻すための従来の画像信号処理装
置を示している。すなわち、ＮＴＳＣ方式及びＭＵＳＥ
方式のテレビジョン変調信号がＢＳ（ブロードキャステ
ィング・サテライト）アンテナ１１を介してＢＳチュー
ナ１２に入力されている状態において、まず、使用者
が、図示しないリモートコントロール操作部を操作して
電源投入あるいは選局動作を実行する。

【０００３】すると、このリモートコントロール操作部
から発信された操作情報は、受信部１３で受信されＩ／
Ｏ（入力／出力）ポート１４を介してＣＰＵ（中央演算
処理装置）１５に入力される。ＣＰＵ１５は、ＲＯＭ
（リード・オンリー・メモリ）１６に格納されたプログ
ラムに基づいて、ＲＡＭ（ランダム・アクセス・メモ
リ）１７を利用して、以下の処理を実行する。すなわ
ち、ＣＰＵ１５は、入力された操作情報から選局された
チャンネル番号ｎを読み出し、Ｉ／Ｏポート１８を介し
てチャンネル番号ｎに同調するように、ＢＳチューナ１
２の図示しない局部発振器の周波数シンセサイザを制御
する。

【０００４】ＢＳチューナ１２で復調されたベースバン
ド信号は、ＭＵＳＥデコーダ１９，ＭＵＳＥ同期再生回
路２０，ＮＴＳＣデコーダ２１及びＮＴＳＣ同期再生回
路２２にそれぞれ供給される。ＭＵＳＥデコーダ１９
は、ＭＵＳＥ同期再生回路２０から与えられるクロック
同期信号に基づいて、ＭＵＳＥ信号をＮＴＳＣ走査基準
（１フレーム５２５ラインの飛び越し走査）のコンポー
ネント信号にデコードする。ＮＴＳＣデコーダ２１は、
ＮＴＳＣ同期再生回路２２から与えられるクロック同期
信号に基づいて、ＮＴＳＣ信号をＮＴＳＣ走査基準のコ
ンポーネント信号にデコードする。

【０００５】ここで、ＭＵＳＥ同期再生回路２０は、Ｍ
ＵＳＥ信号が入力されたときにのみ動作して、ＭＵＳＥ
デコーダ１９が必要とするクロック同期信号を生成して
ＭＵＳＥデコーダ１９に出力するとともに、ＭＵＳＥ信
号に対して同期確立したことを示すＭＵＳＥ同期確立信
号をＩ／Ｏポート２３に出力する。ＮＴＳＣ同期再生回
路２２は、ＮＴＳＣ信号が入力されたときにのみ動作し
て、ＮＴＳＣデコーダ２１が必要とするクロック同期信
号を生成してＮＴＳＣデコーダ２１に出力するととも
に、ＮＴＳＣ信号に対して同期確立したことを示すＮＴ
ＳＣ同期確立信号をＩ／Ｏポート２３に出力する。

【０００６】ＭＵＳＥ信号に対する同期確立信号の発生
は、例えば特開昭６１−２３９７３号公報等に記載され
た手段によって実現することができ、ＮＴＳＣ信号に対
する同期確立信号の発生は、例えばマルチカラーＩＣ
（集積回路）（ＴＡ８６５９ＡＮ）等によって実現され
る。

【０００７】そして、ＣＰＵ１５は、Ｉ／Ｏポート２３
にＭＵＳＥ同期確立信号及びＮＴＳＣ同期確立信号のい
ずれが供給されたかを見て、ＢＳチューナ１２の出力が
ＭＵＳＥ信号であるかＮＴＳＣ信号であるかの方式判定
を行ない、ＢＳチューナ１２の出力がＭＵＳＥ信号であ
るときは、ＭＵＳＥデコーダ１９の出力が出力端子２４
に得られるように、Ｉ／Ｏポート２５を介してセレクタ
２６を制御し、ＢＳチューナ１２の出力がＮＴＳＣ信号
であるときは、ＮＴＳＣデコーダ２１の出力が出力端子
２４に得られるように、Ｉ／Ｏポート２５を介してセレ
クタ２６を制御する。

【０００８】図７は、上記の動作をまとめたフローチャ
ートである。すなわち、使用者が、ステップＳ１で、電
源投入あるいは選局動作を行なうと、ＣＰＵ１５は、ス
テップＳ２で、操作情報からチャンネル番号ｎを読み出
し、ステップＳ３で、チャンネル番号ｎに対応するよう
にＢＳチューナ１２の同調周波数を設定し、ステップＳ
４で、Ｉ／Ｏポート２３の出力から方式判定を実行す
る。その後、ＣＰＵ１５は、ステップＳ５で、方式判定
結果に基づいてセレクタ２６を制御し、ＭＵＳＥデコー
ダ１９の出力及びＮＴＳＣデコーダ２１の出力のいずれ
かを選択して、ステップＳ６で、次の選局操作に備えて
の待機状態となる。

【０００９】ところで、以上に述べた一連の処理に要す
る時間、つまり、選局操作されてからデコード処理が完
了するまでに要する時間は、通常７４０ｍｓ程度であ
る。この内訳は、図８に示すように、まず、ＢＳチュー
ナ１２が希望のチャンネルの信号を選び出すＡＦＴ（オ
ートマティック・ファイン・チューニング）処理に２０
０ｍｓ程度を要する。次に、ＲＦ（高周波）信号とＩＦ
（中間周波）信号とのＡＧＣ（オートマティック・ゲイ
ン・コントロール）処理に、電界強度によって１００ｍ
ｓ〜１ｓ程度を要するが、図８では比較的電界の強いと
きの例として２００ｍｓとしている。さらに、同期再生
回路２０，２２が同期確立して方式判定結果が得られる
までに２７０ｍｓ（約１６フィールド）を要し、最後
に、デコード処理に２フレーム程度のメモリを使用する
ものとすると、７０ｍｓ程度を要することになる。

【００１０】一方、現在では、ＬＳＩ（大規模集積回
路）技術の進歩によって、ＤＳＰの高機能化と低価格化
が進み、移動電話の復調後処理や音響装置の音場再現等
の音声の領域では、ＤＳＰを用いた音声処理が実用化さ
れている。音声信号の最高周波数ｆｓ（＝２０ｋＨｚ）
に比して、ＮＴＳＣ方式のテレビジョン信号の最高周波
数ｆｖ（＝４．２ＭＨｚ）は約２１０倍も高いが、テレ
ビジョン信号処理固有のＤＳＰの開発により、テレビジ
ョン信号のデコード処理にＤＳＰを利用することが考え
られてきている。

【００１１】図９は、ＤＳＰを用いて複数の方式のテレ
ビジョン信号をデコード処理するために、従来より考え
られている画像信号処理装置を示している。図６と同一
部分に同一符号を付して示すと、ＭＵＳＥデコーダ１９
及びＮＴＳＣデコーダ２１が１つのＤＳＰデコーダ２７
に置き代わり、セレクタ２６及びＩ／Ｏポート２５が廃
止され、ＤＳＰデコーダ２７に与えるプログラムが格納
されたプログラムＲＯＭ２８と、このプログラムＲＯＭ
２８に格納されたプログラムをＤＳＰデコーダ２７に転
送するＤＭＡ（ダイレクト・メモリ・アクセス）制御回
路２９とが追加された点が異なる。

【００１２】動作は、図１０のステップＳ７に示すよう
に、ステップＳ４における判定結果に基づいて、ＢＳチ
ューナ１２の出力がＭＵＳＥ信号であるときは、ＤＳＰ
デコーダ２７がＭＵＳＥ同期再生回路２０から与えられ
るクロック同期信号に基づいて、ＭＵＳＥ信号をＮＴＳ
Ｃ走査基準のコンポーネント信号にデコード処理するた
めのＭＵＳＥデコードプログラムを、プログラムＲＯＭ
２８から読み出してＤＳＰデコーダ２７に転送するよう
にＣＰＵ１５がＤＭＡ制御回路２９を制御し、ＢＳチュ
ーナ１２の出力がＮＴＳＣ信号であるときは、ＤＳＰデ
コーダ２７がＮＴＳＣ同期再生回路２２から与えられる
クロック同期信号に基づいて、ＮＴＳＣ信号をＮＴＳＣ
走査基準のコンポーネント信号にデコード処理するため
のＮＴＳＣデコードプログラムを、プログラムＲＯＭ２
８から読み出してＤＳＰデコーダ２７に転送するように
ＣＰＵ１５がＤＭＡ制御回路２９を制御する。

【００１３】この場合、選局操作されてからデコード処
理が完了するまでに要する時間は、図８に示した方式判
定処理とデコード処理との間に、図１１に示すように、
デコードプログラムをプログラムＲＯＭ２８からＤＳＰ
デコーダ２７に転送するのに要する時間が加わったもの
となる。このプログラム転送時間は、ＤＳＰデコーダ２
７が処理する演算量に比例する。そこで、例えばＮＴＳ
Ｃ方式のテレビジョン信号の最高周波数ｆｖと音声信号
の最高周波数ｆｓとの比の数、つまり、２１０個のＤＳ
Ｐの演算量からプログラム転送時間を見積もると、現
在、音声信号処理の分野で多用されているＤＳＰ（ＤＳ
Ｐ５６０００）が使用できる外部プログラム容量が最大
６４ｋバイトであり、１バイト転送に４０ｎｓの時間を
要するとすると、２１０×６４ｋ×４０ｎｓ＝０．５４
ｓかかることになる。

【００１４】このプログラム転送時間は、転送スピード
や実際の演算量等によって左右されるが、選局操作され
てからデコード処理が完了するまでの時間を確実に延ば
すことになる。すなわち、複数の方式のテレビジョン信
号をコンポーネント信号に戻すためのデコード処理にプ
ログラマブルなＤＳＰを用いることは、１つのＤＳＰデ
コーダ２７で複数の方式に対応することが可能で、構成
上及び経済上有利になるという利点を有する反面、複数
の方式に対応したデコードプログラムをＤＳＰデコーダ
２７に転送するための時間を必要とすることから、選局
からデコード処理完了までの時間が長くなるという問題
を抱えることになる。

【００１５】

【発明が解決しようとする課題】以上のように、ＤＳＰ
を用いて複数の方式のテレビジョン信号をデコード処理
するために、従来より考えられている画像信号処理装置
では、デコードプログラムをＤＳＰデコーダに転送する
ための時間が必要であり、選局からデコード処理完了ま
でに要する時間が長くなるという問題を有している。

【００１６】そこで、この発明は上記事情を考慮してな
されたもので、デコードプログラムのＤＳＰデコーダへ
の転送処理を他の信号処理と平行して行なうことで、選
局からデコード処理完了までに要する時間を短縮するこ
とができる極めて良好な画像信号処理装置を提供するこ
とを目的とする。

【００１７】

【課題を解決するための手段】この発明に係る画像信号
処理装置は、互いに方式の異なる複数の画像データの中
から任意の画像データを選択する選択手段と、この選択
手段で選択された画像データを外部から与えられるプロ
グラムに基づいてデコード処理するデコード手段と、こ
のデコード手段に複数の画像データをそれぞれデコード
処理させるための複数のプログラムが格納されたメモリ
と、選択手段で選択された画像データの方式を判定する
判定手段と、この判定手段による方式判定結果に基づい
てメモリからプログラムを読み出しデコード手段に転送
する転送手段と、判定手段による方式判定結果を画像デ
ータに対応させて記録する方式メモリとを備え、選択手
段により画像データが選択された状態で、該画像データ
の方式判定結果を方式メモリから読み出し、この読み出
された方式判定結果に基づいてメモリからプログラムを
読み出しデコード手段に転送するように構成したもので
ある。

【００１８】

【作用】上記のような構成によれば、選択手段により画
像データが選択された状態で、該画像データの方式判定
結果を方式メモリから読み出すことで、方式判定処理を
待たずに対応するプログラムをデコード手段に転送する
ことができる、つまり、他の信号処理と平行してデコー
ド手段へのプログラム転送処理が行なえるので、選局か
らデコード処理完了までに要する時間を短縮することが
できる。

【００１９】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、図９と同一部分
には同一符号を付して説明すると、方式メモリ３０を加
えた点が従来と異なる部分である。この方式メモリ３０
には、チャンネル番号ｎとその方式データＭｎとが対応
して格納されている。つまり、図２に示すように、方式
メモリ３０には、その各アドレス０〜３１にチャンネル
番号１〜３２の方式データＭ１〜Ｍ３２が書き込まれる
ようになっている。

【００２０】換言すれば、チャンネル番号ｎに対応する
方式データＭｎは、方式メモリ３０のアドレスｎ−１に
格納されていることになり、チャンネル番号ｎが指定さ
れればその方式データＭｎを容易に検索することが可能
となっている。この方式データＭｎは、０（１６進），
１（１６進），２（１６進）の３種類があり、０がＮＴ
ＳＣ方式，１がＭＵＳＥ方式，２が無信号を表わしてい
る。

【００２１】図３に示すフローチャートを参照して動作
を説明する。まず、使用者が、ステップＳ８で、電源投
入あるいは選局動作を行なうと、ＣＰＵ１５は、ステッ
プＳ９で、操作情報からチャンネル番号ｎを読み出し、
ステップＳ１０で、チャンネル番号ｎに対応するように
ＢＳチューナ１２の同調周波数を設定する。そして、Ｃ
ＰＵ１５は、ステップＳ１１で、方式メモリ３０からチ
ャンネル番号ｎに対応する方式データＭｎを読み出し
て、ＣＰＵ１５に内蔵された図示しない方式レジスタに
セットする。

【００２２】その後、ＣＰＵ１５は、ステップＳ１２
で、方式レジスタにセットされた方式データＭｎが２
（１６進）であるか否かつまり無信号であるか否かを判
別し、無信号（ＹＥＳ）であれば、ステップＳ１３で、
ＭＵＳＥ及びＮＴＳＣ同期再生回路２０，２２のいずれ
かが同期確立して、ＭＵＳＥまたはＮＴＳＣ同期確立信
号が得られるまでの約１６フィールド分の時間を待って
から、ステップＳ１４で、Ｉ／Ｏポート２３の出力を見
て方式判定を行ない、ステップＳ１５で、その方式判定
結果［０（１６進），１（１６進），２（１６進）のい
ずれか］を、方式メモリ３０のアドレスｎ−１に方式デ
ータＭｎとして書き込んで、ステップＳ１２の処理に戻
される。

【００２３】また、ＣＰＵ１５は、ステップＳ１２で、
方式レジスタにセットされた方式データＭｎが２（１６
進）でない（ＮＯ）と判定された場合、ステップＳ１６
で、方式データＭｎが０（１６進）であるか１（１６
進）であるかに応じて、ＮＴＳＣまたはＭＵＳＥデコー
ドプログラムを、プログラムＲＯＭ２８から読み出して
ＤＳＰデコーダ２７に転送させ、ＤＳＰデコーダ２７に
デコード処理を開始させる。

【００２４】そして、ＣＰＵ１５は、ステップＳ１７
で、ＭＵＳＥ及びＮＴＳＣ同期再生回路２０，２２のい
ずれかが同期確立して、ＭＵＳＥまたはＮＴＳＣ同期確
立信号が得られるまでの約１６フィールド分の時間を待
ってから、ステップＳ１８で、Ｉ／Ｏポート２３の出力
を見て方式判定を行ない、ステップＳ１９で、その方式
判定結果［０（１６進），１（１６進），２（１６進）
のいずれか］を、方式メモリ３０のアドレスｎ−１に方
式データＭｎとして書き込む。

【００２５】その後、ＣＰＵ１５は、ステップＳ２０
で、方式メモリ３０のアドレスｎ−１に書き込まれた方
式データＭｎと、ステップＳ１１で方式レジスタにセッ
トされた方式データＭｎとが一致しているか否かを判別
し、一致していれば（ＹＥＳ）ステップＳ１７の処理に
戻され、一致していなければ（ＮＯ）、ステップＳ２１
で、ステップＳ１９で方式メモリ３０に書き込んだ方式
データＭｎを方式レジスタにセットして、ステップＳ１
２の処理に戻される。

【００２６】したがって、上記実施例のような構成によ
れば、１度選局されて方式判定されたチャンネルは、そ
の方式データが方式メモリ３０に書き込まれるので、次
に同じチャンネルが選局された場合、方式判定処理を待
たずに方式メモリ３０に格納された方式データに基づい
て、対応するデコードプログラムをＤＳＰデコーダ２７
に転送することができる。つまり、図４に示すように、
ＡＦＴ処理，ＡＧＣ処理及び方式判定処理と平行して、
ＤＳＰデコーダ２７へのデコードプログラム転送処理が
行なえるので、選局からデコード処理完了までに要する
時間を短縮することができるようになる。

【００２７】また、ステップＳ２０において、ステップ
Ｓ１１で方式メモリ３０から読み出されて方式レジスタ
にセットされた方式データと、ステップＳ１７〜Ｓ１９
で新たに方式判定されて方式メモリ３０に書き込まれた
方式データとが一致しているか否かを判別し、一致して
いない場合、新たに方式メモリ３０に書き込まれた方式
データを方式レジスタにセットしてデコードプログラム
の転送に供させるようにしたので、既に方式データが方
式メモリ３０に格納されているチャンネルの方式が変更
になった場合でも、問題なく対応することができる。

【００２８】ここで、上記実施例では、ＢＳチューナ１
２を用いて衛星放送を受信する場合について説明した
が、この発明は、衛星放送に限らず例えばＵＨＦやＶＨ
Ｆ帯の地上波放送を受信するシステムや、衛星放送と地
上波放送とを選択的に受信可能なシステムにも適用する
ことができる。例えば衛星放送と地上波放送とを選択的
に受信可能なシステムに適用した場合には、図５に示す
ように、方式メモリ３０のアドレス０〜６１までに地上
波放送チャンネルの方式データを格納し、方式メモリ３
０のアドレス６２〜７９までに衛星放送チャンネルの方
式データを格納すればよい。なお、この発明は上記実施
例に限定されるものではなく、この外その要旨を逸脱し
ない範囲で種々変形して実施することができる。

【００２９】

【発明の効果】以上詳述したようにこの発明によれば、
デコードプログラムのＤＳＰデコーダへの転送処理を他
の信号処理と平行して行なうことで、選局からデコード
処理完了までに要する時間を短縮することができる極め
て良好な画像信号処理装置を提供することができる。

【図面の簡単な説明】

【図１】この発明に係る画像信号処理装置の一実施例を
示すブロック構成図。

【図２】同実施例における方式メモリのアドレスマップ
を示す図。

【図３】同実施例の動作を説明するためのフローチャー
ト。

【図４】同実施例の動作に要する時間を説明するための
図。

【図５】同実施例における方式メモリの他のアドレスマ
ップを示す図。

【図６】従来の画像信号処理装置を示すブロック構成
図。

【図７】同従来装置の動作を説明するためのフローチャ
ート。

【図８】同従来装置の動作に要する時間を説明するため
の図。

【図９】ＤＳＰを用いた従来の画像信号処理装置を示す
ブロック構成図。

【図１０】同従来装置の動作を説明するためのフローチ
ャート。

【図１１】同従来装置の動作に要する時間を説明するた
めの図。

【符号の説明】

１１…ＢＳアンテナ、１２…ＢＳチューナ、１３…受信
部、１４…Ｉ／Ｏポート、１５…ＣＰＵ、１６…ＲＯ
Ｍ、１７…ＲＡＭ、１８…Ｉ／Ｏポート、１９…ＭＵＳ
Ｅデコーダ、２０…ＭＵＳＥ同期再生回路、２１…ＮＴ
ＳＣデコーダ、２２…ＮＴＳＣ同期再生回路、２３…Ｉ
／Ｏポート、２４…出力端子、２５…Ｉ／Ｏポート、２
６…セレクタ、２７…ＤＳＰデコーダ、２８…プログラ
ムＲＯＭ、２９…ＤＭＡ制御回路、３０…方式メモリ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 互いに方式の異なる複数の画像データの
   中から任意の画像データを選択する選択手段と、この選
   択手段で選択された画像データを外部から与えられるプ
   ログラムに基づいてデコード処理するデコード手段と、
   このデコード手段に前記複数の画像データをそれぞれデ
   コード処理させるための複数のプログラムが格納された
   メモリと、前記選択手段で選択された画像データの方式
   を判定する判定手段と、この判定手段による方式判定結
   果に基づいて前記メモリからプログラムを読み出し前記
   デコード手段に転送する転送手段と、前記判定手段によ
   る方式判定結果を画像データに対応させて記録する方式
   メモリとを具備し、前記選択手段により画像データが選
   択された状態で、該画像データの方式判定結果を前記方
   式メモリから読み出し、この読み出された方式判定結果
   に基づいて前記メモリからプログラムを読み出し前記デ
   コード手段に転送するように構成してなることを特徴と
   する画像信号処理装置。