JPH05342300A - 論理シミュレーションシステム - Google Patents
論理シミュレーションシステムInfo
- Publication number
- JPH05342300A JPH05342300A JP4177507A JP17750792A JPH05342300A JP H05342300 A JPH05342300 A JP H05342300A JP 4177507 A JP4177507 A JP 4177507A JP 17750792 A JP17750792 A JP 17750792A JP H05342300 A JPH05342300 A JP H05342300A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- simulation
- logic
- result
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 論理回路の論理シミュレーションを行って、
その回路の修正後に再び論理シミュレーションを行う場
合、無駄な回路部分のシミュレーションを行うことな
く、効率良くシミュレーションを実行する。 【構成】 回路接続情報３及び入力波形パターン４を用
いてシミュレーション部１でシミュレーションを実行す
る。その結果をシミュレーション結果５としてファイル
に格納しておく。この結果により回路修正が必要になる
と、回路修正情報６を作成して、この回路修正情報６と
回路接続情報３とを突合わせて、シミュレーション結果
が異なるであろう回路部分のみを、シミュレーション対
象選択部２で選択する。シミュレーション部１はこの選
択された回路部分のみのシミュレーションを行う。
その回路の修正後に再び論理シミュレーションを行う場
合、無駄な回路部分のシミュレーションを行うことな
く、効率良くシミュレーションを実行する。 【構成】 回路接続情報３及び入力波形パターン４を用
いてシミュレーション部１でシミュレーションを実行す
る。その結果をシミュレーション結果５としてファイル
に格納しておく。この結果により回路修正が必要になる
と、回路修正情報６を作成して、この回路修正情報６と
回路接続情報３とを突合わせて、シミュレーション結果
が異なるであろう回路部分のみを、シミュレーション対
象選択部２で選択する。シミュレーション部１はこの選
択された回路部分のみのシミュレーションを行う。
Description
【０００１】
【技術分野】本発明は論理シミュレーションシステムに
関し、特に論理回路修正後における論理シミュレーショ
ンの改良に関するものである。
関し、特に論理回路修正後における論理シミュレーショ
ンの改良に関するものである。
【０００２】
【従来技術】従来の論理回路のシミュレーションでは、
シミュレーション実行の際に入力端子から予め定められ
ている入力波形パターンを印加して回路内の予め定めら
れた全ての部分の論理波形状態値を得る作業を行うよう
になっている。
シミュレーション実行の際に入力端子から予め定められ
ている入力波形パターンを印加して回路内の予め定めら
れた全ての部分の論理波形状態値を得る作業を行うよう
になっている。
【０００３】この論理シミュレーションの実行後に、シ
ミュレーション結果である論理波形状態値と期待値とを
比較して、不一致が検出されると、その不一致の原因と
なった回路部分の修正が行われる。この回路修正後に再
び論理シミュレーションを実行する必要があれば、前回
のシミュレーションと同じ様に、入力波形パターンを全
入力端子から印加して回路内の予め定められた全ての部
分の論理波形状態値を得る様になっている。
ミュレーション結果である論理波形状態値と期待値とを
比較して、不一致が検出されると、その不一致の原因と
なった回路部分の修正が行われる。この回路修正後に再
び論理シミュレーションを実行する必要があれば、前回
のシミュレーションと同じ様に、入力波形パターンを全
入力端子から印加して回路内の予め定められた全ての部
分の論理波形状態値を得る様になっている。
【０００４】具体例を用いて説明する。図３に示した論
理回路についてシミュレーションが行われるものとす
る。この回路の全ての入力端子Ａ〜Ｄに、図４に示され
る様な予め定められている入力波形パターンが印加され
てシミュレーションが実行される。その結果、図５に示
す各部Ａ〜Ｄ，Ｍ，Ｙ，Ｚの波形状態値が得られる。
理回路についてシミュレーションが行われるものとす
る。この回路の全ての入力端子Ａ〜Ｄに、図４に示され
る様な予め定められている入力波形パターンが印加され
てシミュレーションが実行される。その結果、図５に示
す各部Ａ〜Ｄ，Ｍ，Ｙ，Ｚの波形状態値が得られる。
【０００５】次に、図３の論理回路について、論理和ゲ
ート３２を論理積ゲートに置換えるという修正を施し
て、再度論理シミュレーションを実行する場合、入力端
子Ａ〜Ｄに前回と同一の入力波形パターン（図４）を印
加して、回路内のＡ〜Ｄ，Ｍ，Ｙ，Ｚの各波形状態値を
図６の様に得るようになっている。
ート３２を論理積ゲートに置換えるという修正を施し
て、再度論理シミュレーションを実行する場合、入力端
子Ａ〜Ｄに前回と同一の入力波形パターン（図４）を印
加して、回路内のＡ〜Ｄ，Ｍ，Ｙ，Ｚの各波形状態値を
図６の様に得るようになっている。
【０００６】従来のこの様な論理シミュレーション方式
では、論理回路に対して一部修正を施した場合にも、論
理回路全体に対して再度同様な論理シミュレーションを
実行しているので、修正前と修正後とでの実行結果が明
らかに同一であると考えられる回路部分に対してもシミ
ュレーションが施され、よってそれだけ無駄なシミュレ
ーション実行となり、作業効率が低下するという欠点が
ある。
では、論理回路に対して一部修正を施した場合にも、論
理回路全体に対して再度同様な論理シミュレーションを
実行しているので、修正前と修正後とでの実行結果が明
らかに同一であると考えられる回路部分に対してもシミ
ュレーションが施され、よってそれだけ無駄なシミュレ
ーション実行となり、作業効率が低下するという欠点が
ある。
【０００７】
【発明の目的】本発明の目的は、回路修正後のシミュレ
ーション実行に際して修正により異なる結果が得られる
であろう回路部分のみのシミュレーションをなすことに
より、作業効率を良好とした論理シミュレーションシス
テムを提供することである。
ーション実行に際して修正により異なる結果が得られる
であろう回路部分のみのシミュレーションをなすことに
より、作業効率を良好とした論理シミュレーションシス
テムを提供することである。
【０００８】
【発明の構成】本発明による論理シミュレーションシス
テムは、シミュレーション対象の論理回路の回路接続情
報を用いて論理シミュレーションを実行するシミュレー
ション手段と、予め定められた回路各部のシミュレーシ
ョン結果の論理波形状態値を格納するシミュレーション
結果格納手段と、このシミュレーション結果に基き前記
論理回路の修正が施された場合、この修正された回路修
正情報を格納する回路修正情報格納手段と、この回路修
正情報と修正前の回路接続情報とを用いて前記シミュレ
ーション結果と異なる結果を与える可能性のある回路部
分を選択抽出しこの選択された回路部分のみのシミュレ
ーションを実行指示する指示手段とを含むことを特徴と
する。
テムは、シミュレーション対象の論理回路の回路接続情
報を用いて論理シミュレーションを実行するシミュレー
ション手段と、予め定められた回路各部のシミュレーシ
ョン結果の論理波形状態値を格納するシミュレーション
結果格納手段と、このシミュレーション結果に基き前記
論理回路の修正が施された場合、この修正された回路修
正情報を格納する回路修正情報格納手段と、この回路修
正情報と修正前の回路接続情報とを用いて前記シミュレ
ーション結果と異なる結果を与える可能性のある回路部
分を選択抽出しこの選択された回路部分のみのシミュレ
ーションを実行指示する指示手段とを含むことを特徴と
する。
【０００９】
【実施例】以下に本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００１０】図１は本発明の実施例の概略システムブロ
ック図である。シミュレーション部１は論理回路の回路
接続情報３を用いてこの論理回路の論理シミュレーショ
ンを実行する。この場合、入力波形パターン４が予め設
定されており、論理回路の各入力端子に夫々印加すべき
入力波形パターンが夫々予め定められている。これ等入
力波形パターンを夫々対応入力端子へ印加しつつ、シミ
ュレーション部１は論理回路のシミュレーションを実行
する。この実行結果はシミュレーション結果５としてフ
ァイルに格納される。
ック図である。シミュレーション部１は論理回路の回路
接続情報３を用いてこの論理回路の論理シミュレーショ
ンを実行する。この場合、入力波形パターン４が予め設
定されており、論理回路の各入力端子に夫々印加すべき
入力波形パターンが夫々予め定められている。これ等入
力波形パターンを夫々対応入力端子へ印加しつつ、シミ
ュレーション部１は論理回路のシミュレーションを実行
する。この実行結果はシミュレーション結果５としてフ
ァイルに格納される。
【００１１】このシミュレーション部１は、論理回路の
修正が行われた場合にその修正後の論理回路についての
シミュレーションをも実行するものである。この場合、
当該修正によって異なる結果が得られる回路部分のみの
シミュレーションを選択的に実行する点が従来とは異な
り、本発明の特徴となる。
修正が行われた場合にその修正後の論理回路についての
シミュレーションをも実行するものである。この場合、
当該修正によって異なる結果が得られる回路部分のみの
シミュレーションを選択的に実行する点が従来とは異な
り、本発明の特徴となる。
【００１２】そこで、当該修正に関する回路修正情報６
が作成されるが、これは修正部分のみの回路接続情報で
ある。シミュレーション対象選択部２はこの回路修正情
報６及び回路接続情報３（修正前の情報）を突き合せ
て、修正により異なる結果が得られるであろう回路部分
のみを選択的に抽出する。シミュレーション部１はこの
シミュレーション対象選択部２により選択された回路部
分のみのシミュレーションを実行するのである。
が作成されるが、これは修正部分のみの回路接続情報で
ある。シミュレーション対象選択部２はこの回路修正情
報６及び回路接続情報３（修正前の情報）を突き合せ
て、修正により異なる結果が得られるであろう回路部分
のみを選択的に抽出する。シミュレーション部１はこの
シミュレーション対象選択部２により選択された回路部
分のみのシミュレーションを実行するのである。
【００１３】図２は本発明の実施例の処理フロー図であ
る。ステップ７において、論理回路の回路図作成が行わ
れ、ステップ８にてその回路の接続状態を示す回路接続
表が作成され、これ等作成結果は回路接続情報３としフ
ァイルに格納される。
る。ステップ７において、論理回路の回路図作成が行わ
れ、ステップ８にてその回路の接続状態を示す回路接続
表が作成され、これ等作成結果は回路接続情報３としフ
ァイルに格納される。
【００１４】しかる後に、ステップ９にてこの回路全体
のシミュレーションがシミュレーション部１にて実施さ
れる。ステップ１０において、このシミュレーションの
結果がファイルにシミュレーション結果５として格納さ
れる。
のシミュレーションがシミュレーション部１にて実施さ
れる。ステップ１０において、このシミュレーションの
結果がファイルにシミュレーション結果５として格納さ
れる。
【００１５】ステップ１１において、このシミュレーシ
ョン結果の解析が行われ、作成回路図が希望どうりの動
作を行っているかどうか判断される。この判断ステップ
１１において、回路の一部修正が必要と判断されると、
ステップ１２でその部分の修正が行われる。
ョン結果の解析が行われ、作成回路図が希望どうりの動
作を行っているかどうか判断される。この判断ステップ
１１において、回路の一部修正が必要と判断されると、
ステップ１２でその部分の修正が行われる。
【００１６】次のステップ１３において、この修正部分
の情報が変更表として作成され回路修正情報６としてフ
ァイルに格納される。ステップ１４において、この回路
修正情６である変更表と修正前の回路接続情報３である
回路接続表とを突き合せつつ、 シミュレーション結果
に変更を与える可能性のある回路部分のみが選択抽出さ
れる。
の情報が変更表として作成され回路修正情報６としてフ
ァイルに格納される。ステップ１４において、この回路
修正情６である変更表と修正前の回路接続情報３である
回路接続表とを突き合せつつ、 シミュレーション結果
に変更を与える可能性のある回路部分のみが選択抽出さ
れる。
【００１７】ステップ１５において、この選択部分のみ
のシミュレーションがシミュレーション部１により実行
され、ステップ１６において、このシミュレーションに
より得られた結果の波形データを用いて修正前のシミュ
レーション結果５を更新し、これをファイルに保存す
る。シミュレーション結果が期待値に合致していると、
判断ステップ１１で判断されるとシミュレーションは終
了となる。
のシミュレーションがシミュレーション部１により実行
され、ステップ１６において、このシミュレーションに
より得られた結果の波形データを用いて修正前のシミュ
レーション結果５を更新し、これをファイルに保存す
る。シミュレーション結果が期待値に合致していると、
判断ステップ１１で判断されるとシミュレーションは終
了となる。
【００１８】次に、本発明の実施例について例を用いて
詳述する。シミュレーション対象回路は図３の回路であ
るとし、入力波形パターンは図４に示されるパターンで
あるとする。
詳述する。シミュレーション対象回路は図３の回路であ
るとし、入力波形パターンは図４に示されるパターンで
あるとする。
【００１９】先ず、この回路全体について論理シミュレ
ーションを実施した結果得られた波形が、図５で示した
波形である。これらの波形データを全て保存し、次の論
理シミュレーションで使用できるようにしておく。
ーションを実施した結果得られた波形が、図５で示した
波形である。これらの波形データを全て保存し、次の論
理シミュレーションで使用できるようにしておく。
【００２０】次に、図３の論理回路において、論理和素
子３２を論理積ゲートに置換えて、再度論理シミュレー
ションを実施する場合、出力端子に変化を生じさせると
考えられるものは、置換えた論理積ゲートによる評価の
みであるので、その部分のみが選択されて、図７に示さ
れる論理回路が得られる。
子３２を論理積ゲートに置換えて、再度論理シミュレー
ションを実施する場合、出力端子に変化を生じさせると
考えられるものは、置換えた論理積ゲートによる評価の
みであるので、その部分のみが選択されて、図７に示さ
れる論理回路が得られる。
【００２１】図７において、入力端子Ｍと入力端子Ｃと
には、先に保存しておいた波形ＭとＣとを入力波形とし
使用することにより論理シミュレーションを実施すれ
ば、先に保存しておいた波形データと共に、図６に示さ
れる論理シミュレーション結果が得られることになる。
論理シミュレーション結果により得られた波形データ
は、次の回路図修正及び論理シミュレーションに備えて
再度保存される。
には、先に保存しておいた波形ＭとＣとを入力波形とし
使用することにより論理シミュレーションを実施すれ
ば、先に保存しておいた波形データと共に、図６に示さ
れる論理シミュレーション結果が得られることになる。
論理シミュレーション結果により得られた波形データ
は、次の回路図修正及び論理シミュレーションに備えて
再度保存される。
【００２２】次に、回路の変更を行った場合の論理シミ
ュレーション対象部選択の実現方法について具体的に説
明する。図８（ａ）に示される論理回路の点線部分にお
いて、図８（ｂ）に示される様に否定素子ＩＮＶ１を挿
入する場合について説明する。
ュレーション対象部選択の実現方法について具体的に説
明する。図８（ａ）に示される論理回路の点線部分にお
いて、図８（ｂ）に示される様に否定素子ＩＮＶ１を挿
入する場合について説明する。
【００２３】図１０は図８（ａ）に示される論理回路よ
り作成した回路接続表の例である。この表においては、
入力側の素子のピンが、出力側の素子のピンに接続され
ていることを示している。また、入力ピン名について
は、各素子の最も上に位置しているピンから順に“ＩＮ
１”，“ＩＮ２”，……というピン名を持つこととし、
出力ピン名についても同様に、最も上に位置しているピ
ンから順に“ＯＵＴ１”，“ＯＵＴ２”，……というピ
ン名を持つこととする。また表中、“ＴＥＲ”は端子を
意味し、そのピン名は個別の端子名が予め与えられてい
るとする。
り作成した回路接続表の例である。この表においては、
入力側の素子のピンが、出力側の素子のピンに接続され
ていることを示している。また、入力ピン名について
は、各素子の最も上に位置しているピンから順に“ＩＮ
１”，“ＩＮ２”，……というピン名を持つこととし、
出力ピン名についても同様に、最も上に位置しているピ
ンから順に“ＯＵＴ１”，“ＯＵＴ２”，……というピ
ン名を持つこととする。また表中、“ＴＥＲ”は端子を
意味し、そのピン名は個別の端子名が予め与えられてい
るとする。
【００２４】図１１は図８（ａ）の回路の点線部分を図
８（ｂ）に示される様に変更した場合の回路変更表を示
す例である。この表においては、図１０の回路接続表に
対して修正態様の項が付加されており、この修正態様は
“ＤＥＬ”か“ＰＵＴ”のいずれかであり、“ＤＥＬ”
は削除，“ＰＵＴ”は新規接続を夫々意味する。
８（ｂ）に示される様に変更した場合の回路変更表を示
す例である。この表においては、図１０の回路接続表に
対して修正態様の項が付加されており、この修正態様は
“ＤＥＬ”か“ＰＵＴ”のいずれかであり、“ＤＥＬ”
は削除，“ＰＵＴ”は新規接続を夫々意味する。
【００２５】これ等図１０，１１に示された回路接続表
（図１の３に相当）、回路変更表（図１の６に相当）を
基に、次に実行する論理シミュレーション対象となる回
路図を選択する場合を説明する。図１１の回路変更表を
上から順次解析する。接続が削除された各素子のピンに
は、後で接続されるかあるいは素子ごと削除される場合
のいずれかであるので、回路変更表中、修正態様の“Ｄ
ＥＬ”の部分は無視して、“ＰＵＴ”についてのみ解析
すればよい。回路変更表の２行目の記述により、素子
“ＡＮＤ２”での出力ピン“ＯＵＴ１”が素子“ＩＮＶ
１”の入力ピン“ＩＮ２”に新規接続されたことが判
る。
（図１の３に相当）、回路変更表（図１の６に相当）を
基に、次に実行する論理シミュレーション対象となる回
路図を選択する場合を説明する。図１１の回路変更表を
上から順次解析する。接続が削除された各素子のピンに
は、後で接続されるかあるいは素子ごと削除される場合
のいずれかであるので、回路変更表中、修正態様の“Ｄ
ＥＬ”の部分は無視して、“ＰＵＴ”についてのみ解析
すればよい。回路変更表の２行目の記述により、素子
“ＡＮＤ２”での出力ピン“ＯＵＴ１”が素子“ＩＮＶ
１”の入力ピン“ＩＮ２”に新規接続されたことが判
る。
【００２６】また、素子“ＩＮＶ１”を図１０の回路接
続表における出力側の素子名から順次捜すが、見当たら
ないので、新規に“ＩＮＶ１”が設置されていると認識
すると同時に、回路接続表にこの接続関係を追加してお
く。
続表における出力側の素子名から順次捜すが、見当たら
ないので、新規に“ＩＮＶ１”が設置されていると認識
すると同時に、回路接続表にこの接続関係を追加してお
く。
【００２７】次に、回路変更表の３行目の記述により、
素子“ＩＮＶ１”の出力ピン“ＯＵＴ１”が素子“ＸＯ
Ｒ１”の入力ピン“ＩＮ２”に新規接続されたことが判
る。２行目の解析と同様に、回路接続表における出力側
の素子名から、“ＸＯＲ１”を順次捜すのであるが、こ
の場合、回路接続表の８行目に、“ＸＯＲ１”を発見
し、素子“ＸＯＲ１”の出力ピン“ＯＵＴ１”に、素子
“ＯＲ１”の入力ピン“ＩＮ２”が接続されていること
を見出す。
素子“ＩＮＶ１”の出力ピン“ＯＵＴ１”が素子“ＸＯ
Ｒ１”の入力ピン“ＩＮ２”に新規接続されたことが判
る。２行目の解析と同様に、回路接続表における出力側
の素子名から、“ＸＯＲ１”を順次捜すのであるが、こ
の場合、回路接続表の８行目に、“ＸＯＲ１”を発見
し、素子“ＸＯＲ１”の出力ピン“ＯＵＴ１”に、素子
“ＯＲ１”の入力ピン“ＩＮ２”が接続されていること
を見出す。
【００２８】このことは、素子“ＩＮＶ１”と素子“Ｘ
ＯＲ１”との新規接続により、論理シミュレーションを
実施した結果、素子“ＯＲ１”の入力ピン“ＩＮ２”に
得られる波形は、回路変更前に得られた波形とは異なっ
ている可能性があることを示しているため、次期論理シ
ミュレーション実施を行う対象とする。
ＯＲ１”との新規接続により、論理シミュレーションを
実施した結果、素子“ＯＲ１”の入力ピン“ＩＮ２”に
得られる波形は、回路変更前に得られた波形とは異なっ
ている可能性があることを示しているため、次期論理シ
ミュレーション実施を行う対象とする。
【００２９】次に、回路接続表より、素子“ＯＲ１”の
出力ピン全てに対して、接続されている素子を捜す。も
し、接続されている素子があれば、それを次期論理シミ
ュレーション実施を行う対象とする。以上の捜索を順次
繰返し、出力端子又は既に次期論理シミュレーション実
施の対象となっている素子にたどり着いた場合に、捜索
終了とする。
出力ピン全てに対して、接続されている素子を捜す。も
し、接続されている素子があれば、それを次期論理シミ
ュレーション実施を行う対象とする。以上の捜索を順次
繰返し、出力端子又は既に次期論理シミュレーション実
施の対象となっている素子にたどり着いた場合に、捜索
終了とする。
【００３０】回路変更表の全行に対し、上記の操作を施
してやれば、次期論理シミュレーション実施の対象とな
る論理回路を選択することができる。この例の場合の回
路変更により選択される回路図を、図９に示す。図９
中、入力端子Ａ，Ｎ，Ｃに対しては、予め論理シミュレ
ーションを実施して保存してある図８（ａ）中のＡ，
Ｎ，Ｃの波形データを入力波形として使用すれば良い。
してやれば、次期論理シミュレーション実施の対象とな
る論理回路を選択することができる。この例の場合の回
路変更により選択される回路図を、図９に示す。図９
中、入力端子Ａ，Ｎ，Ｃに対しては、予め論理シミュレ
ーションを実施して保存してある図８（ａ）中のＡ，
Ｎ，Ｃの波形データを入力波形として使用すれば良い。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
論理回路の変更を行い論理シミュレーションを実施する
際に、以前に実施した論理シミュレーションの結果得ら
れた波形と異なる波形を得る可能性のある論理回路部分
の抽出を行い、抽出された論理回路に対してのみ波形生
成作業を行うようにしたので、無駄な論理回路部分に対
する波形生成は行わず、その分少い波形生成作業によ
り、論理回路全体の波形生成作業を完了することができ
るという効果がある。
論理回路の変更を行い論理シミュレーションを実施する
際に、以前に実施した論理シミュレーションの結果得ら
れた波形と異なる波形を得る可能性のある論理回路部分
の抽出を行い、抽出された論理回路に対してのみ波形生
成作業を行うようにしたので、無駄な論理回路部分に対
する波形生成は行わず、その分少い波形生成作業によ
り、論理回路全体の波形生成作業を完了することができ
るという効果がある。
【図１】本発明の実施例の概略システムブロック図であ
る。
る。
【図２】本発明の実施例の動作を示す処理フロー図であ
る。
る。
【図３】論理シミュレーション対象の回路例を示す図で
ある。
ある。
【図４】論理シミュレーション用の入力波形のパターン
例を示す図である。
例を示す図である。
【図５】図３の回路に図４の入力波形パターンを供給し
て論理シミュレーションを実行した場合の結果波形パタ
ーンを示す図である。
て論理シミュレーションを実行した場合の結果波形パタ
ーンを示す図である。
【図６】図３の回路の修正後に論理シミュレーションを
実行した場合の結果波形パターンを示す図である。
実行した場合の結果波形パターンを示す図である。
【図７】図３の回路の修正後に選択抽出された論理回路
部分を示す図である。
部分を示す図である。
【図８】（ａ）は論理シミュレーション対象の回路例を
示す図、（ｂ）はその修正部分の回路図である。
示す図、（ｂ）はその修正部分の回路図である。
【図９】図８（ａ）の回路の修正後に選択抽出された論
理回路部分を示す図である。
理回路部分を示す図である。
【図１０】図８（ａ）の回路の接続表の例を示す図であ
る。
る。
【図１１】図８（ｂ）の回路修正表の例を示す図であ
る。
る。
１ シミュレーション部 ２ シミュレーション対象選択部 ３ 回路接続情報 ４ 入力波形パターン ５ シミュレーション結果 ６ 回路修正情報
Claims (2)
- 【請求項１】 シミュレーション対象の論理回路の回路
接続情報を用いて論理シミュレーションを実行するシミ
ュレーション手段と、予め定められた回路各部のシミュ
レーション結果の論理波形状態値を格納するシミュレー
ション結果格納手段と、このシミュレーション結果に基
き前記論理回路の修正が施された場合、この修正された
回路修正情報を格納する回路修正情報格納手段と、この
回路修正情報と修正前の回路接続情報とを用いて前記シ
ュミレーション結果と異なる結果を与える可能性のある
回路部分を選択抽出しこの選択された回路部分のみのシ
ミュレーションを実行指示する指示手段とを含むことを
特徴とする論理シミュレーションシステム。 - 【請求項２】 前記選択された部分のみのシミュレーシ
ョン結果の論理波形状態値により前記シミュレーション
格納手段の格納内容を更新するようにしたことを特徴と
する請求項１記載の論理シミュレーションシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4177507A JPH05342300A (ja) | 1992-06-11 | 1992-06-11 | 論理シミュレーションシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4177507A JPH05342300A (ja) | 1992-06-11 | 1992-06-11 | 論理シミュレーションシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05342300A true JPH05342300A (ja) | 1993-12-24 |
Family
ID=16032119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4177507A Pending JPH05342300A (ja) | 1992-06-11 | 1992-06-11 | 論理シミュレーションシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05342300A (ja) |
-
1992
- 1992-06-11 JP JP4177507A patent/JPH05342300A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05342300A (ja) | 論理シミュレーションシステム | |
| JP2003058677A (ja) | ワークフロー作成方法及びその装置 | |
| CN113001538B (zh) | 一种命令解析方法及系统 | |
| JP2642145B2 (ja) | 故障モード効果解析シミュレーション方法 | |
| JP6923569B2 (ja) | テストパターン生成装置 | |
| JP7423895B2 (ja) | ラダー図プログラム作成支援装置、ラダー図プログラム作成支援方法、およびラダー図プログラム作成支援プログラム | |
| JPH05108322A (ja) | プログラム作成支援システム | |
| JP2001202391A (ja) | 論理回路のシミュレーション方法 | |
| JPS60200346A (ja) | プログラム用テストデ−タ作成方法 | |
| JPH05233748A (ja) | シミュレーション方法 | |
| JPH06176096A (ja) | 論理シミュレーション再実行方法および装置 | |
| JP3156343B2 (ja) | データ依存関係情報処理方法 | |
| JP2000035983A (ja) | 半導体集積回路のシミュレーション方法 | |
| JPH0887418A (ja) | プログラムコンバージョンシステム | |
| JPS63640A (ja) | デ−タフロ−の部分ユニツト実行制御方式 | |
| JPH07253901A (ja) | 情報処理装置の試験方法 | |
| JPS63276629A (ja) | ファイル内レコ−ドのソ−ト方式 | |
| JPH04199277A (ja) | ブロック化回路シミュレーション装置及び方法 | |
| JPH05342054A (ja) | 言語処理プロセッサのテスト方式 | |
| JPH0319041A (ja) | 制御項目自動管理方式 | |
| JPH05282395A (ja) | ハードウェアシミュレータの双方向ピン入出力切換え方法 | |
| JPH08278880A (ja) | 画面データによるプロセス制御方式 | |
| JPH02199551A (ja) | データ処理装置 | |
| JPH09114769A (ja) | システム構成定義情報動的一括切り替えシステム | |
| JPH05324757A (ja) | 論理検証装置 |