JPH05326875A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPH05326875A JPH05326875A JP4155981A JP15598192A JPH05326875A JP H05326875 A JPH05326875 A JP H05326875A JP 4155981 A JP4155981 A JP 4155981A JP 15598192 A JP15598192 A JP 15598192A JP H05326875 A JPH05326875 A JP H05326875A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- electrode
- plate electrode
- capacitor
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 キャパシタのプレート電極に対する引き出し
線用のコンタクト孔を開孔するに際して、プレート電極
が突き抜けることに対する余裕を大きくする。 【構成】 メモリセルを構成するキャパシタ１１のプレ
ート電極１２に対する引き出し線１３用のコンタクト孔
１７を開孔すべき位置に、各々がダミーであるワード線
３７と記憶ノード電極４７用のコンタクト孔４５と記憶
ノード電極４７とを形成する。このため、コンタクト孔
１７を開孔すべき位置に凹状の段差が予め形成され、こ
の段差のために、層間絶縁膜２４、２５、２６の垂直方
向の膜厚が見かけ上で厚くなる。従って、コンタクト孔
１７の深さがビット線１４用のコンタクト孔１６の深さ
に近くなり、プレート電極１２に対するオーバエッチン
グによってプレート電極１２が突き抜けることに対する
余裕が大きくなる。
線用のコンタクト孔を開孔するに際して、プレート電極
が突き抜けることに対する余裕を大きくする。 【構成】 メモリセルを構成するキャパシタ１１のプレ
ート電極１２に対する引き出し線１３用のコンタクト孔
１７を開孔すべき位置に、各々がダミーであるワード線
３７と記憶ノード電極４７用のコンタクト孔４５と記憶
ノード電極４７とを形成する。このため、コンタクト孔
１７を開孔すべき位置に凹状の段差が予め形成され、こ
の段差のために、層間絶縁膜２４、２５、２６の垂直方
向の膜厚が見かけ上で厚くなる。従って、コンタクト孔
１７の深さがビット線１４用のコンタクト孔１６の深さ
に近くなり、プレート電極１２に対するオーバエッチン
グによってプレート電極１２が突き抜けることに対する
余裕が大きくなる。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＲＡＭと称されてい
る半導体記憶装置の製造方法に関するものである。
る半導体記憶装置の製造方法に関するものである。
【０００２】
【従来の技術】ＤＲＡＭでは、図１０に示す様に、メモ
リセルを構成するキャパシタ１１のプレート電極１２に
対する引き出し線１３とビット線１４とを同一層の導電
膜で形成する場合が多く、その場合は、メモリセルを構
成するトランジスタ１５に対するビット線１４用のコン
タクト孔１６とプレート電極１２に対する引き出し線１
３用のコンタクト孔１７とを同じ工程で同時に開孔する
のが通常である。
リセルを構成するキャパシタ１１のプレート電極１２に
対する引き出し線１３とビット線１４とを同一層の導電
膜で形成する場合が多く、その場合は、メモリセルを構
成するトランジスタ１５に対するビット線１４用のコン
タクト孔１６とプレート電極１２に対する引き出し線１
３用のコンタクト孔１７とを同じ工程で同時に開孔する
のが通常である。
【０００３】この様なＤＲＡＭを製造するためには、図
１１に示す様に、メモリセル部２１にトランジスタ１５
を形成し、このトランジスタ１５を層間絶縁膜２２で覆
う。そして、キャパシタ１１を形成し、このキャパシタ
１１のプレート電極１２をメモリセル部２１と周辺回路
部（図示せず）との接続部２３にまで延在させる。
１１に示す様に、メモリセル部２１にトランジスタ１５
を形成し、このトランジスタ１５を層間絶縁膜２２で覆
う。そして、キャパシタ１１を形成し、このキャパシタ
１１のプレート電極１２をメモリセル部２１と周辺回路
部（図示せず）との接続部２３にまで延在させる。
【０００４】そして更に、キャパシタ１１を層間絶縁膜
２４、２５、２６で覆い、層間絶縁膜２６上にレジスト
２７を塗布し、コンタクト孔１６、１７に対応する開口
３１、３２をレジスト２７にパターニングする。なお、
層間絶縁膜２５は平坦化用であり、層間絶縁膜２４は層
間絶縁膜２５をレジスト（図示せず）と共にエッチバッ
クする際の下地である。
２４、２５、２６で覆い、層間絶縁膜２６上にレジスト
２７を塗布し、コンタクト孔１６、１７に対応する開口
３１、３２をレジスト２７にパターニングする。なお、
層間絶縁膜２５は平坦化用であり、層間絶縁膜２４は層
間絶縁膜２５をレジスト（図示せず）と共にエッチバッ
クする際の下地である。
【０００５】その後、図１０に示した様に、レジスト２
７をマスクにして層間絶縁膜２６、２５、２４、２２を
ＲＩＥでエッチングして、コンタクト孔１６、１７を同
時に開孔し、レジスト２７を除去した後、引き出し線１
３とビット線１４とを同時にパターニングする。
７をマスクにして層間絶縁膜２６、２５、２４、２２を
ＲＩＥでエッチングして、コンタクト孔１６、１７を同
時に開孔し、レジスト２７を除去した後、引き出し線１
３とビット線１４とを同時にパターニングする。
【０００６】
【発明が解決しようとする課題】ところが、図１０から
も明らかな様に、コンタクト孔１６の位置における層間
絶縁膜２２、２４、２５、２６の膜厚と、コンタクト孔
１７の位置における層間絶縁膜２４、２６の膜厚との差
が大きい。このため、コンタクト孔１６、１７の開孔に
際して、浅いコンタクト孔１７の位置がオーバエッチン
グされ、プレート電極１２が突き抜けてしまうおそれが
あった。
も明らかな様に、コンタクト孔１６の位置における層間
絶縁膜２２、２４、２５、２６の膜厚と、コンタクト孔
１７の位置における層間絶縁膜２４、２６の膜厚との差
が大きい。このため、コンタクト孔１６、１７の開孔に
際して、浅いコンタクト孔１７の位置がオーバエッチン
グされ、プレート電極１２が突き抜けてしまうおそれが
あった。
【０００７】プレート電極１２が突き抜けると、このプ
レート電極１２と引き出し線１３とを十分にはコンタク
トさせることができない。従って、図１０、１１に示し
た一従来例の製造方法では、高い歩留りではＤＲＡＭを
製造することができなかった。
レート電極１２と引き出し線１３とを十分にはコンタク
トさせることができない。従って、図１０、１１に示し
た一従来例の製造方法では、高い歩留りではＤＲＡＭを
製造することができなかった。
【０００８】
【課題を解決するための手段】本発明による半導体記憶
装置の製造方法は、トランジスタ１５とキャパシタ１１
とでメモリセルを構成し、前記トランジスタ１５に対す
るビット線１４用の第１のコンタクト孔１６と前記キャ
パシタ１１のプレート電極１２に対する引き出し線１３
用の第２のコンタクト孔１７とを同時に開孔する半導体
記憶装置の製造方法において、ワード線３６、３７と前
記キャパシタ１１、５２の記憶ノード電極４６、４７と
前記トランジスタ１５に対する前記記憶ノード電極４
６、４７用の第３のコンタクト孔４４、４５とのうちの
少なくとも１つであって前記メモリセルを構成しないも
の３７、４５、４７を、前記第２のコンタクト孔１７を
開孔すべき位置の周囲に形成することを特徴としてい
る。
装置の製造方法は、トランジスタ１５とキャパシタ１１
とでメモリセルを構成し、前記トランジスタ１５に対す
るビット線１４用の第１のコンタクト孔１６と前記キャ
パシタ１１のプレート電極１２に対する引き出し線１３
用の第２のコンタクト孔１７とを同時に開孔する半導体
記憶装置の製造方法において、ワード線３６、３７と前
記キャパシタ１１、５２の記憶ノード電極４６、４７と
前記トランジスタ１５に対する前記記憶ノード電極４
６、４７用の第３のコンタクト孔４４、４５とのうちの
少なくとも１つであって前記メモリセルを構成しないも
の３７、４５、４７を、前記第２のコンタクト孔１７を
開孔すべき位置の周囲に形成することを特徴としてい
る。
【０００９】
【作用】本発明による半導体記憶装置の製造方法では、
各々がダミーであるワード線３７と記憶ノード電極４７
と記憶ノード電極４７用の第３のコンタクト孔４５との
うちの少なくとも１つによって、プレート電極１２に対
する引き出し線１３用の第２のコンタクト孔１７を開孔
すべき位置に、凹状の段差が予め形成される。
各々がダミーであるワード線３７と記憶ノード電極４７
と記憶ノード電極４７用の第３のコンタクト孔４５との
うちの少なくとも１つによって、プレート電極１２に対
する引き出し線１３用の第２のコンタクト孔１７を開孔
すべき位置に、凹状の段差が予め形成される。
【００１０】そして、この段差のために、第２のコンタ
クト孔１７を開孔すべき位置における層間絶縁膜２４、
２５、２６の垂直方向の膜厚が見かけ上で厚くなる。従
って、第２のコンタクト孔１７の深さがビット線１４用
の第１のコンタクト孔１６の深さに近くなり、プレート
電極１２に対するオーバエッチングによってプレート電
極１２が突き抜けることに対する余裕が大きくなる。
クト孔１７を開孔すべき位置における層間絶縁膜２４、
２５、２６の垂直方向の膜厚が見かけ上で厚くなる。従
って、第２のコンタクト孔１７の深さがビット線１４用
の第１のコンタクト孔１６の深さに近くなり、プレート
電極１２に対するオーバエッチングによってプレート電
極１２が突き抜けることに対する余裕が大きくなる。
【００１１】また、第２のコンタクト孔１７を開孔すべ
き位置に記憶ノード電極４７を形成すると、プレート電
極１２に対するオーバエッチングによってプレート電極
１２が突き抜けても、その下層の記憶ノード電極４７の
ために、それ以上のオーバエッチングが進行しにくい。
き位置に記憶ノード電極４７を形成すると、プレート電
極１２に対するオーバエッチングによってプレート電極
１２が突き抜けても、その下層の記憶ノード電極４７の
ために、それ以上のオーバエッチングが進行しにくい。
【００１２】しかも、各々がダミーであるワード線３７
や記憶ノード電極４７や記憶ノード電極４７用の第３の
コンタクト孔４５を形成しても、これらはメモリセルの
形成と同時に形成することができるので、製造工程は増
加しない。
や記憶ノード電極４７や記憶ノード電極４７用の第３の
コンタクト孔４５を形成しても、これらはメモリセルの
形成と同時に形成することができるので、製造工程は増
加しない。
【００１３】
【実施例】以下、本発明の第１〜第３実施例を、図１〜
９を参照しながら説明する。なお、図１０、１１に示し
た一従来例と対応する構成部分には、同一の符号を付し
てある。
９を参照しながら説明する。なお、図１０、１１に示し
た一従来例と対応する構成部分には、同一の符号を付し
てある。
【００１４】図１が第１実施例によって製造した埋込み
コンタクト構造のＤＲＡＭを示しており、図２〜７が第
１実施例を示している。この第１実施例では、図２に示
す様に、Ｐ型のＳｉ基板等の半導体基板３３にＬＯＣＯ
Ｓ法によるフィールド酸化膜３４等で素子分離領域を形
成し、フィールド酸化膜３４に囲まれている素子活性領
域の表面にゲート酸化膜３５を形成する。
コンタクト構造のＤＲＡＭを示しており、図２〜７が第
１実施例を示している。この第１実施例では、図２に示
す様に、Ｐ型のＳｉ基板等の半導体基板３３にＬＯＣＯ
Ｓ法によるフィールド酸化膜３４等で素子分離領域を形
成し、フィールド酸化膜３４に囲まれている素子活性領
域の表面にゲート酸化膜３５を形成する。
【００１５】その後、多結晶Ｓｉ膜とＷＳｉ膜等とから
成るポリサイド膜をパターニングして、メモリセル部２
１におけるトランジスタ１５のゲート電極つまりワード
線３６を形成すると同時に、接続部２３のうちで後にコ
ンタクト孔１７を開孔すべき位置の両側にもダミーのワ
ード線３７を形成する。
成るポリサイド膜をパターニングして、メモリセル部２
１におけるトランジスタ１５のゲート電極つまりワード
線３６を形成すると同時に、接続部２３のうちで後にコ
ンタクト孔１７を開孔すべき位置の両側にもダミーのワ
ード線３７を形成する。
【００１６】その後、ワード線３６とフィールド酸化膜
３４とをマスクにして半導体基板３３の素子活性領域に
Ｎ型の不純物を導入して、トランジスタ１５のソース・
ドレインである拡散層４１、４２を形成する。そして、
周辺回路部のトランジスタをＬＤＤ構造にするための側
壁４３をワード線３６、３７の両側に形成して、トラン
ジスタ１５を完成させる。
３４とをマスクにして半導体基板３３の素子活性領域に
Ｎ型の不純物を導入して、トランジスタ１５のソース・
ドレインである拡散層４１、４２を形成する。そして、
周辺回路部のトランジスタをＬＤＤ構造にするための側
壁４３をワード線３６、３７の両側に形成して、トラン
ジスタ１５を完成させる。
【００１７】次に、図３に示す様に、ＣＶＤで堆積させ
たＳｉＯ2 膜等で層間絶縁膜２２を形成する。そして、
図４に示す様に、メモリセル部２１におけるキャパシタ
１１の記憶ノード電極用のコンタクト孔４４を拡散層４
１に達する様に層間絶縁膜２２に開孔すると同時に、接
続部２３のうちで後にコンタクト孔１７を開孔すべき位
置にもダミーのコンタクト孔４５を層間絶縁膜２２に開
孔する。
たＳｉＯ2 膜等で層間絶縁膜２２を形成する。そして、
図４に示す様に、メモリセル部２１におけるキャパシタ
１１の記憶ノード電極用のコンタクト孔４４を拡散層４
１に達する様に層間絶縁膜２２に開孔すると同時に、接
続部２３のうちで後にコンタクト孔１７を開孔すべき位
置にもダミーのコンタクト孔４５を層間絶縁膜２２に開
孔する。
【００１８】なお、層間絶縁膜２２と半導体基板３３と
のエッチング選択比が大きいのに対して、層間絶縁膜２
２とフィールド酸化膜３４とのエッチング選択比が小さ
いので、層間絶縁膜２２に対するオーバエッチングによ
って、コンタクト孔４５はフィールド酸化膜３４の膜厚
の途中にまで達する。
のエッチング選択比が大きいのに対して、層間絶縁膜２
２とフィールド酸化膜３４とのエッチング選択比が小さ
いので、層間絶縁膜２２に対するオーバエッチングによ
って、コンタクト孔４５はフィールド酸化膜３４の膜厚
の途中にまで達する。
【００１９】その後、不純物を導入した多結晶Ｓｉ膜を
パターニングして、メモリセル部２１におけるキャパシ
タ１１の記憶ノード電極４６をコンタクト孔４４上に形
成すると同時に、接続部２３のコンタクト孔４５上にも
ダミーの記憶ノード電極４７を形成する。
パターニングして、メモリセル部２１におけるキャパシ
タ１１の記憶ノード電極４６をコンタクト孔４４上に形
成すると同時に、接続部２３のコンタクト孔４５上にも
ダミーの記憶ノード電極４７を形成する。
【００２０】次に、図５に示す様に、記憶ノード電極４
６、４７をキャパシタ絶縁膜５１で覆う。そして、膜厚
が５０〜２００ｎｍ程度の多結晶Ｓｉ膜をＣＶＤで堆積
させ、この多結晶Ｓｉ膜に不純物を導入した後にパター
ニングして、プレート電極１２を形成する。これによっ
て、メモリセル部２１のキャパシタ１１と接続部２３の
ダミーのキャパシタ５２とを完成させる。
６、４７をキャパシタ絶縁膜５１で覆う。そして、膜厚
が５０〜２００ｎｍ程度の多結晶Ｓｉ膜をＣＶＤで堆積
させ、この多結晶Ｓｉ膜に不純物を導入した後にパター
ニングして、プレート電極１２を形成する。これによっ
て、メモリセル部２１のキャパシタ１１と接続部２３の
ダミーのキャパシタ５２とを完成させる。
【００２１】次に、層間絶縁膜２４とＢＰＳＧ膜等であ
る層間絶縁膜２５とを順次に堆積させ、層間絶縁膜２４
を下地にして層間絶縁膜２５をレジスト（図示せず）と
共にエッチバックして、図６に示す様に、平坦化を行
う。平坦化のためには、エッチバックを行う他に、ＢＰ
ＳＧ等の低融点ガラスをフローさせたり、ＴＥＯＳ及び
Ｏ3 を原料ガスとする常圧ＣＶＤで自己平坦化する層間
絶縁膜を堆積させたりしてもよい。また、平坦化は必ず
しも必要ではない。
る層間絶縁膜２５とを順次に堆積させ、層間絶縁膜２４
を下地にして層間絶縁膜２５をレジスト（図示せず）と
共にエッチバックして、図６に示す様に、平坦化を行
う。平坦化のためには、エッチバックを行う他に、ＢＰ
ＳＧ等の低融点ガラスをフローさせたり、ＴＥＯＳ及び
Ｏ3 を原料ガスとする常圧ＣＶＤで自己平坦化する層間
絶縁膜を堆積させたりしてもよい。また、平坦化は必ず
しも必要ではない。
【００２２】次に、図７に示す様に、膜厚が１００〜３
００ｎｍの層間絶縁膜２６をＣＶＤで堆積させ、この層
間絶縁膜２６上にレジスト２７を塗布し、後に開孔する
コンタクト孔１６、１７に対応する開口３１、３２をレ
ジスト２７にパターニングする。
００ｎｍの層間絶縁膜２６をＣＶＤで堆積させ、この層
間絶縁膜２６上にレジスト２７を塗布し、後に開孔する
コンタクト孔１６、１７に対応する開口３１、３２をレ
ジスト２７にパターニングする。
【００２３】その後、図１に示した様に、レジスト２７
をマスクにして層間絶縁膜２６、２５、２４、２２をＲ
ＩＥでエッチングして、拡散層４２に達するコンタクト
孔１６とプレート電極１２に達するコンタクト孔１７と
を同時に開孔し、レジスト２７を除去した後、ポリサイ
ド膜等で引き出し線１３とビット線１４とを同時にパタ
ーニングする。そして、更に周知の工程を経て、ＤＲＡ
Ｍを完成させる。
をマスクにして層間絶縁膜２６、２５、２４、２２をＲ
ＩＥでエッチングして、拡散層４２に達するコンタクト
孔１６とプレート電極１２に達するコンタクト孔１７と
を同時に開孔し、レジスト２７を除去した後、ポリサイ
ド膜等で引き出し線１３とビット線１４とを同時にパタ
ーニングする。そして、更に周知の工程を経て、ＤＲＡ
Ｍを完成させる。
【００２４】以上の様な第１実施例では、図１からも明
らかな様に、コンタクト孔１６の位置における層間絶縁
膜２２、２４、２５、２６の膜厚と、コンタクト孔１７
の位置における層間絶縁膜２４、２５、２６の膜厚との
差が小さい。このため、コンタクト孔１６、１７の開孔
に際して、コンタクト孔１７の位置におけるオーバエッ
チングによってプレート電極１２が突き抜けることに対
する余裕が大きい。
らかな様に、コンタクト孔１６の位置における層間絶縁
膜２２、２４、２５、２６の膜厚と、コンタクト孔１７
の位置における層間絶縁膜２４、２５、２６の膜厚との
差が小さい。このため、コンタクト孔１６、１７の開孔
に際して、コンタクト孔１７の位置におけるオーバエッ
チングによってプレート電極１２が突き抜けることに対
する余裕が大きい。
【００２５】なお、この第１実施例ではダミーのワード
線３７とコンタクト孔４５と記憶ノード電極４７とを設
けたが、これらのうちの１つまたは２つだけを設けて
も、プレート電極１２が突き抜けることに対する余裕を
大きくする効果がある。また、ダミーのワード線３７は
メモリセル部２１におけるワード線３６と平行な直線状
にパターニングしたが、コンタクト孔１７が形成される
位置を周状に取り囲む様にパターニングしてもよい。
線３７とコンタクト孔４５と記憶ノード電極４７とを設
けたが、これらのうちの１つまたは２つだけを設けて
も、プレート電極１２が突き抜けることに対する余裕を
大きくする効果がある。また、ダミーのワード線３７は
メモリセル部２１におけるワード線３６と平行な直線状
にパターニングしたが、コンタクト孔１７が形成される
位置を周状に取り囲む様にパターニングしてもよい。
【００２６】図８は、自己整合コンタクト構造のＤＲＡ
Ｍの製造に適用した第２実施例を示しており、第１実施
例の図７の工程に対応している。また図９は、記憶ノー
ド電極４６、４７用のコンタクト孔４４、４５を側壁５
３でリソグラフィの限界よりも縮小した構造のＤＲＡＭ
の製造に適用した第３実施例を示しており、やはり第１
実施例の図７の工程に対応している。これらの第１及び
第２実施例でも、第１実施例と同様の作用効果を奏する
ことができる。
Ｍの製造に適用した第２実施例を示しており、第１実施
例の図７の工程に対応している。また図９は、記憶ノー
ド電極４６、４７用のコンタクト孔４４、４５を側壁５
３でリソグラフィの限界よりも縮小した構造のＤＲＡＭ
の製造に適用した第３実施例を示しており、やはり第１
実施例の図７の工程に対応している。これらの第１及び
第２実施例でも、第１実施例と同様の作用効果を奏する
ことができる。
【００２７】
【発明の効果】本発明による半導体記憶装置の製造方法
では、キャパシタのプレート電極に対する引き出し線用
のコンタクト孔を開孔するに際して、製造工程を増加さ
せることなく、プレート電極に対するオーバエッチング
によってプレート電極が突き抜けることに対する余裕を
大きくし、またプレート電極が突き抜けてもそれ以上の
オーバエッチングを進行しにくくすることができるの
で、製造工程が簡易であるにも拘らず高い歩留りで半導
体記憶装置を製造することができる。
では、キャパシタのプレート電極に対する引き出し線用
のコンタクト孔を開孔するに際して、製造工程を増加さ
せることなく、プレート電極に対するオーバエッチング
によってプレート電極が突き抜けることに対する余裕を
大きくし、またプレート電極が突き抜けてもそれ以上の
オーバエッチングを進行しにくくすることができるの
で、製造工程が簡易であるにも拘らず高い歩留りで半導
体記憶装置を製造することができる。
【図１】本発明の第１実施例によって製造したＤＲＡＭ
の側断面図である。
の側断面図である。
【図２】第１実施例の最初の工程にあるＤＲＡＭの側断
面図である。
面図である。
【図３】図２の工程に続く工程にあるＤＲＡＭの側断面
図である。
図である。
【図４】図３の工程に続く工程にあるＤＲＡＭの側断面
図である。
図である。
【図５】図４の工程に続く工程にあるＤＲＡＭの側断面
図である。
図である。
【図６】図５の工程に続く工程にあるＤＲＡＭの側断面
図である。
図である。
【図７】図６の工程に続く工程にあるＤＲＡＭの側断面
図である。
図である。
【図８】本発明の第２実施例による製造工程にあるＤＲ
ＡＭの側断面図である。
ＡＭの側断面図である。
【図９】本発明の第３実施例による製造工程にあるＤＲ
ＡＭの側断面図である。
ＡＭの側断面図である。
【図１０】本発明の一従来例によって製造したＤＲＡＭ
の側断面図である。
の側断面図である。
【図１１】一従来例による製造工程にあるＤＲＡＭの側
断面図である。
断面図である。
１１ キャパシタ １２ プレート電極 １３ 引き出し線 １４ ビット線 １５ トランジスタ １６ コンタクト孔 １７ コンタクト孔 ３６ ワード線 ３７ ワード線 ４４ コンタクト孔 ４５ コンタクト孔 ４６ 記憶ノード電極 ４７ 記憶ノード電極 ５２ キャパシタ
Claims (1)
- 【請求項１】 トランジスタとキャパシタとでメモリセ
ルを構成し、前記トランジスタに対するビット線用の第
１のコンタクト孔と前記キャパシタのプレート電極に対
する引き出し線用の第２のコンタクト孔とを同時に開孔
する半導体記憶装置の製造方法において、 ワード線と前記キャパシタの記憶ノード電極と前記トラ
ンジスタに対する前記記憶ノード電極用の第３のコンタ
クト孔とのうちの少なくとも１つであって前記メモリセ
ルを構成しないものを、前記第２のコンタクト孔を開孔
すべき位置の周囲に形成することを特徴とする半導体記
憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15598192A JP3230222B2 (ja) | 1992-05-22 | 1992-05-22 | 半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15598192A JP3230222B2 (ja) | 1992-05-22 | 1992-05-22 | 半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05326875A true JPH05326875A (ja) | 1993-12-10 |
| JP3230222B2 JP3230222B2 (ja) | 2001-11-19 |
Family
ID=15617750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15598192A Expired - Fee Related JP3230222B2 (ja) | 1992-05-22 | 1992-05-22 | 半導体記憶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3230222B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6551895B1 (en) * | 1999-01-04 | 2003-04-22 | International Business Machines Corporation | Metal oxide semiconductor capacitor utilizing dummy lithographic patterns |
| JP2007258732A (ja) * | 1998-10-14 | 2007-10-04 | Fujitsu Ltd | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102619148B1 (ko) * | 2021-12-16 | 2023-12-27 | 동의대학교 산학협력단 | 각도변경이 용이한 치간공극 측정장치 |
-
1992
- 1992-05-22 JP JP15598192A patent/JP3230222B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258732A (ja) * | 1998-10-14 | 2007-10-04 | Fujitsu Ltd | 半導体装置 |
| US6551895B1 (en) * | 1999-01-04 | 2003-04-22 | International Business Machines Corporation | Metal oxide semiconductor capacitor utilizing dummy lithographic patterns |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3230222B2 (ja) | 2001-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663092A (en) | Methods of fabricating a transistor cell with a high aspect ratio buried contact | |
| US6268252B1 (en) | Method of forming self-aligned contact pads on electrically conductive lines | |
| US5789294A (en) | Manufacturing method of nonvolatile memory | |
| JP2001196564A (ja) | 半導体装置及びその製造方法 | |
| JPH0997880A (ja) | 半導体記憶装置とその製造方法 | |
| US5998249A (en) | Static random access memory design and fabrication process featuring dual self-aligned contact structures | |
| EP0595250A2 (en) | Method of fabricating non-volatile semiconductor memory device | |
| JPH11168199A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2850833B2 (ja) | 半導体装置の製造方法 | |
| US5723374A (en) | Method for forming dielectric spacer to prevent poly stringer in stacked capacitor DRAM technology | |
| JP3200974B2 (ja) | 半導体記憶装置の製造方法 | |
| US6090662A (en) | Method of fabricating interconnect lines and plate electrodes of a storage capacitor in a semiconductor device | |
| JP3230222B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR20000006316A (ko) | 절연 스페이서를 사용하는 개선된 ｓａｃ 공정 | |
| KR100487511B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH08321591A (ja) | 半導体装置及びその製造方法 | |
| JP2001077189A (ja) | 半導体装置の製造方法 | |
| JP2870322B2 (ja) | 半導体装置の製造方法 | |
| JP2550590B2 (ja) | 半導体装置の製造方法 | |
| JP3209639B2 (ja) | 半導体装置の製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JPH0666438B2 (ja) | 半導体装置の製造方法 | |
| JP3057779B2 (ja) | 半導体メモリ装置の製造方法 | |
| JP3172229B2 (ja) | 半導体装置の製造方法 | |
| JP3348342B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |