JPH05326685A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 多結晶シリコンを堆積させる際に裏面側まで
回り込んでここに付着した多結晶シリコンを、これに引
き続いて行われる研磨や研削に先立って確実に除去し
て、接着ウェーハの裏面を平坦にすることができるよう
にする。 【構成】 ２枚のシリコンウェーハ１１，１２を誘電体
層１３を介在させつつ一体化させ、一方のシリコンウェ
ーハ１１を誘電体層１３に達する溝１５で複数に分離
し、この溝１５の内周面に絶縁膜１６ａを設け、溝１５
が埋まるまで多結晶シリコン１７を堆積させ、この多結
晶シリコン１７をシリコンウェーハ１１の表面が露出す
るまで研磨する半導体基板の製造方法において、多結晶
シリコン１７を堆積させる前にシリコンウェーハ１２の
裏面側に酸化膜１６ｂ，１６ｃを設け、この堆積後に酸
化膜１６ｂ，１６ｃを等方性のエッチングで少なくとも
基板周縁の丸みの部分に達するまで除去することを特徴
とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリコンウェーハの上
に酸化膜等の誘電体層を介在させつつ半導体単結晶膜を
形成する誘電体分離型半導体基板の製造方法、特に２枚
のシリコンウェーハを誘電体層を介在させて貼り合わ
せ、一方のシリコンウェーハを規定の厚さまで減らして
これで半導体単結晶膜を形成するようにした半導体基板
の製造方法に関する。

【０００２】

【従来の技術】従来より、半導体装置の素子間分離法と
して、ｐｎ接合分離法や誘電体分離法が知られている。
ここに、誘電体分離法は、ｐｎ接合分離法に比べて、 高温動作時においても洩れ電流が少なくラッチアッ
プが無い。 高耐圧素子を分離する際でも分離に必要な面積が少
ない。 電圧印加の極性を考慮する必要がない。 寄生容量が少ない。 等の特徴を持つ優れた分離方法である。

【０００３】誘電体分離を実現するためにいくつかの方
法が知られている。例えば、２枚のシリコンウェーハ同
志を酸化膜等の誘電体層を介在させつつ直接接着させる
方法、ＳＯＳと呼ばれるサファイヤ基板の上にシリコン
を気相成長させる方法、絶縁膜上に堆積させた非晶質シ
リコンを再結晶させる方法、シリコンウェーハの一部に
エッチングを施し酸化膜を形成した後、多結晶シリコン
を堆積させ、裏面から研磨することで前記多結晶シリコ
ンで保持されて島状に分離された多結晶シリコンを得る
方法などである。

【０００４】このうち、前記シリコンウェーハ同志の直
接接着を利用したものは、厚くて良質の結晶シリコンが
活性層として得られ、また比較的反りが少ないばかりで
なく、工程が簡単であるといった利点を有している。

【０００５】この直接接着を利用した半導体基板の従来
の一般的な製造方法を、図４を参照して説明する。

【０００６】先ず、片面に鏡面仕上げを施した２枚のシ
リコンウェーハ１，２を用意し、このウェーハ１，２の
うちの少なくとも一方の外周面に誘電体層をなす酸化膜
（ＳｉＯ₂ 膜）３を形成した後（同図（ａ））、両者
１，２をその鏡面同志を互いに接合させつつ一体に接着
して接着ウェーハ４を作製する（同図（ｂ））。次に、
半導体素子が作られる活性層側の第１のシリコンウェー
ハ１の肉厚を規定の厚さまで研磨などで減らし（同図
（ｃ））、この第１のシリコンウェーハ１の表面より前
記酸化膜３まで達するＶ字型の溝５を、例えば異方性エ
ッチングにより形成して、第１のシリコンウェーハ（活
性層）１を島状に分離する（同図（ｄ））。

【０００７】次に、前記島同士を互いに電気的に分離す
るために、溝５の内周面を含む第１のシリコンウェーハ
１の表面に絶縁膜としての酸化膜６を形成し（同図
（ｅ））、更に前記溝５の深さが埋まるようにこの表面
に多結晶シリコン７を堆積させ（同図（ｆ））、しかる
後、少なくとも第１のシリコンウェーハ１が露出するま
でこの表面を研削及び研磨して平坦化させることにより
（同図（ｇ））、表面の平坦な誘導体分離型半導体基板
を得るようなされていた。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来例においては、図５に示すように、多結晶シリコン７
を第１のシリコンウェーハ１の表面に堆積させる時、こ
の多結晶シリコン７が第２のシリコンウェーハ２の裏面
側まで回り込んでここに付着してしまうことがあった。

【０００９】すると、その後の工程で、活性層の第１の
シリコンウェーハ１の表面を露出させるため、例えば同
図一点鎖線に示す位置まで表面に研削や研磨を施して表
面を平坦化させるのであるが、この時、接着ウェーハ４
の裏面側に多結晶シリコン７が下方に突出して付いてい
ると、研磨の精度が低下してしまい、特に表面の周縁部
でシリコンウェーハ１が規定の厚さより薄くなったり、
最悪の場合には、接着ウェーハ４自身が破壊してしまう
ことがあるといった問題点があった。

【００１０】つまり、研削や研磨は、一般に平坦なステ
ージや定盤の上に接着ウェーハ４の裏面を真空吸着した
り貼付けて保持した状態で行うのであるが、この時、こ
の裏面の周縁部が高くなっていると、接着ウェーハ４が
下に凸に反ったり、座りが悪くなり、この状態では第１
のシリコンウェーハ１に対する規定の厚さの均一な研削
や研磨を施すことができなくなっていた。

【００１１】ここに、第１のシリコンウェーハ（活性
層）１の厚さは、この基板に作られる半導体素子の性能
に大きな影響を与え、また接着ウェーハ４の破壊は、基
板製造の歩留まりを下げるだけでなく、研削や研磨装置
まで損害を与えるおそれがあるので改善の必要がある。

【００１２】本発明は上記に鑑み、多結晶シリコンを堆
積させる際に裏面側まで回り込んでここに付着した多結
晶シリコンを、これに引き続いて行われる研磨や研削に
先立って確実に除去して、接着ウェーハの裏面を平坦に
することができるようにしたものを提供することを目的
とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体基板の製造方法は、第１のシリ
コンウェーハと第２のシリコンウェーハとを誘電体層を
介在させつつ一体化する工程と、前記第１のシリコンウ
ェーハを前記誘電体層に達する溝で複数に分離する工程
と、前記溝の内周面に絶縁膜を設ける工程と、前記溝が
埋まるまで前記第１のシリコンウェーハの表面に多結晶
シリコンを堆積させる工程と、前記多結晶シリコンを少
なくとも前記第１のシリコンウェーハの表面が露出する
まで研磨する工程を経る半導体基板の製造方法におい
て、前記多結晶シリコンを堆積させる前に前記第２のシ
リコンウェーハの裏面側に酸化膜を設け、多結晶シリコ
ン堆積後に前記酸化膜を等方性のエッチングで少なくと
も周縁の丸みの部分に達するまで除去することを特徴と
するものである。

【００１４】ここに、前記多結晶シリコンを堆積させた
後、該多結晶シリコンの表面を一旦酸化させ、その後に
エッチングによる酸化膜の除去を行うようにすることも
できる。

【００１５】

【作用】上記のように構成した本発明によれば、第１の
シリコンウェーハの表面に多結晶シリコンを堆積させた
時、第２のシリコンウェーハの裏面側に回り込む多結晶
シリコンは、第２のシリコンウェーハの裏面のほぼ全域
に形成した酸化膜の上に付着することになり、酸化膜を
等方性エッチングによって少なくとも周縁の丸みの部分
に達するまで除去することによって、この酸化膜と一緒
にこの裏面側に回り込んだ多結晶シリコンを除去して裏
面を平坦にすることができる。

【００１６】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００１７】図２は、第１の実施例を工程順に示すもの
で、先ず少なくとも片面に鏡面仕上げを施した２枚のシ
リコンウェーハ１１，１２、即ち活性層側となる第１の
シリコンウェーハと、これを保持して台となる第２のシ
リコンウェーハ１２を用意し、一方のシリコンウェーハ
１１の外周面に、例えば厚さ１μｍの誘電体層をなす酸
化膜１３を熱酸化によって形成し（同図（ａ））、両者
１１，１２をその鏡面同志を互いに接合させつつ一体に
接着して接着ウェーハ１４を作製する（同図（ｂ））。

【００１８】この直接接着の一般的な方法は次の通りで
ある。

【００１９】先ずウェーハを、硫酸、硝酸、塩酸、過酸
化水素水などの無機酸やその混合物、タソモニアやコリ
ンなどのアルカリ系の薬品、更にはこれらを組み合わせ
たものを使用して洗浄し、表面を活性化させる。そし
て、この洗浄後、スピンドライヤなどでウェーハを乾燥
させてから２枚のウェーハの鏡面同士を密着させる。こ
の密着は、ウェーハ間に異物が入らないように、清浄な
雰囲気で行う必要があるが、機械的な加圧はしなくても
良く、室温空気中で行うことができる。即ち、表面が活
性化されているのでウェーハは自らの力で密着する。

【００２０】この密着後、熱処理をすれば密着強度が上
がり、２枚のウェーハは完全に一体化する。この強度の
増加は、２００℃以上で観察されるが、機械的強度を飽
和させるためには９００℃以上、望ましくは１０００な
いし１１００℃が良い。熱処理の雰囲気は、酸素、窒
素、水素、水蒸気またはこれらの混合気体とを問わない
が、酸素を含んだ窒素が一般的である。

【００２１】この実施例では硫酸と過酸化水素水の混合
液を使用してシリコンウェーハ１１，１２の洗浄活性化
を行い、２５％の酸素を含んだ窒素中で１１００℃、１
時間の熱処理を施すことによって両ウェーハ１１，１２
を一体に接着させている。

【００２２】次に、接着後の第１のシリコンウェーハ１
１の表面をその厚さが５０μｍ程度の活性層となるまで
研磨する（同図（ｃ））。そして、活性層となった第１
のシリコンウェーハ１１の表面に、例えば部分的に開口
させた酸化膜（図示せず）をマスクとして水酸化カリウ
ム水溶液で異方性エッチングを行うことによって、酸化
膜１３まで達するＶ字状の溝１５を形成する（同図
（ｄ））。

【００２３】次に、前記溝１５によって区画された島同
士を互いに電気的に分離させるため、溝１５の内周面を
含む第１のシリコンウェーハ１１の表面に、例えば厚さ
１μｍの絶縁膜としての酸化膜１６を形成するのである
が、この時、この酸化を水蒸気雰囲気中での熱酸化で行
うことにより、この酸化膜１６が接着ウェーハ１４の全
外周面を包囲するよう、即ち表面側の酸化膜１６ａのみ
ならず縁部から延びる裏面側の酸化膜１６ｂも同時に形
成する（同図（ｅ））。

【００２４】つまり、図１（ａ）に示すように、接着ウ
ェーハ１３の全外周面を酸化膜１６で、即ち表面を覆う
酸化膜１６ａ、裏面を覆う酸化膜１６ｂ及び縁部を覆う
酸化膜１６ｃで完全に覆うようにする。

【００２５】次ぎに、この接着ウェーハ４の表面に、ハ
ロゲン化シランを使って、例えば厚さ約６０μｍの多結
晶シリコン１７を堆積させる（同図（ｆ））。この時、
多結晶シリコン１７は接着ウェーハ１４の裏面側へも回
り込むが、全て酸化膜１６上に堆積することになる。

【００２６】この多結晶シリコン１７の裏面側への回り
込みの様子を測定したところ、各接着ウェーハ毎に、ま
た同一ウェーハでも位置により異なるが、縁端部から
０．５ないし３．０mm程度であった。即ち、図１（ａ）
に示すように、接着ウェーハ１４の縁部を覆う酸化膜１
６ｃからこの裏面を覆う酸化膜１６ｂの周縁部にかけて
多結晶シリコン１７が付着する。

【００２７】次に、例えば５倍に希釈した弗酸で１０時
間に亘るエッチングを施すことにより、接着ウェーハ１
４の裏面を覆う酸化膜１６ｂ及び縁部を覆う酸化膜１６
ｃの裏面側の一部を除去し、これによって裏面側に回り
込んでここに付着した多結晶シリコン１７を除去して裏
面を平坦にする（同図（ｇ））。つまり、所定の条件で
酸化膜１６に対する等方性エッチングを行うことによ
り、図１（ｂ）に示すように、外部に露出した裏面側の
酸化膜１６ｂは勿論、縁部を覆う酸化膜１６ｃの裏面側
の一部のみを除去して、この除去された酸化膜１６に付
着した多結晶シリコン１７も同時に除去することができ
る。

【００２８】このエッチングの条件は、多結晶シリコン
１７の裏面回り込みの様子によって異なるが、少なくと
も縁部を覆う酸化膜１６ｃの裏面側の一部を除去して、
裏面が平坦になるように設定する。

【００２９】このようして、接着ウェーハ１４の裏面を
平坦にし、この状態で平面研削盤等で粗削りを行い、し
かる後、ポリッシングで仕上げをして表面を平坦化し
（同図（ｈ））、これによって誘電体分離型半導体基板
を完成させる。

【００３０】この時、接着ウェーハ１４はその裏面が平
坦であるため、平坦なステージや定盤の上に接着ウェー
ハ１４の裏面を真空吸着したり貼付けてこれを保持した
際、水平な安定した状態で保持することができ、これに
よって接着ウェーハ４の第１のシリコンウェーハ１に対
する規定の厚さの均一な研削や研磨を施すことができる
ようになる。

【００３１】この実施例の場合、多結晶シリコン１７の
除去に当たり、この裏面への回り込みの程度によってエ
ッチング液の濃度やエッチング時間等のエッチング条件
を設定する必要がある。即ち、回り込みが大きく、より
内部に達する程、エッチング量を多くしなければなら
ず、もしエッチング量が少ないと裏面に回り込んだ多結
晶シリコンの除去が不十分となってしまう。逆に、エッ
チング量が多すぎると、誘電体分離に必要な第１のシリ
コンウェーハ１１と第２のシリコンウェーハ１２とを分
離する酸化膜１３までエッチングされるおそれがある。

【００３２】一般に、多結晶シリコンの裏面回り込みの
様子は一定しないので、エッチング条件の設定が困難と
なる場合がある。

【００３３】図３は、このような問題点を解消して、エ
ッチング条件の簡素化を図った第２の実施例を示すもの
である。

【００３４】即ち、この実施例は、前記第１の実施例と
同様にして、接着ウェーハ１４の表面に多結晶シリコン
１７を堆積させた（同図（ａ））後、例えば１１００℃
の水蒸気雰囲気で約１時間に亘る酸化を行って、多結晶
シリコン１７の表面に、同図（ｂ）に斜線で示す酸化膜
１７ａを形成する。ここに、多結晶シリコン１７の裏面
側への回り込んだ部分は、一般にかなり薄いので、下地
の酸化膜１６に達するまで全て酸化されて酸化膜１７ａ
となる。

【００３５】そして、この状態で、例えば弗化アンモニ
ウム溶液で３０分に亘る酸化膜を除去する等方性エッチ
ングを施すことにより、同図（ｃ）に示すように、表面
に露出した酸化膜１６，１７ａをほぼ均一に除去し、こ
れによって裏面側に回り込んだ多結晶シリコン１７を除
去して、裏面を平坦にするようにしたものである。

【００３６】この実施例の場合、裏面に回り込んだ多結
晶シリコン１７は、酸化された後、直接エッチング除去
されるので、回り込みの様子によりエッチング量を設定
する必要をなくすことができる。

【００３７】次に、上記各実施例の効果を調べるため、
試料を３つの群に分け、第１群は前記第１の実施例によ
って、第２群は前記第２の実施例によって、第３群は前
記従来例によって、それぞれ半導体基板を製作した時の
状態を調べた結果を以下に説明する。ここに、半導体基
板の活性層（第１のシリコンウェーハ）の厚さの規格を
４０±２μｍとしている。

【００３８】即ち、第１群（第１の実施例）において
は、多結晶シリコン１７を堆積させ、エッチングを施し
て酸化膜１６の除去を行った後の検査で、接着ウェーハ
１４の裏面に付着した多結晶シリコン１７を殆ど除去す
ることができることが確かめられたが、約５％のものに
多結晶シリコン１７が残り、後の平面研削工程及びポリ
ッシング工程で割れたものはなかったものの、約４％の
ものが縁の部分で薄くなって厚さの規格から外れた。

【００３９】また、第２群（第２の実施例）において
は、多結晶シリコン１７を堆積させ、エッチングを施し
て酸化膜１６，１７ａの除去を行った後の検査で、接着
ウェーハ１４の裏面に付着した多結晶シリコン１７を全
て除去することができることが確かめられ、後の平面研
削工程及びポリッシング工程で割れたものがなく、しか
も全品が厚さの規格に合格した。

【００４０】これに対して、第３群（従来例）において
は、多結晶シリコン７を堆積させた後の平面研削工程で
５％、ポリッシング工程で４％の接着ウェーハ４が割
れ、約半数が縁の部分で薄くなって厚さの規格から外れ
た。

【００４１】

【発明の効果】以上述べたように、本発明によれば、第
１のシリコンウェーハの表面に多結晶シリコンを堆積さ
せた時に第２のシリコンウェーハの裏面側に回り込んで
ここに付着したものを、後工程に先立って効果的に除去
することができ、これによって、誘電体分離型半導体基
板の重要な因子である活性層の厚さの制御を容易となす
とともに、歩留まりの向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の途中の工程における要
部拡大図。

【図２】同じく、工程順に示す図。

【図３】第２の実施例の途中に工程における要部拡大
図。

【図４】従来例を工程順に示す図。

【図５】同じく、途中の工程における要部拡大図。

【符号の説明】

１１，１２ シリコンウェーハ １３ 酸化膜（誘電体層） １４ 接着ウェーハ １５ 溝 １６ 酸化膜（絶縁膜） １７ 多結晶シリコン

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１のシリコンウェーハと第２のシリコン
   ウェーハとを誘電体層を介在させつつ一体化する工程
   と、前記第１のシリコンウェーハを前記誘電体層に達す
   る溝で複数に分離する工程と、前記溝の内周面に絶縁膜
   を設ける工程と、前記溝が埋まるまで前記第１のシリコ
   ンウェーハの表面に多結晶シリコンを堆積させる工程
   と、前記多結晶シリコンを少なくとも前記第１のシリコ
   ンウェーハの表面が露出するまで研磨する工程を経る半
   導体基板の製造方法において、前記多結晶シリコンを堆
   積させる前に前記第２のシリコンウェーハの裏面側に酸
   化膜を設け、多結晶シリコン堆積後に前記酸化膜を等方
   性のエッチングで少なくとも基板周縁の丸みの部分に達
   するまで除去することを特徴とする半導体基板の製造方
   法。
2. 【請求項２】前記多結晶シリコンを堆積させた後、該多
   結晶シリコンの表面を一旦酸化させ、その後にエッチン
   グによる酸化膜の除去を行うことを特徴するとする請求
   項１記載の半導体基板の製造方法。