JPH05326439A

JPH05326439A - オーミック電極及びその形成方法

Info

Publication number: JPH05326439A
Application number: JP14791692A
Authority: JP
Inventors: Fumihiko Nakamura; 中村　　文彦; Kenji Funato; 健次船戸; Kenichi Taira; 健一平; Hiroharu Kawai; 弘治河合
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-05-15
Filing date: 1992-05-15
Publication date: 1993-12-10
Anticipated expiration: 2016-01-29
Also published as: JP3127574B2

Abstract

(57)【要約】【目的】ＧａＳｂ系化合物半導体層の厚さを薄くし得
る、オーミック電極及びその形成方法を提供する。【構成】オーミック電極の形成方法は、（イ）ＧａＳｂ
系化合物半導体層上１２，２２に、Ｉｎを含む混晶系か
ら成るキャップ層３０，３２を形成する工程と、（ロ）
このキャップ層上に電極材料層２４，２８を形成した
後、熱処理を行う工程、から成る。オーミック電極は、
（イ）ＧａＳｂ系化合物半導体層１２，２２上に形成さ
れた、Ｉｎを含む混晶系から成るキャップ層と、（ロ）
このキャップ層上に形成された電極材料層２４，２８、
から成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、化合物半導体装置やレ
ーザ等に設けられたオーミック電極及びその形成方法、
更に詳しくは、ＧａＳｂ系化合物半導体層上に設けられ
たオーミック電極及びその形成方法に関する。

【０００２】

【従来の技術】従来、ホットエレクトロントランジスタ
（ＨＥＴ）等の化合物半導体装置においては、ｎ型Ｇａ
Ａｓ層上にＡｕＧｅ（Ｇｅ：約２０重量％）を蒸着し、
約２００゜Ｃで熱処理を行うことによって、オーミック
接合を形成する。ＨＥＴの断面構造を図７に示す。従
来、このＨＥＴは以下の方法で作製する。

【０００３】アンドープＧａＳｂ基板１０上に、アンド
ープＧａＳｂバッファ層１２（厚さ１００ｎｍ）、ｎ型
ＧａＳｂ層１４（厚さ５００ｎｍ）、アンドープＧａＳ
ｂ層１６（厚さ２００ｎｍ）、アンドープＩｎＡｓ層１
８（厚さ１０ｎｍ）、アンドープＧａＳｂ層２０（厚さ
２００ｎｍ）、ｎ型ＧａＳｂ層２２（厚さ３００ｎｍ）
を結晶成長法によって積層する。各層の合計厚さは１３
１０ｎｍである。

【０００４】次に、エッチングを行うことによって、ア
ンドープＩｎＡｓ層１８及びｎ型ＧａＳｂ層１４の一部
分を露出させる。ｎ型ＧａＳｂ層２２の露出部分とアン
ドープＩｎＡｓ層１８の露出部分との間の段差Ｖ₁は約
５００ｎｍである。また、アンドープＩｎＡｓ層１８と
ｎ型ＧａＳｂ層１４の露出部分との間の段差Ｖ₂は３０
０〜５００ｎｍである。

【０００５】次いで、露出したｎ型ＧａＳｂ層１４の部
分にコレクタ電極２４を、ｎ型ＧａＳｂ層２２にエミッ
タ電極２８を形成する。コレクタ電極２４及びエミッタ
電極２８（以下、単に電極ともいう）は、ＡｕＧｅを真
空蒸着し約２００゜Ｃの熱処理を施すことによって作製
される。熱処理後、露出したアンドープＩｎＡｓ層１８
の部分にベース電極２６を形成する。

【０００６】このとき、ＡｕＧｅとｎ型ＧａＳｂ層１
４，２２との界面からｎ型ＧａＳｂ層１４，２２に亙っ
て合金層７０が生成する。この現象を解析するために、
ＧａＳｂ基板上に５００ｎｍ厚さのｎ型ＧａＳｂを形成
し、その上に４０ｎｍ厚さのＡｕＧｅ層を形成した試料
を作製し、約２００゜Ｃの熱処理を施した。この試料の
熱処理前及び熱処理後の厚さ方向のオージェ分析による
組成分布を、図８及び図９に示す。図８及び図９に示し
た分析結果から、合金層の厚さは約１００ｎｍである。

【０００７】

【発明が解決しようとする課題】熱処理によって生成す
る合金層の厚さは、ＡｕＧｅ層の厚さに依存する。Ａｕ
Ｇｅ層の厚さが５０ｎｍの場合、生成する合金層の厚さ
は最大２００ｎｍ程度になる。従って、合金層がその下
の層へ突き抜けることを防止するためには、ｎ型ＧａＳ
ｂ層１４，２２の厚さは最低２００ｎｍ以上でなければ
ならない。ｎ型ＧａＳｂ層１４，２２の厚さを薄くする
ためには、ＡｕＧｅ層の厚さを薄くする必要がある。

【０００８】ところが、厚さ５０ｎｍ未満のＡｕＧｅ層
を均一に形成することは困難である。厚さ５０ｎｍ未満
のＡｕＧｅ層を形成しようとしても、真空蒸着時、Ａｕ
Ｇｅは下地であるｎ型ＧａＳｂ層表面上で島状になり、
その結果、電極の接触抵抗が１桁以上増加してしまう。
従って、従来、ＡｕＧｅ層を５０ｎｍ程度の厚さとし、
２００ｎｍ程度の厚さの合金層が生成したとしても、か
かる合金層がその下の層に突き抜けないように、ｎ型Ｇ
ａＳｂ層１４，２２の厚さを、安全を見越して、３００
ｎｍ程度以上にする必要がある。その結果、ＨＥＴの作
製における結晶成長時間の２／３がｎ型ＧａＳｂ層１
４，２２の結晶成長で占められてしまうという問題があ
る。

【０００９】ｎ型ＧａＳｂ層１４，２２の厚さを薄くで
きれば、結晶成長の時間を短縮することができるばかり
か、ｎ型ＧａＳｂ層２２の露出部分とアンドープＩｎＡ
ｓ層１８の露出部分との間の段差Ｖ₁、及びアンドープ
ＩｎＡｓ層１８とｎ型ＧａＳｂ層１４の露出部分との間
の段差Ｖ₂を小さくすることができ、各種工程における
段差に起因したトラブルの発生を減少させることができ
る。

【００１０】従って、本発明の目的は、ＧａＳｂ系化合
物半導体層の厚さを薄くし得る、オーミック電極及びそ
の形成方法を提供することにある。

【００１１】

【課題を解決するための手段】本発明の発明者は、Ｉｎ
を含む混晶系から成るキャップ層上に電極材料層を形成
した場合、熱処理後に合金層が殆ど生成されないことを
発見し、本発明を完成するに至った。

【００１２】即ち、上記の目的は、（イ）ＧａＳｂ系化
合物半導体層上に、Ｉｎを含む混晶系から成るキャップ
層を形成する工程と、（ロ）このキャップ層上に電極材
料層を形成した後、熱処理を行う工程、から成ることを
特徴とする本発明のオーミック電極の形成方法によって
達成することができる。

【００１３】本発明の方法の好ましい態様においては、
Ｉｎを含む混晶系は、ＩｎＡｓを５乃至２５アトミック
％含有するＧａＩｎＡｓＳｂから成る。

【００１４】また、上記の目的は、（イ）ＧａＳｂ系化
合物半導体層上に形成された、Ｉｎを含む混晶系から成
るキャップ層と、（ロ）このキャップ層上に形成された
電極材料層から成ることを特徴とする本発明のオーミッ
ク電極によって達成することができる。

【００１５】

【作用】ＡｕＧｅと、Ｉｎを含む混晶系から成るキャッ
プ層との界面に合金層が生成するか否かを調べるため
に、ＧａＳｂ基板上に、Ｉｎを含む混晶系として３００
ｎｍ厚さのｎ型（Ｇａ，Ｓｂ）_0.9−（ＩｎＡｓ）_0.1か
ら成るキャップ層を形成し、その上に４０ｎｍ厚さのＡ
ｕＧｅ層を形成した試料を作製し、約２００゜Ｃの熱処
理を施した。この試料の熱処理前及び熱処理後の厚さ方
向のオージェ分析による組成分布を図３及び図４に示
す。図３と図４の比較から、熱処理によっても合金層が
殆ど生成されないことが判る。熱処理後の試料の接触抵
抗値は、ｎ型ＧａＳｂ層上に形成されたＡｕＧｅを合金
化処理することによって得られる電極の接触抵抗値と同
程度あるいはそれ以下であった。

【００１６】同様の結果を、ＧａＳｂ基板上に、Ｉｎを
含む混晶系として２０ｎｍ厚さのｎ型（Ｇａ，Ｓｂ）
_0.9−（ＩｎＡｓ）_0.1から成るキャップ層を形成し、そ
の上に４０ｎｍ厚さのＡｕＧｅ層を形成した後、約２０
０゜Ｃの熱処理を施した試料においても得ることができ
た。

【００１７】以上の結果から、Ｉｎを含む混晶系から成
るキャップ層上に電極材料層を形成することによって、
熱処理後に合金層が殆どあるいは全く生成されない。そ
れ故、キャップ層の下に形成されたＧａＳｂ系化合物半
導体層の厚さを薄くすることができる。

【００１８】また、ｎ型ＧａＩｎＡｓＳｂ４元結晶は、
ｎ型ＧａＳｂよりも高いキャリア濃度を得ることができ
る。図５に、ＴｅをドープしたＧａＩｎＡｓＳｂ、及び
ＴｅをドープしたＧａＳｂのキャリア濃度を、ジエチル
テルル供給量とキャリア濃度との関係で示す。ｎ型Ｇａ
Ｓｂの最大キャリア濃度が１×１０¹⁸ｃｍ^-3であるのに
対して、ｎ型ＧａＩｎＡｓＳｂ４元結晶の最大キャリア
濃度として、２×１０¹⁸ｃｍ^-3が得られる。従って、ｎ
型ＧａＩｎＡｓＳｂ４元結晶を用いることによって、ｎ
型ＧａＳｂよりも、接触抵抗を一層低減させることが可
能である。

【００１９】

【実施例】以下、実施例に基づき本発明を具体的に説明
する。（実施例−１）実施例−１では、化合物半導体装置の一
種であるＧａＳｂ系ホットエレクトロントランジスタ
（ＨＥＴ）において、本発明のオーミック電極を形成す
る。Ｉｎを含む混晶系として、ＩｎＡｓを約１０アトミ
ック％含有するｎ型ＧａＩｎＡｓＳｂ（（Ｇａ，Ｓｂ）
_0.9−（ＩｎＡｓ）_0.1）を用いた。また、ＧａＳｂ系化
合物半導体層は、ｎ型ＧａＳｂ、及びアンドープＧａＳ
ｂから成る。

【００２０】先ず、ＧａＳｂ系化合物半導体層上に、Ｉ
ｎを含む混晶系から成るキャップ層を形成する。具体的
には、アンドープＧａＳｂ基板１０上に、第１のＧａＳ
ｂ系化合物半導体層であるアンドープＧａＳｂバッファ
層１２（厚さ１００ｎｍ）、ｎ型ＧａＩｎＡｓＳｂから
成る第１のキャップ層３０（厚さ１００ｎｍ）、ｎ型Ｇ
ａＳｂ層１４（厚さ１００ｎｍ）、アンドープＧａＳｂ
層１６（厚さ２００ｎｍ）、アンドープＩｎＡｓ層１８
（厚さ１０ｎｍ）、アンドープＧａＳｂ層２０（厚さ２
００ｎｍ）、第２のＧａＳｂ系化合物半導体層であるｎ
型ＧａＳｂ層２２（厚さ１００ｎｍ）、ｎ型ＧａＩｎＡ
ｓＳｂから成る第２のキャップ層３２（厚さ２０ｎｍ）
を、従来の結晶成長法によって積層させる（図１の
（Ａ）参照）。各層の合計厚さは８３０ｎｍである。

【００２１】先に述べた、従来法によって作製されたＨ
ＥＴの断面構造と比較すると、以下の点で相違がある。（１）ｎ型ＧａＩｎＡｓＳｂから成る第１及び第２のキ
ャップ層３０，３２が形成されている。（２）第２のキャップ層３２の下に存在するｎ型ＧａＳ
ｂ層２２の厚さが薄い。また、ｎ型ＧａＳｂ層１４の厚
さも薄い。本発明従来例ｎ型ＧａＳｂ層１４の厚さ１００ｎｍ５００ｎｍｎ型ＧａＳｂ層２２の厚さ１００ｎｍ３００ｎｍ

【００２２】次に、エッチングを行うことによって、ア
ンドープＩｎＡｓ層１８、及びｎ型ＧａＩｎＡｓＳｂか
ら成る第１のキャップ層３０の一部分を露出させる。こ
のために、第２のキャップ層３２上に所定のレジストマ
スク４０を従来の方法によって形成した後、レジストマ
スク４０で被覆されていない、第２のキャップ層３２
（厚さ２０ｎｍ）、ｎ型ＧａＳｂ層２２（厚さ１００ｎ
ｍ）及びアンドープＧａＳｂ層２０（厚さ２００ｎｍ）
を、リアクティブ・イオン・エッチング（ＲＩＥ）によ
って選択的にエッチングする。ＲＩＥの条件を、例え
ば、Ｈｅ：ＣＣｌ₂Ｆ₂＝１：１圧力３３ｍＴｏｒｒパワー５０Ｗ選択比ＧａＳｂ／ＩｎＡｓ＝約１００倍ＧａＳｂのエッチングレート：約５００ｎｍ／分とすることができる。このＲＩＥによって、アンドープ
ＩｎＡｓ層１８の一部分が露出する（図１の（Ｂ）参
照）。アンドープＩｎＡｓ層１８にＩｎが含有されてい
るため、上記のように選択比が大きくなる。

【００２３】次いで、レジストマスク４０を除去し、再
度、第２のキャップ層３２、及び露出したアンドープＩ
ｎＡｓ層１８の一部分を被覆するようにレジストマスク
４２を形成する。そして、ウエットエッチングによっ
て、レジストマスク４２で被覆されていないアンドープ
ＩｎＡｓ層１８をエッチングする。ウエットエッチング
を、酢酸：過酸化水素水：水＝３：１：５のエッチング
液を使用し、エッチングレートを約５０ｎｍ／分の条件
で行うことができる。

【００２４】その後、レジストマスク４２で被覆されて
いないｎ型ＧａＳｂ層１４（厚さ１００ｎｍ）をＲＩＥ
によって選択的にエッチングし、ｎ型ＧａＩｎＡｓＳｂ
から成る第１のキャップ層３０の一部分を露出させる
（図２の（Ａ）参照）。ＲＩＥの条件を、例えば、Ｈｅ：ＣＣｌ₂Ｆ₂＝１：１圧力３３ｍＴｏｒｒパワー５０Ｗ選択比ＧａＳｂ／ＧａＩｎＡｓＳｂ＝約１
０倍ＧａＳｂのエッチングレート：約５００ｎｍ／分とすることができる。第１のキャップ層３０にＩｎが含
有されているため、上記のように選択比が大きくなる。
こうして、ＧａＳｂ系化合物半導体層上に、Ｉｎを含む
混晶系から成るキャップ層が形成される。

【００２５】第２のキャップ層３２の表面とアンドープ
ＩｎＡｓ層１８の露出部分との間の段差Ｖ₁は４２０ｎ
ｍである。また、アンドープＩｎＡｓ層１８と第１のキ
ャップ層３０の露出部分との間の段差Ｖ₂は３２０ｎｍ
である。これらの段差を従来例と比較すると以下のとお
りとなる。本発明従来例段差Ｖ₁ ３２０ｎｍ５００ｎｍ段差Ｖ₂ ３１０ｎｍ３００〜５００ｎｍ

【００２６】次に、キャップ層３０，３２上に電極材料
層を形成した後、熱処理を行う。具体的には、レジスト
マスク４２を除去し、ｎ型ＧａＩｎＡｓＳｂから成る第
１のキャップ層３０の露出部分にコレクタ電極２４を、
ｎ型ＧａＩｎＡｓＳｂから成る第２のキャップ層３２に
エミッタ電極２８を形成する。コレクタ電極２４及びエ
ミッタ電極２８の電極材料として、ＡｕＧｅ（Ｇｅ：約
２０重量％）を用いることができる。ＡｕＧｅを真空蒸
着して電極材料層を形成した後、約２００゜Ｃの熱処理
を施すことによって、オーミック接合を有するコレクタ
電極２４及びエミッタ電極２８が完成する。その後、ア
ンドープＩｎＡｓ層１８の露出部分にベース電極２６を
形成する（図２の（Ｂ）参照）。尚、各電極は、メタル
マスクやレジストマスクを使用して所望の形状に形成す
ることができる。

【００２７】この熱処理時、ＡｕＧｅと、ｎ型ＧａＩｎ
ＡｓＳｂから成る第１及び第２のキャップ層３０，３２
との界面に合金層は殆ど生成することがない。

【００２８】（実施例−２）実施例−２では、２μｍ長
波長化合物半導体レーザ、あるいはダブルヘテロ構造等
を有する化合物半導体レーザ等において本発明のオーミ
ック電極を形成する。Ｉｎを含む混晶系として、ＩｎＡ
ｓを約１０アトミック％含有するＧａＩｎＡｓＳｂ
（（Ｇａ，Ｓｂ）_0.9−（ＩｎＡｓ）_0.1）を用いた。ま
た、ＧａＳｂ系化合物半導体層は、ｎ型ＧａＳｂから成
る。

【００２９】図６に、化合物半導体レーザの模式的な一
部断面図を示す。この化合物半導体レーザは、ｐ型Ｇａ
Ｓｂ基板５０上に順次形成された、ｐ型ＡｌＧａＡｓＳ
ｂクラッド層５２、ｐ型ＧａＡｓＳｂ活性層５４、ｎ型
ＡｌＧａＡｓＳｂクラッド層５６、ＧａＳｂ系化合物半
導体層であるｎ型ＧａＳｂ層５８から構成されている。
そして、ｎ型ＧａＳｂ層５８の上に形成されたｎ型Ｇａ
ＩｎＡｓＳｂから成るキャップ層６０と、キャップ層６
０上に形成された電極材料層６２から成るオーミック電
極６４を備えている。基板５０の下側には下部電極６８
が設けられている。

【００３０】この化合物半導体レーザは、先ず、従来の
結晶成長法によって、ｐ型ＧａＳｂ基板５０上に、順
次、ｐ型ＡｌＧａＡｓＳｂクラッド層５２、ｐ型ＧａＡ
ｓＳｂ活性層５４、ｎ型ＡｌＧａＡｓＳｂクラッド層５
６、ＧａＳｂ系化合物半導体層であるｎ型ＧａＳｂ層５
８、ｎ型ＧａＩｎＡｓＳｂから成るキャップ層６０を形
成する。次いで、必要に応じて、キャップ層６０の一部
分にＳｉＮ_Xから成る絶縁膜を６６を例えばＣＶＤ法で
形成した後、ＡｕＧｅを真空蒸着法でキャップ層６０上
に堆積させて、電極材料層６２を形成する。その後、約
２００゜Ｃの熱処理を施して、オーミック電極６４を完
成させる。

【００３１】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例における、各種の条件、各層の厚さ等
は、適宜変更することができる。ＨＥＴにおいて、電流
利得を増大するために、アンドープＧａＳｂ層１６とア
ンドープＩｎＡｓ層１８の間に、アンドープＧａＩｎＳ
ｂ層又はアンドープＧａＩｎＡｓＳｂ層を形成すること
ができる。

【００３２】実施例−１においては、アンドープＧａＳ
ｂバッファ層１２の上に全面にｎ型ＧａＩｎＡｓＳｂか
ら成る第１のキャップ層３０を形成したが、必ずしも第
１のキャップ層３０をアンドープＧａＳｂバッファ層１
２の上に全面に形成する必要はない。アンドープＧａＳ
ｂバッファ層１２の上にｎ型ＧａＳｂ層１４を形成し、
後のＲＩＥ工程において、ｎ型ＧａＳｂ層１４まで除去
して、アンドープＧａＳｂバッファ層１２の一部分を露
出させる。そして、この露出したアンドープＧａＳｂバ
ッファ層１２の上に、ｎ型ＧａＩｎＡｓＳｂから成る第
１のキャップ層３０を形成し、第１のキャップ層３０の
上に電極材料層を堆積させて、熱処理を施し、コレクタ
電極を形成することもできる。

【００３３】

【発明の効果】本発明により、例えばＨＥＴにおいて、
ｎ型ＧａＳｂ層１４，２２の厚さを薄くすることができ
る。それ故、ｎ型ＧａＳｂ層の結晶成長時間を短縮する
ことができる。また、エミッタ電極とベース電極の間の
段差、ベース電極とコレクタ電極との間の段差を小さく
することができ、各種工程における段差に起因したトラ
ブルの発生を減少させることができる。更に、電極材料
層の下にはＩｎを含む混晶系から成るキャリア濃度の高
いキャップ層を形成することができるので、接触抵抗値
を低下させることが可能となる。

【００３４】アンドープＧａＳｂバッファ層１２上に第
１のキャップ層３０を形成し、後のエッチング工程で第
１のキャップ層３０の上に形成された各種の層を除去す
る場合、第１のキャップ層３０にＩｎが含有されている
ので、高い選択比でエッチングすることができ、再現性
よく第１のキャップ層３０の一部分を露出させることが
できる。

【図面の簡単な説明】

【図１】本発明の方法をホットエレクトロントランジス
タ（ＨＥＴ）の作製に適用する場合の各工程を説明する
ための、ＨＥＴの模式的な断面図である。

【図２】図１に引き続き、本発明の方法をホットエレク
トロントランジスタ（ＨＥＴ）の作製に適用する場合の
各工程を説明するための、ＨＥＴの模式的な断面図であ
る。

【図３】本発明のオーミック電極の効果を調べるために
作製した試料の熱処理前の、厚さ方向のオージェ分析に
よる組成分布を示す図である。

【図４】本発明のオーミック電極の効果を調べるために
作製した試料の熱処理後の、厚さ方向のオージェ分析に
よる組成分布を示す図である。

【図５】ジエチルテルル供給量とキャリア濃度の関係を
示す図である。

【図６】化合物半導体レーザの模式的な一部断面図であ
る。

【図７】従来の作製方法によって得られるホットエレク
トロントランジスタの模式的な断面図である。

【図８】従来のオーミック電極の作製方法で作製した試
料の熱処理前の、厚さ方向のオージェ分析による組成分
布を示す図である。

【図９】従来のオーミック電極の作製方法で作製した試
料の熱処理後の、厚さ方向のオージェ分析による組成分
布を示す図である。

【符号の説明】

１０アンドープＧａＳｂ基板１２第１のＧａＳｂ系化合物半導体層（アンドープＧ
ａＳｂバッファ層）１４ｎ型ＧａＳｂ層１６アンドープＧａＳｂ層１８アンドープＩｎＡｓ層２０アンドープＧａＳｂ層２２第２のＧａＳｂ系化合物半導体層（ｎ型ＧａＳｂ
層）２４コレクタ電極２６ベース電極２８エミッタ電極３０第１のキャップ層３２第２のキャップ層４０，４２レジストマスク５０ｐ型ＧａＳｂ基板５２ｐ型ＡｌＧａＡｓＳｂ層５４ｐ型ＧａＡｓＳｂ活性層５６ＧａＳｂ系化合物半導体層（ｎ型ＡｌＧａＡｓＳ
ｂ層）６０キャップ層６２電極材料層６４オーミック電極７０合金層

───────────────────────────────────────────────────── フロントページの続き (72)発明者河合弘治東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】（イ）ＧａＳｂ系化合物半導体層上に、Ｉ
ｎを含む混晶系から成るキャップ層を形成する工程と、（ロ）該キャップ層上に電極材料層を形成した後、熱処
理を行う工程、から成ることを特徴とするオーミック電
極の形成方法。
【請求項２】Ｉｎを含む混晶系は、ＩｎＡｓを５乃至２
５アトミック％含有するＧａＩｎＡｓＳｂから成ること
を特徴とする請求項１に記載のオーミック電極の形成方
法。
【請求項３】（イ）ＧａＳｂ系化合物半導体層上に形成
された、Ｉｎを含む混晶系から成るキャップ層と、（ロ）該キャップ層上に形成された電極材料層、から成
ることを特徴とするオーミック電極。