JPH05324865A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH05324865A JPH05324865A JP4124692A JP12469292A JPH05324865A JP H05324865 A JPH05324865 A JP H05324865A JP 4124692 A JP4124692 A JP 4124692A JP 12469292 A JP12469292 A JP 12469292A JP H05324865 A JPH05324865 A JP H05324865A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- terminal
- setting
- test mode
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】Ａ／Ｄ変換器を内蔵したピン数が少ないマイク
ロコンピュータで、テストモード設定専用端子を設けず
にテストモード設定を確実にする。 【構成】Ａ／Ｄ変換器の基準電位入力端子とアナログ用
接地電位入力端子の電位が反転したときテストモードが
設定されるようにする。
ロコンピュータで、テストモード設定専用端子を設けず
にテストモード設定を確実にする。 【構成】Ａ／Ｄ変換器の基準電位入力端子とアナログ用
接地電位入力端子の電位が反転したときテストモードが
設定されるようにする。
Description
【０００１】
【産業上の利用分野】この発明は、Ａ／Ｄ変換器を内蔵
したマイクロコンピュータに関し、特に、テストモード
設定方式の改良に関する。
したマイクロコンピュータに関し、特に、テストモード
設定方式の改良に関する。
【０００２】
【従来の技術】マイクロコンピュータには通常動作モー
ドに加え、動作テストを行うためのテストモード機能を
備えているものがある。割込端子やリセット端子等のユ
ーザ使用端子とは別にテストモード設定用端子を備えて
いるマイクロコンピュータは、その端子を“Ｈ”または
“Ｌ”にセットすることによりテストモードを設定する
ことができる。
ドに加え、動作テストを行うためのテストモード機能を
備えているものがある。割込端子やリセット端子等のユ
ーザ使用端子とは別にテストモード設定用端子を備えて
いるマイクロコンピュータは、その端子を“Ｈ”または
“Ｌ”にセットすることによりテストモードを設定する
ことができる。
【０００３】一方、小型パッケージでピン数が少ないマ
イクロコンピュータではテストモード設定端子を単独に
設けられない場合がある。このような場合、複数のユー
ザ使用端子に特定の信号パターンを入力したときテスト
モードが設定される方式にしたものも提案されている。
イクロコンピュータではテストモード設定端子を単独に
設けられない場合がある。このような場合、複数のユー
ザ使用端子に特定の信号パターンを入力したときテスト
モードが設定される方式にしたものも提案されている。
【０００４】
【発明が解決しようとする課題】しかしこの方式の場
合、ユーザ使用端子を兼用しているため通常動作時には
使用しない（出現しない）信号パターンをテストモード
設定信号として決める必要がある。もし、通常動作でこ
の信号パターンが出現するとその信号に対応する処理を
行わずにテストモードに入ってしまうからである。しか
し、ユーザの使用形態は多岐にわたりユーザ使用端子に
入力される信号は極めて多種のパターンにのぼるため、
テストモード設定信号を決定することが極めて困難であ
った。また、設定段階では予想できなかった使用形態が
生じた場合には、テストモード設定信号と同一の信号パ
ターンが生じエラーを引き起こしてしまうおそれがあっ
た。
合、ユーザ使用端子を兼用しているため通常動作時には
使用しない（出現しない）信号パターンをテストモード
設定信号として決める必要がある。もし、通常動作でこ
の信号パターンが出現するとその信号に対応する処理を
行わずにテストモードに入ってしまうからである。しか
し、ユーザの使用形態は多岐にわたりユーザ使用端子に
入力される信号は極めて多種のパターンにのぼるため、
テストモード設定信号を決定することが極めて困難であ
った。また、設定段階では予想できなかった使用形態が
生じた場合には、テストモード設定信号と同一の信号パ
ターンが生じエラーを引き起こしてしまうおそれがあっ
た。
【０００５】この発明は、Ａ／Ｄ変換器の電位設定端子
をテストモード設定用端子に兼用することにより、上記
課題を解決したマイクロコンピュータを提供することを
目的とする。
をテストモード設定用端子に兼用することにより、上記
課題を解決したマイクロコンピュータを提供することを
目的とする。
【０００６】
【課題を解決するための手段】この発明は、Ａ／Ｄ変換
器およびテスト回路を内蔵し、前記Ａ／Ｄ変換器の基準
電位を設定する複数の入力端子を備えたマイクロコンピ
ュータにおいて、前記複数の入力端子の少なくとも２個
の入力端子の入力電位の電位差を検出する手段と、この
電位差が通常状態から反転したとき前記テスト回路を起
動させるテストモード信号を出力する手段と、を設けた
ことを特徴とする。
器およびテスト回路を内蔵し、前記Ａ／Ｄ変換器の基準
電位を設定する複数の入力端子を備えたマイクロコンピ
ュータにおいて、前記複数の入力端子の少なくとも２個
の入力端子の入力電位の電位差を検出する手段と、この
電位差が通常状態から反転したとき前記テスト回路を起
動させるテストモード信号を出力する手段と、を設けた
ことを特徴とする。
【０００７】
【作用】Ａ／Ｄ変換器の電位を設定する入力端子（電位
設定端子）としては、たとえば、接地電位設定端子、任
意の電位に設定される電位設定端子がある。この発明で
は、この電位設定端子のうち少なくとも２個の電位差を
検出する手段を設け、その電位差が上記通常状態から反
転したときテストモード信号を出力する手段とを設け
た。これにより、通常状態では決して使用されない状態
をテストモード設定に用いることができる。
設定端子）としては、たとえば、接地電位設定端子、任
意の電位に設定される電位設定端子がある。この発明で
は、この電位設定端子のうち少なくとも２個の電位差を
検出する手段を設け、その電位差が上記通常状態から反
転したときテストモード信号を出力する手段とを設け
た。これにより、通常状態では決して使用されない状態
をテストモード設定に用いることができる。
【０００８】
【実施例】図１はこの発明の実施例である１チップマイ
クロコンピュータの一部回路図を示す図である。端子Ｖ
Ｒは１つの基準電位入力端子であり、端子ＡＧＮＤはア
ナログ用接地端子である。ＶＲ端子の電位をＶVR，ＡＧ
ＮＤ端子の電位をＶAGNDとする。通常は図２に示すよう
に端子ＶＲと端子ＡＧＮＤ間に複数の抵抗Ｒ１〜Ｒｎを
直列に接続し、ＶVRを抵抗分割することによって複数の
電位を発生させ、その電位とアナログ入力信号との比較
によりデジタルデータを得る。一方、端子ＶＲはＮ−Ｍ
ＯＳトランジスタＴＲのソースに接続され、端子ＡＧＮ
ＤはＴＲのゲートに接続されている。また、ＴＲのドレ
イン（点Ａ）はインバータＩＮＶに接続されている。イ
ンバータＩＮＶは、点Ａの電位を反転してテストモード
信号ＴＥＳＴを出力する。テストモード信号ＴＥＳＴは
テスト回路に入力される。この回路はテストモード信号
（ＴＥＳＴ）が“Ｈ”のときアクティブになるよう設定
されている。また、この点Ａは抵抗Ｒを介してＶCCに接
続されている。したがって、ＴＲがオフしているときは
点Ａは抵抗Ｒにより“Ｈ”状態にプルアップされる。
クロコンピュータの一部回路図を示す図である。端子Ｖ
Ｒは１つの基準電位入力端子であり、端子ＡＧＮＤはア
ナログ用接地端子である。ＶＲ端子の電位をＶVR，ＡＧ
ＮＤ端子の電位をＶAGNDとする。通常は図２に示すよう
に端子ＶＲと端子ＡＧＮＤ間に複数の抵抗Ｒ１〜Ｒｎを
直列に接続し、ＶVRを抵抗分割することによって複数の
電位を発生させ、その電位とアナログ入力信号との比較
によりデジタルデータを得る。一方、端子ＶＲはＮ−Ｍ
ＯＳトランジスタＴＲのソースに接続され、端子ＡＧＮ
ＤはＴＲのゲートに接続されている。また、ＴＲのドレ
イン（点Ａ）はインバータＩＮＶに接続されている。イ
ンバータＩＮＶは、点Ａの電位を反転してテストモード
信号ＴＥＳＴを出力する。テストモード信号ＴＥＳＴは
テスト回路に入力される。この回路はテストモード信号
（ＴＥＳＴ）が“Ｈ”のときアクティブになるよう設定
されている。また、この点Ａは抵抗Ｒを介してＶCCに接
続されている。したがって、ＴＲがオフしているときは
点Ａは抵抗Ｒにより“Ｈ”状態にプルアップされる。
【０００９】ここで、通常、Ａ／Ｄ変換動作を行う場
合、ＶVR，ＶAGNDの電位設定はＡ／Ｄ変換用の基準電位
を発生させるためＶVR＞ＶAGNDと設定される。また、Ａ
／Ｄ変換動作を行わない場合はＶＲ，ＡＧＮＤともに接
地される場合があるためＶVR＝ＶAGNDとなる場合もあ
る。すなわち、通常使用時においては、必ずＶVR≧Ｖ
AGNDを満足している。
合、ＶVR，ＶAGNDの電位設定はＡ／Ｄ変換用の基準電位
を発生させるためＶVR＞ＶAGNDと設定される。また、Ａ
／Ｄ変換動作を行わない場合はＶＲ，ＡＧＮＤともに接
地される場合があるためＶVR＝ＶAGNDとなる場合もあ
る。すなわち、通常使用時においては、必ずＶVR≧Ｖ
AGNDを満足している。
【００１０】このＶVR≧ＶAGNDの設定状態では、ＴＲの
ゲート−ソース電位ＶGSはＮ−ＭＯＳのゲート反転電位
（Ｖthn ）を越えないのでＴＲはＯＦＦ状態となる。こ
のＯＦＦ状態でＴＲのドレイン側（点Ａ）は高抵抗Ｒに
よってプルアップされているため、Ａ点の電位レベルは
“Ｈ”レベルになっている。この状態はインバータＩＮ
Ｖを介してテスト回路へは“Ｌ”レベルとして伝えられ
る。このためテスト回路はアクティブしない。
ゲート−ソース電位ＶGSはＮ−ＭＯＳのゲート反転電位
（Ｖthn ）を越えないのでＴＲはＯＦＦ状態となる。こ
のＯＦＦ状態でＴＲのドレイン側（点Ａ）は高抵抗Ｒに
よってプルアップされているため、Ａ点の電位レベルは
“Ｈ”レベルになっている。この状態はインバータＩＮ
Ｖを介してテスト回路へは“Ｌ”レベルとして伝えられ
る。このためテスト回路はアクティブしない。
【００１１】一方、ＴＲをオンさせる場合について説明
する。Ｎ−ＭＯＳトランジスタはＶGS≧Ｖthn のときオ
ンするからＶAGND≧ＶVR＋Ｖthn となるようにＶAGND，
ＶVRの電位を設定することによりＴＲがオンする。すな
わち、ＶＲ端子とＡＧＮＤ端子の電位関係を反転させた
ときＴＲがオンする。この電位設定によってＴＲがオン
したとき、Ａ点の電位を“Ｌ”電位側に引き下げる。こ
こでＡ点の最終的な電位はインバータを反転させる程の
電位まで下げる必要があるため、それを考慮した各数値
をそれぞれ設定する必要がある。
する。Ｎ−ＭＯＳトランジスタはＶGS≧Ｖthn のときオ
ンするからＶAGND≧ＶVR＋Ｖthn となるようにＶAGND，
ＶVRの電位を設定することによりＴＲがオンする。すな
わち、ＶＲ端子とＡＧＮＤ端子の電位関係を反転させた
ときＴＲがオンする。この電位設定によってＴＲがオン
したとき、Ａ点の電位を“Ｌ”電位側に引き下げる。こ
こでＡ点の最終的な電位はインバータを反転させる程の
電位まで下げる必要があるため、それを考慮した各数値
をそれぞれ設定する必要がある。
【００１２】すなわち、Ｎ−ＭＯＳトランジスタのオン
抵抗をＲON、プルアップ抵抗値をＲPULL、インバータの
“Ｌ”判定電位（“Ｈ”出力するための入力電位）をＶ
INV、Ａ点の電位をＶA とすると、Ａ点の電位はＶSSレ
ベルをＲON、ＲPULLの直列接続された抵抗により分割さ
れていることになるので、 ＶA ＝（ＲON／（ＲPULL＋ＲON))×ＶCC ……(1) となる。このＶA によりインバータを“Ｌ”判定させる
ことが必要なので、 ＶA ＜ＶINV ……(2) が設定条件となる。上記(1),(2) 式より、 （ＲON／（ＲPULL＋ＲON))×ＶCC＜ＶINV ……(3) となり、この(3) 式を満足する値に入力電圧を設定する
ことにより、トランジスタＴＲがオンしＡ点の電位は反
転電位ＶINV 未満まで下がる。このとき、インバータＩ
ＮＶが反転し、テストモード信号が“Ｈ”となり、テス
トモードが実行される。
抵抗をＲON、プルアップ抵抗値をＲPULL、インバータの
“Ｌ”判定電位（“Ｈ”出力するための入力電位）をＶ
INV、Ａ点の電位をＶA とすると、Ａ点の電位はＶSSレ
ベルをＲON、ＲPULLの直列接続された抵抗により分割さ
れていることになるので、 ＶA ＝（ＲON／（ＲPULL＋ＲON))×ＶCC ……(1) となる。このＶA によりインバータを“Ｌ”判定させる
ことが必要なので、 ＶA ＜ＶINV ……(2) が設定条件となる。上記(1),(2) 式より、 （ＲON／（ＲPULL＋ＲON))×ＶCC＜ＶINV ……(3) となり、この(3) 式を満足する値に入力電圧を設定する
ことにより、トランジスタＴＲがオンしＡ点の電位は反
転電位ＶINV 未満まで下がる。このとき、インバータＩ
ＮＶが反転し、テストモード信号が“Ｈ”となり、テス
トモードが実行される。
【００１３】この状態にするためには、具体的にはＶＲ
にＧＮＤ電位を供給し、ＡＧＮＤにＶCC電位を供給すれ
ばよい。
にＧＮＤ電位を供給し、ＡＧＮＤにＶCC電位を供給すれ
ばよい。
【００１４】なお、この実施例では、ＡＧＮＤ端子とＶ
Ｒ端子との電位を反転するようにしたが、複数のＶＲ
（基準電位）端子がある場合には、片方の電位が必ず高
い２個の端子を選んで本発明の回路を付加し(3) 式を満
足するように入力電圧を設定し同様の動作を行わしめ
る。
Ｒ端子との電位を反転するようにしたが、複数のＶＲ
（基準電位）端子がある場合には、片方の電位が必ず高
い２個の端子を選んで本発明の回路を付加し(3) 式を満
足するように入力電圧を設定し同様の動作を行わしめ
る。
【００１５】
【発明の効果】以上のようにＡ／Ｄ変換器の電位設定端
子に入力する電位を反転したときのみテストモードが設
定されるようにしたことにより、通常使用状態ではテス
トモードに入ることがなく、マイクロコンピュータの動
作の信頼性を向上させることができる。
子に入力する電位を反転したときのみテストモードが設
定されるようにしたことにより、通常使用状態ではテス
トモードに入ることがなく、マイクロコンピュータの動
作の信頼性を向上させることができる。
【図１】この発明の実施例であるマイクロコンピュータ
の基準電位入力端子付近のテストモード検出回路の構成
図である
の基準電位入力端子付近のテストモード検出回路の構成
図である
【図２】同基準電位入力端子付近のアナログ回路の構成
図である
図である
ＡＧＮＤ アナログ用接地電位入力端子 ＶＲ 基準電位入力端子 ＴＲ Ｎ−ＭＯＳトランジスタ ＩＮＶ インバータ ＴＥＳＴ テストモード信号
Claims (1)
- 【請求項１】 Ａ／Ｄ変換器およびテスト回路を内蔵
し、前記Ａ／Ｄ変換器の基準電位を設定する複数の入力
端子を備えたマイクロコンピュータにおいて、 前記複数の入力端子の少なくとも２個の入力端子の入力
電圧の電位差を検出する手段と、この電位差が通常状態
から反転したとき前記テスト回路を起動する手段と、を
設けたことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4124692A JPH05324865A (ja) | 1992-05-18 | 1992-05-18 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4124692A JPH05324865A (ja) | 1992-05-18 | 1992-05-18 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324865A true JPH05324865A (ja) | 1993-12-10 |
Family
ID=14891732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4124692A Pending JPH05324865A (ja) | 1992-05-18 | 1992-05-18 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05324865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086918A (ja) * | 1994-06-15 | 1996-01-12 | Nec Corp | マイクロコンピュータ |
-
1992
- 1992-05-18 JP JP4124692A patent/JPH05324865A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086918A (ja) * | 1994-06-15 | 1996-01-12 | Nec Corp | マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| JPH05324865A (ja) | マイクロコンピュータ | |
| JP2976786B2 (ja) | 半導体集積回路 | |
| JPH05235705A (ja) | Ｒｓフリップフロップ回路 | |
| JPH038126B2 (ja) | ||
| US5808477A (en) | Circuit for detection and protection against short circuits for digital outputs | |
| JPH08130477A (ja) | 抵抗ストリング型ｄ／ａ変換器 | |
| JPH06224732A (ja) | イネーブル端子付き出力バッファ回路 | |
| JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
| JP2705085B2 (ja) | デコーダのテスト回路 | |
| JPH0124661Y2 (ja) | ||
| JPH10283090A (ja) | マイクロコンピュータ | |
| JP2754795B2 (ja) | ロジック制御線１本による３状態設定回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JP2626165B2 (ja) | 半導体装置のリセット回路 | |
| JP2938589B2 (ja) | 半導体集積回路 | |
| JPS6261172B2 (ja) | ||
| JPH06196988A (ja) | リセット回路 | |
| JPH06224701A (ja) | シュミットトリガ回路 | |
| JPH1141073A (ja) | 信号入力回路 | |
| JPH0328781A (ja) | 半導体集積回路 | |
| JP2656660B2 (ja) | 半導体集積回路 | |
| JPS62261976A (ja) | テスト入力回路 | |
| JP3030136B2 (ja) | 集積回路装置 | |
| JPH04257116A (ja) | 半導体装置 |