JP3030136B2

JP3030136B2 - 集積回路装置

Info

Publication number: JP3030136B2
Application number: JP3247822A
Authority: JP
Inventors: 常彦谷津; 正之福島
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1991-09-26
Filing date: 1991-09-26
Publication date: 2000-04-10
Anticipated expiration: 2015-04-10
Also published as: JPH0590916A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基準電圧と入力電圧と
を確実に比較することのできる集積回路装置に関する。

【０００２】

【従来の技術】マイクロコンピュータは、基本的に、入
出力ポート、ＡＬＵ(論理演算ユニット)、メモリ、及び
データバス等を備えて構成されている。そして例えば、
入出力ポートに加えられた所定レベルの入力電圧と予め
定められた基準電圧とを比較し、比較して得られた論理
値をデータバスを介してＡＬＵに転送して論理演算を行
い、この論理演算結果を再びデータバスを介してメモリ
の所定アドレスに記憶したりしている。ここで、上記し
た入力電圧と基準電圧とを比較する手段として、マイク
ロコンピュータ内部には、入力電圧と基準電圧とが印加
される２個の入力端子とこの比較結果が出力される１個
の出力端子とを有するコンパレータが内蔵されている。
図４及び図５は、マイクロコンピュータのチップ上に作
り込まれるコンパレータの要部を示す図であり、図４は
入力電圧Ｖ_IN及び基準電圧Ｖ_REFが各々印加される一対
の入力にＮ型ＭＯＳトランジスタを用いたＮ型コンパレ
ータを示しており、また、図５は入力電圧Ｖ_IN及び基準
電圧Ｖ_REFが各々印加される一対の入力にＰ型ＭＯＳト
ランジスタを用いたＰ型コンパレータを示している。

【０００３】図４のＮ型コンパレータにおいて、(１)は
入力電圧Ｖ_INがゲートに印加されるＮ型ＭＯＳトランジ
スタ、(２)は基準電圧Ｖ_REFがゲートに印加されるＮ型
ＭＯＳトランジスタ、(３)は、Ｎ型ＭＯＳトランジスタ
(１)(２)の共通ソースとアースとの間にドレイン・ソー
ス路が接続されたＮ型ＭＯＳトランジスタであり、Ｎ型
ＭＯＳトランジスタ(３)のゲートにはバイアス電圧Ｖ
_BIASが印加される。(４)は、ドレイン・ソース路が電源
Ｖ_DDとＮ型ＭＯＳトランジスタ(１)のドレインとの間に
接続されたＰ型ＭＯＳトランジスタであり、そのゲート
はＮ型ＭＯＳトランジスタ(２)のドレインと接続されて
いる。(５)は、ドレイン・ソース路が電源Ｖ_DDとＮ型Ｍ
ＯＳトランジスタ(２)のドレインとの間に接続されたＰ
型ＭＯＳトランジスタであり、そのゲートはＮ型ＭＯＳ
トランジスタ(１)のドレインと接続されている。上記し
た構成のＮ型コンパレータにおいて、入力電圧Ｖ_IN及び
基準電圧Ｖ_REFは、Ｎ型ＭＯＳトランジスタ(３)のドレ
イン・ソース間電圧とＮ型ＭＯＳトランジスタ(２)又は
(３)のゲート・ソース間電圧との和だけ接地電位より高
くなければならない。換言すれば、上記した条件の入力
電圧Ｖ_IN及び基準電圧Ｖ_REFが必要となる場合にＮ型コ
ンパレータが使用されるのである。

【０００４】また、図５のＰ型コンパレータにおいて、
(６)は入力電圧Ｖ_INがゲートに印加されるＰ型ＭＯＳト
ランジスタ、(７)は基準電圧Ｖ_REFがゲートに印加され
るＰ型ＭＯＳトランジスタ、(８)は、Ｐ型ＭＯＳトラン
ジスタ(６)(７)の共通ソースと電源Ｖ_DDとの間にドレイ
ン・ソース路が接続されたＰ型ＭＯＳトランジスタであ
り、Ｐ型ＭＯＳトランジスタ(８)のゲートにはバイアス
電圧Ｖ_BIASが印加される。(９)は、ドレイン・ソース路
がＰ型ＭＯＳトランジスタ(６)のドレインとアースとの
間に接続されたＮ型ＭＯＳトランジスタであり、そのゲ
ートはＰ型ＭＯＳトランジスタ(７)のドレインと接続さ
れている。(10)は、ドレイン・ソース路がＰ型ＭＯＳト
ランジスタ(７)のドレインとアースとの間に接続された
Ｎ型ＭＯＳトランジスタであり、そのゲートはＰ型ＭＯ
Ｓトランジスタ(６)のドレインと接続されている。上記
した構成のＰ型コンパレータにおいて、入力電圧Ｖ_IN及
び基準電圧Ｖ_REFは、Ｐ型ＭＯＳトランジスタ(８)のド
レイン・ソース間電圧とＰ型ＭＯＳトランジスタ(６)又
は(７)のゲート・ソース間電圧との和だけ電源電圧Ｖ_DD
より低くなければならない。換言すれば、上記した条件
の入力電圧Ｖ_IN及び基準電圧Ｖ_REFが必要となる場合に
Ｐ型コンパレータが使用されるのである。

【０００５】つまり、入力電圧Ｖ_IN及び基準電圧Ｖ_REF
の取り得る値に応じて、図４のＮ型コンパレータ又は図
５のＰ型コンパレータをマイクロコンピュータのチップ
上にマスクで作り込んでいた。

【０００６】

【発明が解決しようとする課題】上記した如く、マイク
ロコンピュータはＮ型コンパレータかＰ型コンパレータ
の何れか一方しか持ち得ない。その為、Ｎ型コンパレー
タを有するマイクロコンピュータの場合、入力電圧Ｖ_IN
がＮ型ＭＯＳトランジスタ(１)のゲート・ソース間電圧
及びＮ型ＭＯＳトランジスタ(３)のドレイン・ソース間
電圧の加算レベルよりも小(不感帯)となってしまうと、
Ｎ型コンパレータが正常に動作しなくなり、正確な比較
出力が得られなくなってしまう問題点があった。同様
に、Ｐ型コンパレータを有するマイクロコンピュータの
場合、入力電圧Ｖ_INが電源Ｖ_DDからＰ型ＭＯＳトランジ
スタ(８)のドレイン・ソース間電圧及びＰ型ＭＯＳトラ
ンジスタ(６)のゲート・ソース間電圧の和を減算したレ
ベルよりも大(不感帯)となってしまうと、Ｐ型コンパレ
ータが正常に動作しなくなり、正確な比較出力が得られ
なくなってしまう問題点があった。

【０００７】また、入力電圧Ｖ_IN及び基準電圧Ｖ_REFの
取り得るであろう値に応じて、図４又は図５に示す何れ
か一方のコンパレータをマイクロコンピュータのチップ
上に作り込まなければならない為、他の内部構成が同一
であるにも関わらず、２種類のマイクロコンピュータが
必要となってしまっていた。つまりは、２種類のマイク
ロコンピュータを生産するための開発コストが生じてし
まう問題点があった。

【０００８】そこで、本発明は、基準電圧Ｖ_REFのレベ
ルに応じてＮ型コンパレータ又はＰ型コンパレータを自
由に選択でき、確実なる比較出力を得ることのできるマ
イクロコンピュータ等の集積回路装置を提供することを
目的とする。

【０００９】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、入力電圧及び基準電圧が印加される一対の入力端
子、該入力電圧及び基準電圧の差に応じた出力電圧を発
生する出力端子、及び、動作状態又はスタンバイ状態と
するための動作制御端子を有し、差動接続されたＰ型Ｍ
ＯＳトランジスタを含んで成るＰ型コンパレータと、入
力電圧及び基準電圧が印加される一対の入力端子、該入
力電圧及び基準電圧の差に応じた出力電圧を発生する出
力端子、及び、動作状態又はスタンバイ状態とするため
の動作制御端子を有し、差動接続されたＮ型ＭＯＳトラ
ンジスタを含んで成るＮ型コンパレータと、前記Ｐ型及
びＮ型コンパレータの一方の入力端子と共通接続され、
入力電圧が印加される共通入力端子と、前記Ｐ型及びＮ
型コンパレータの他方の入力端子と共通接続され、基準
電圧が印加される共通基準端子と、通常動作モードにお
いて、前記共通基準端子に印加される基準電圧レベルに
応じて、前記Ｐ型コンパレータ又は前記Ｎ型コンパレー
タの何れか一方を動作状態、他方をスタンバイ状態とす
るための選択信号が印加される選択端子と、前記Ｐ型コ
ンパレータ及び前記Ｎ型コンパレータの何れか一方の出
力内容を内部バスに取り込むための論理回路と、を備え
た点である。

【００１０】

【作用】本発明によれば、マイクロコンピュータ等の集
積回路装置内部にＰ型コンパレータ及びＮ型コンパレー
タを設け、基準電圧レベルに応じてこれらのＰ型コンパ
レータ又はＮ型コンパレータの何れか一方を選択できる
ようにした為、確実な比較出力が得られ、更には１種類
の集積回路装置でＰ型コンパレータ対応型にもＮ型コン
パレータ対応型にも成り得る。

【００１１】

【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明装置を説明するための図であり、例え
ばマイクロコンピュータの要部を示している。図１にお
いて、７個の入力端子(11)〜(17)が示されているが、共
通入力端子としての入力端子(11)には入力電圧Ｖ_INが印
加され、共通基準端子としての入力端子(12)には基準電
圧Ｖ_REFが印加される。また、選択端子としての入力端
子(13)には、後述するＮ型コンパレータ又はＰ型コンパ
レータを選択するための選択信号Ｎ／＊Ｐが印加され
る。即ち、入力端子(13)には、Ｎ型コンパレータを選択
する時にハイレベル(以下「Ｈ」と称する)、Ｐ型コンパ
レータを選択する時にローレベル(以下「Ｌ」と称する)
なる論理値が印加される。また、入力端子(14)には、マ
イクロコンピュータを動作モード又はスタンバイモード
とするためのモード信号ＣＳＴＯＰが印加される。即
ち、モード信号ＣＳＴＯＰは、動作モードの時に
「Ｌ」、スタンバイモードの時に「Ｈ」となる。また、
入力端子(15)には、マイクロコンピュータを動作させる
べく発振クロックを論理演算して得られたシステムクロ
ック＊ＣＰが印加される。尚、＊ＣＰはローアクティブ
である。また、入力端子(16)には、後述するＮ型コンパ
レータ又はＰ型コンパレータの出力を内部バス(18)に取
り込むための命令が実行された時に「Ｌ」となる信号＊
ＩＯＢＴＰＢが印加される。尚、内部バス(18)は例えば
４ビットで構成されており、入力端子(11)は実際には内
部バス(18)の各ビットに対応して４個設けられている
(残り３個は図示せず)。この４個の入力端子(11)が１グ
ループを形成しているのである。本実施例においては、
４個の入力端子(11)の中の１個について説明を行う。ま
た、入力端子(17)には、命令に応じて入力端子(11)のグ
ループを選択する時に「Ｌ」となる信号＊ＤＰＥが印加
される。つまり、マイクロコンピュータにおいては、入
力信号Ｖ_INが印加される入力端子のグループは、図示は
していないが複数存在する為、上記した信号＊ＤＰＥが
必要となるのである。

【００１２】(19)はＰ型コンパレータであり、反転入力
(−)端子は入力端子(11)と接続され、非反転入力(＋)端
子は後述の分圧抵抗(20)を介して入力端子(12)と接続さ
れている。つまり、Ｐ型コンパレータ(19)の出力端子と
入力端子(12)との間には、トランスファゲート(22)及び
Ｐ型コンパレータ(19)の非反転入力にヒステリシスを与
えるための分圧抵抗(20)(21)が直列接続されており、Ｐ
型コンパレータ(19)の出力電圧と入力端子(12)への基準
電圧Ｖ_REFとの電位差を分圧抵抗(20)(21)で分圧した値
が非反転入力端子に印加されることになっている。尚、
トランスファゲート(22)は、Ｐ型コンパレータ(19)を選
択動作させる時にゲートを開く。また、(23)はＮ型コン
パレータであり、反転入力端子は入力端子(12)と接続さ
れ、非反転入力端子は入力端子(11)と接続されている。
以下に、Ｐ型コンパレータ(19)及びＮ型コンパレータ(2
3)の具体的な構成を示す図２及び図３について説明す
る。

【００１３】図２において、(101)(102)は差動接続され
たＰ型ＭＯＳトランジスタであり、Ｐ型ＭＯＳトランジ
スタ(101)のゲート(反転入力端子)には入力電圧Ｖ_INが
印加され、Ｐ型ＭＯＳトランジスタ(102)のゲート(非反
転入力端子)には図１の分圧抵抗(20)(21)の分圧点ａに
現れる電圧Ｖ_REF'が印加される。(103)は電流源として
のＰ型ＭＯＳトランジスタであり、ソースは電源Ｖ_DDと
接続され、ドレインはＰ型ＭＯＳトランジスタ(101)(10
2)の共通ソースと接続されている。Ｐ型ＭＯＳトランジ
スタ(104)(105)及びＮ型ＭＯＳトランジスタ(106)は電
源Ｖ_DDとアースとの間に直列接続されており、Ｐ型ＭＯ
Ｓトランジスタ(105)のゲートに印加されるスタンバイ
信号ＳＴＢ１に応じてＰ型ＭＯＳトランジスタ(103)を
バイアス制御するものである。尚、スタンバイ信号ＳＴ
Ｂ１は、マイクロコンピュータのスタンバイ時に「Ｈ」
となる。Ｎ型ＭＯＳトランジスタ(107)(108)は、ドレイ
ン・ソース路がＰ型ＭＯＳトランジスタ(101)のドレイ
ンとアースとの間に接続されており、Ｎ型ＭＯＳトラン
ジスタ(107)はＰ型ＭＯＳトランジスタ(102)のドレイン
出力によってバイアスされ、Ｎ型ＭＯＳトランジスタ(1
08)はスタンバイ信号ＳＴＢ１によってバイアスされ
る。同様に、Ｎ型ＭＯＳトランジスタ(109)(110)は、ド
レイン・ソース路がＰ型ＭＯＳトランジスタ(102)のド
レインとアースとの間に接続されており、Ｎ型ＭＯＳト
ランジスタ(109)はＰ型ＭＯＳトランジスタ(101)のドレ
イン出力によってバイアスされ、Ｎ型ＭＯＳトランジス
タ(110)はスタンバイ信号ＳＴＢ１によってバイアスさ
れる。Ｐ型ＭＯＳトランジスタ(111)及びＮ型ＭＯＳト
ランジスタ(112)、Ｐ型ＭＯＳトランジスタ(113)及びＮ
型ＭＯＳトランジスタ(114)、Ｐ型ＭＯＳトランジスタ
(115)及びＮ型ＭＯＳトランジスタ(116)は、各々電源Ｖ
_DDとアースとの間に直列接続された増幅段である。そし
て、Ｎ型ＭＯＳトランジスタ(112)のはＮ型ＭＯＳトラ
ンジスタ(107)(108)のドレイン出力によってバイアスさ
れ、Ｐ型ＭＯＳトランジスタ(113)はＮ型ＭＯＳトラン
ジスタ(112)のドレイン出力によってバイアスされ、Ｎ
型ＭＯＳトランジスタ(114)はＮ型ＭＯＳトランジスタ
(109)(110)のドレイン出力によってバイアスされ、更
に、Ｐ型ＭＯＳトランジスタ(115)及びＮ型ＭＯＳトラ
ンジスタ(116)の共通ゲートはＮ型ＭＯＳトランジスタ
(114)のドレイン出力によってバイアスされる。そし
て、Ｐ型ＭＯＳトランジスタ(115)及びＮ型ＭＯＳトラ
ンジスタ(116)の接続点から出力電圧Ｖ_OUTが得られる様
になっている。また、Ｐ型ＭＯＳトランジスタ(117)(11
8)は電源Ｖ_DDとアースとの間に直列接続されてインバー
タを構成しており、その共通ゲートはスタンバイ信号Ｓ
ＴＢ１によってバイアスされる。Ｐ型ＭＯＳトランジス
タ(119)は、ドレイン・ソース路が電源Ｖ_DDとＰ型ＭＯ
Ｓトランジスタ(103)のゲートとの間に接続され、Ｐ型
ＭＯＳトランジスタ(117)及びＮ型ＭＯＳトランジスタ
(118)の出力点ｂに現れる電圧によってバイアスされる
ものであり、スタンバイ時にＰ型ＭＯＳトランジスタ(1
03)をオフするものである。Ｐ型ＭＯＳトランジスタ(12
0)は、ドレイン・ソース路が電源Ｖ_D _DとＰ型ＭＯＳトラ
ンジスタ(115)及びＮ型ＭＯＳトランジスタ(116)の共通
ゲートとの間に接続され、出力点ｂに現れる電圧によっ
てバイアスされるものであり、スタンバイ時に出力電圧
Ｖ_OUTを「Ｌ」に固定するものである。

【００１４】以下に、Ｐ型コンパレータ(19)のスタンバ
イ状態及び動作状態における動作を説明する。まず、ス
タンバイ状態においてスタンバイ信号ＳＴＢ１が「Ｈ」
となると、Ｐ型ＭＯＳトランジスタ(105)がオフすると
共にＰ型ＭＯＳトランジスタ(117)及びＮ型ＭＯＳトラ
ンジスタ(118)の出力点ｂの電圧が「Ｌ」となる。する
と、Ｐ型ＭＯＳトランジスタ(119)のオンに伴ってＰ型
ＭＯＳトランジスタ(103)がオフし、差動部分及び増幅
段への電流の供給が遮断される。一方、Ｐ型ＭＯＳトラ
ンジスタ(120)のオンに伴ってＮ型ＭＯＳトランジスタ
(116)がオンし、出力電圧Ｖ_OUTは「Ｌ」に固定されるこ
とになる。

【００１５】次に、動作状態即ちスタンバイ信号ＳＴＢ
１が「Ｌ」の場合について説明する。一例として、入力
電圧Ｖ_IN＜基準電圧Ｖ_REF'の状態から入力電圧Ｖ_IN≧基
準電圧Ｖ_REF'となる場合について説明する。スタンバイ
信号ＳＴＢ１が「Ｌ」であるから、Ｐ型ＭＯＳトランジ
スタ(105)はオン、「１」なるｂ点電圧によってＰ型Ｍ
ＯＳトランジスタ(119)(120)はオフ、更にＮ型ＭＯＳト
ランジスタ(108)(110)はオフである。つまり、Ｐ型ＭＯ
Ｓトランジスタ(103)がオンし、差動部分に電流が供給
されることになる。そして、入力電圧Ｖ_IN＜基準電圧Ｖ
_REF'の状態であると、Ｐ型ＭＯＳトランジスタ(101)の
ドレイン・ソース路により多くの電流が供給される為、
Ｎ型ＭＯＳトランジスタ(109)がよりオン状態となると
共にＮ型ＭＯＳトランジスタ(107)がよりオフ状態とな
り、これよりＮ型ＭＯＳトランジスタ(107)のドレイン
は「Ｈ」、Ｎ型ＭＯＳトランジスタ(109)のドレインは
「Ｌ」となる。すると、増幅段のＭＯＳトランジスタを
介して「Ｌ」の出力電圧Ｖ_OU _Tが得られることになる。
ここで、図１に戻ると、トランスファゲート(22)はゲー
トを開いている。つまり、入力電圧Ｖ_IN＜基準電圧Ｖ
_REF'の状態におけるＰ型コンパレータ(19)のスレッショ
ルド電圧(非反転入力Ｖ_REF')は、入力端子(12)に印加さ
れる基準電圧Ｖ_REFとＰ型コンパレータ(19)の「Ｌ」出
力との電位差を分圧した値Ｖ_REFL'となる。また、入力
電圧Ｖ_IN≧基準電圧Ｖ_REF'となると、Ｐ型ＭＯＳトラン
ジスタ(102)のドレイン・ソース路により多くの電流が
供給される為、Ｎ型ＭＯＳトランジスタ(107)がよりオ
ン状態となると共にＮ型ＭＯＳトランジスタ(109)がよ
りオフ状態となり、これよりＮ型ＭＯＳトランジスタ(1
09)のドレインは「Ｈ」、Ｎ型ＭＯＳトランジスタ(107)
のドレインは「Ｌ」となる。すると、増幅段のＭＯＳト
ランジスタを介して「Ｈ」の出力電圧Ｖ_OUTが得られる
ことになる。ここで、図１に戻ると、トランスファゲー
ト(22)はゲートを開いている。つまり、入力電圧Ｖ_IN≧
基準電圧Ｖ_REF'の状態におけるＰ型コンパレータ(19)の
スレッショルド電圧(非反転入力Ｖ_REF')は、入力端子(1
2)に印加される基準電圧Ｖ_REFとＰ型コンパレータ(19)
の「Ｈ」出力との電位差を分圧した値Ｖ_R _EFH'となる。
つまり、Ｐ型コンパレータ(19)は、入力電圧Ｖ_IN＜基準
電圧Ｖ_REF'、入力電圧Ｖ_IN≧基準電圧Ｖ_REF'の各状態に
おいてスレッショルド電圧が異なる所謂ヒステリシスを
有しているのである。

【００１６】次にＮ型コンパレータ(23)を示す図３にお
いて、(201)(202)は差動接続されたＮ型ＭＯＳトランジ
スタであり、Ｎ型ＭＯＳトランジスタ(201)のゲート(非
反転入力端子)には入力電圧Ｖ_INが印加され、Ｎ型ＭＯ
Ｓトランジスタ(202)のゲート(反転入力端子)には基準
電圧Ｖ_REFがそのまま印加される。(203)は電流源として
のＮ型ＭＯＳトランジスタであり、ソースはアースさ
れ、ドレインはＮ型ＭＯＳトランジスタ(201)(202)の共
通ソースと接続されている。(217)(218)は電源Ｖ_DDとア
ースとの間にインバータ接続されたＰ型ＭＯＳトランジ
スタ及びＮ型ＭＯＳトランジスタであり、これらの共通
ゲートにはスタンバイ信号ＳＴＢ２が印加される。Ｐ型
ＭＯＳトランジスタ(204)及びＮ型ＭＯＳトランジスタ
(205)(206)は電源Ｖ_DDとアースとの間に直列接続されて
おり、Ｎ型ＭＯＳトランジスタ(205)のゲートに印加さ
れるｃ点電圧に応じてＮ型ＭＯＳトランジスタ(203)を
バイアス制御するものである。尚、スタンバイ信号ＳＴ
Ｂ２は、マイクロコンピュータのスタンバイ時に「Ｈ」
となる。Ｐ型ＭＯＳトランジスタ(207)(208)は、ドレイ
ン・ソース路がＮ型ＭＯＳトランジスタ(201)のドレイ
ンとアースとの間に接続されており、Ｐ型ＭＯＳトラン
ジスタ(207)はＮ型ＭＯＳトランジスタ(202)のドレイン
出力によってバイアスされ、Ｐ型ＭＯＳトランジスタ(2
08)はｃ点電圧によってバイアスされる。同様に、Ｐ型
ＭＯＳトランジスタ(209)(210)は、ドレイン・ソース路
がＮ型ＭＯＳトランジスタ(202)のドレインとアースと
の間に接続されており、Ｐ型ＭＯＳトランジスタ(209)
はＮ型ＭＯＳトランジスタ(201)のドレイン出力によっ
てバイアスされ、Ｐ型ＭＯＳトランジスタ(210)はｃ点
電圧によってバイアスされる。Ｐ型ＭＯＳトランジスタ
(211)及びＮ型ＭＯＳトランジスタ(212)、Ｐ型ＭＯＳト
ランジスタ(213)及びＮ型ＭＯＳトランジスタ(214)、Ｐ
型ＭＯＳトランジスタ(215)及びＮ型ＭＯＳトランジス
タ(216)は、各々電源Ｖ _DDとアースとの間に直列接続さ
れた増幅段である。そして、Ｐ型ＭＯＳトランジスタ(2
11)はＰ型ＭＯＳトランジスタ(207)(208)のドレイン出
力によってバイアスされ、Ｐ型ＭＯＳトランジスタ(21
3)はＰ型ＭＯＳトランジスタ(209)(210)のドレイン出力
によってバイアスされ、Ｎ型ＭＯＳトランジスタ(214)
はＮ型ＭＯＳトランジスタ(212)のドレイン出力によっ
てバイアスされ、更に、Ｐ型ＭＯＳトランジスタ(215)
及びＮ型ＭＯＳトランジスタ(216)の共通ゲートはＮ型
ＭＯＳトランジスタ(214)のドレイン出力によってバイ
アスされる。そして、Ｐ型ＭＯＳトランジスタ(215)及
びＮ型ＭＯＳトランジスタ(216)の接続点から出力電圧
Ｖ _OUTが得られる様になっている。Ｎ型ＭＯＳトランジ
スタ(219)は、ドレイン・ソース路がＮ型ＭＯＳトラン
ジスタ(203)のゲートとアースとの間に接続され、スタ
ンバイ信号ＳＴＢ２によってバイアスされるものであ
り、スタンバイ時にＮ型ＭＯＳトランジスタ(203)をオ
フするものである。Ｎ型ＭＯＳトランジスタ(220)は、
ドレイン・ソース路がＰ型ＭＯＳトランジスタ(215)及
びＮ型ＭＯＳトランジスタ(216)の共通ゲートとアース
との間に接続され、スタンバイ信号ＳＴＢ２によってバ
イアスされるものであり、スタンバイ時に出力電圧Ｖ
_OUTを「Ｈ」に固定するものである。

【００１７】以下に、Ｎ型コンパレータ(23)のスタンバ
イ状態及び動作状態における動作を説明する。まず、ス
タンバイ状態においてスタンバイ信号ＳＴＢ２が「Ｈ」
となると、Ｎ型ＭＯＳトランジスタ(219)がオンし、ま
た、「Ｌ」となったｃ点電圧によってＮ型ＭＯＳトラン
ジスタ(205)はオフする。すると、Ｎ型ＭＯＳトランジ
スタ(203)がオフし、差動部分への電流の供給が遮断さ
れる。一方、Ｎ型ＭＯＳトランジスタ(220)のオンに伴
ってＰ型ＭＯＳトランジスタ(215)がオンし、出力電圧
Ｖ_OUTは「Ｈ」に固定されることになる。

【００１８】次に、動作状態即ちスタンバイ信号ＳＴＢ
２が「Ｌ」の場合について説明する。一例として、入力
電圧Ｖ_IN＜基準電圧Ｖ_REFの状態から入力電圧Ｖ_IN≧基
準電圧Ｖ_REFとなる場合について説明する。スタンバイ
信号ＳＴＢ２が「Ｌ」であるから、Ｎ型ＭＯＳトランジ
スタ(205)はオン、Ｎ型ＭＯＳトランジスタ(219)(220)
はオフ、更にＰ型ＭＯＳトランジスタ(208)(210)はオフ
である。つまり、Ｎ型ＭＯＳトランジスタ(203)がオン
し、差動部分に電流が供給されることになる。そして、
入力電圧Ｖ_IN＜基準電圧Ｖ_REFの状態であると、Ｎ型Ｍ
ＯＳトランジスタ(202)のドレイン・ソース路により多
くの電流が供給される為、Ｐ型ＭＯＳトランジスタ(20
7)がよりオン状態となると共にＰ型ＭＯＳトランジスタ
(209)がよりオフ状態となり、これよりＰ型ＭＯＳトラ
ンジスタ(207)のドレインは「Ｈ」、Ｐ型ＭＯＳトラン
ジスタ(209)のドレインは「Ｌ」となる。すると、増幅
段のＭＯＳトランジスタを介して「Ｌ」の出力電圧Ｖ
_OUTが得られることになる。また、入力電圧Ｖ_IN≧基準
電圧Ｖ_REFとなると、Ｎ型ＭＯＳトランジスタ(201)のド
レイン・ソース路により多くの電流が供給される為、Ｐ
型ＭＯＳトランジスタ(209)がよりオン状態となると共
にＰ型ＭＯＳトランジスタ(207)がよりオフ状態とな
り、これよりＰ型ＭＯＳトランジスタ(207)のドレイン
は「Ｌ」、Ｐ型ＭＯＳトランジスタ(209)のドレインは
「Ｈ」となる。すると、増幅段のＭＯＳトランジスタを
介して「Ｈ」の出力電圧Ｖ_OUTが得られることになる。

【００１９】以上の様なＰ型コンパレータ(19)及びＮ型
コンパレータ(23)が使用されている図１において、ＮＡ
ＮＤゲート(24)の２入力にはインバータ(25)を介してモ
ード信号ＣＳＴＯＰが印加されると共にインバータ(26)
を介して選択信号Ｎ／＊Ｐが印加され、ＮＡＮＤゲート
(24)の出力はスタンバイ信号ＳＴＢ１としてＰ型コンパ
レータ(19)に印加されると共にインバータ(27)を介して
トランスファゲート(22)の制御端子に印加される。ま
た、ＮＡＮＤゲート(28)の２入力にはインバータ(25)を
介してモード信号ＣＳＴＯＰが印加されると共に選択信
号Ｎ／＊Ｐがそのまま印加され、ＮＡＮＤゲート(28)の
出力はスタンバイ信号ＳＴＢ２としてＮ型コンパレータ
(23)に印加される。ＮＡＮＤゲート(29)の２入力にはイ
ンバータ(30)を介してＰ型コンパレータ(19)の出力が印
加されると共にＮ型コンパレータ(23)の出力がそのまま
印加される。ＮＯＲゲート(31)の３入力には、信号＊Ｃ
Ｐ、＊ＩＯＢＴＰＢ、＊ＤＰＥが印加される。ＮＡＮＤ
ゲート(32)の２入力はインバータ(33)を介してＮＡＮＤ
ゲート(29)出力が印加されると共にＮＯＲゲート(31)出
力がそのまま印加され、出力は内部バス(18)の１ビット
と接続されている。

【００２０】尚、選択信号Ｎ／＊Ｐは基準電圧Ｖ_REFの
レベルに応答して「Ｈ」又は「Ｌ」となるものである。
即ち、Ｐ型コンパレータ(19)の非反転入力端子に印加さ
れる基準電圧Ｖ_REF'が電源Ｖ_DDからＰ型ＭＯＳトランジ
スタ(103)のドレイン・ソース間電圧及びＰ型ＭＯＳト
ランジスタ(102)のゲート・ソース間電圧を減算した電
圧付近となってしまう様な基準電圧Ｖ_REFが与えられた
場合、この基準電圧Ｖ_R _EFを検出して選択信号Ｎ／＊Ｐ
は「Ｈ」となる。また、Ｎ型コンパレータ(23)の反転入
力端子に印加される基準電圧Ｖ_REFがＮ型ＭＯＳトラン
ジスタ(203)のドレイン・ソース間電圧及びＮ型ＭＯＳ
トランジスタ(202)のゲート・ソース間電圧の加算電圧
付近となってしまう場合、この基準電圧Ｖ_REFを検出し
て選択信号Ｎ／＊Ｐは「Ｌ」となる。この検出回路は容
易に実現できる為、図示はしていないが、例えば非反転
入力端子をＶ_DD／２付近に設定したコンパレータを用意
し、反転入力端子に基準電圧Ｖ_REFを印加すると共にそ
の出力を入力ポート(13)に印加する様にすればよい。こ
うすることによって、基準電圧Ｖ_REFのレベルに応じて
「Ｈ」または「Ｌ」の選択信号Ｎ／＊Ｐを入力ポート(1
3)に印加できることになる。

【００２１】図１において、スタンバイモードの場合、
モード信号ＣＳＴＯＰが「Ｈ」となる為、スタンバイ信
号ＳＴＢ１、ＳＴＢ２は共に「Ｈ」となり、Ｐ型コンパ
レータ(19)及びＮ型コンパレータ(23)の出力各々「Ｌ」
「Ｈ」に固定される。更に、トランスファゲート(22)は
ゲートを閉じている。また、動作モードにおいて、基準
電圧Ｖ_REFのレベルに応じて選択信号Ｎ／＊Ｐが「Ｌ」
となった場合、ＮＡＮＤゲート(24)出力即ちスタンバイ
信号ＳＴＢ１が「Ｌ」となり、Ｐ型コンパレータ(19)の
みが選択動作することになる。この時、Ｎ型コンパレー
タ(23)はスタンバイ状態で「Ｈ」のみを出力する為、Ｐ
型コンパレータ(19)の比較出力がインバータ(30)及びＮ
ＡＮＤゲート(29)を介して出力されることになる。そし
て、信号＊ＣＰ、＊ＩＯＢＴＰＢ、＊ＤＰＥが全て
「Ｌ」となると、ＮＯＲゲート(31)の「Ｈ」出力によっ
てＮＡＮＤゲート(32)がゲートを開き、ＮＡＮＤゲート
(29)の出力即ちＰ型コンパレータ(19)の比較出力はイン
バータ(33)及びＮＡＮＤゲート(32)を介して内部バス(1
8)に取り込まれることになる。同様に、動作モードにお
いて、基準電圧Ｖ_REFのレベルに応じて選択信号Ｎ／＊
Ｐが「Ｈ」となった場合、ＮＡＮＤゲート(28)出力即ち
スタンバイ信号ＳＴＢ２が「Ｌ」となり、Ｎ型コンパレ
ータ(23)のみが選択動作することになる。この時、Ｐ型
コンパレータ(19)はスタンバイ状態で「Ｌ」のみを出力
する為、Ｎ型コンパレータ(23)の比較出力がＮＡＮＤゲ
ート(29)を介して出力されることになる。そして、＊Ｃ
Ｐ、＊ＩＯＢＴＰＢ、＊ＤＰＥが全て「Ｌ」となると、
ＮＯＲゲート(31)の「Ｈ」出力によってＮＡＮＤゲート
(32)がゲートを開き、ＮＡＮＤゲート(29)の出力即ちＮ
型コンパレータ(23)の比較出力はインバータ(33)及びＮ
ＡＮＤゲート(32)を介して内部バス(18)に取り込まれる
ことになる。

【００２２】以上より、マイクロコンピュータ内部にＰ
型コンパレータ(19)及びＮ型コンパレータ(23)をマスク
で作り込んでおき、基準電圧Ｖ_REFのレベルに応じてＰ
型コンパレータ(19)又はＮ型コンパレータ(23)の何れか
一方を選択動作させる様にした為、確実な比較出力を得
ることが可能となる。また、従来の如く、Ｐ型コンパレ
ータ(19)又はＮ型コンパレータ(23)の何れか一方のみを
含む２種類のマイクロコンピュータを作ることなく、１
種類のマイクロコンピュータのみで、Ｐ型コンパレータ
対応型にもＮ型コンパレータ対応型にも成り得る為、開
発コストのダウンが可能となる。

【００２３】

【発明の効果】本発明によれば、マイクロコンピュータ
等の集積回路装置内部にＰ型コンパレータ及びＮ型コン
パレータを設け、基準電圧レベルに応じてこれらのＰ型
コンパレータ又はＮ型コンパレータの何れか一方を選択
できるようにした為、確実な比較出力が得られ、更には
１種類の集積回路装置でＰ型コンパレータ対応型にもＮ
型コンパレータ対応型にも成り得る利点が得られる。

【図面の簡単な説明】

【図１】本発明の装置を示す図である。

【図２】本発明装置に使用されるＰ型コンパレータの一
例を示す図である。

【図３】本発明装置に使用されるＮ型コンパレータの一
例を示す図である。

【図４】従来のＮ型コンパレータの要部を示す図であ
る。

【図５】従来のＰ型コンパレータの要部を示す図であ
る。

【符号の説明】

(11)(12)(13) 入力端子 (18) 内部バス (19) Ｐ型コンパレータ (23) Ｎ型コンパレータ (24)(28)(29)(32) ＮＡＮＤゲート

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭57−75022（ＪＰ，Ａ) 実開昭60−9335（ＪＰ，Ｕ)

Claims

(57)【特許請求の範囲】

【請求項１】入力電圧及び基準電圧が印加される一対
の入力端子、該入力電圧及び基準電圧の差に応じた出力
電圧を発生する出力端子、及び、動作状態又はスタンバ
イ状態とするために動作制御端子を有し、差動接続され
たＰ型ＭＯＳトランジスタを含んで成るＰ型コンパレー
タと、入力電圧及び基準電圧が印加される一対の入力端子、該
入力電圧及び基準電圧の差に応じた出力電圧を発生する
出力端子、及び、動作状態又はスタンバイ状態とするた
めの動作制御端子を有し、差動接続されたＮ型ＭＯＳト
ランジスタを含んで成るＮ型コンパレータと、前記Ｐ型及びＮ型コンパレータの一方の入力端子と共通
接続され、入力電圧が印加される共通入力端子と、前記Ｐ型及びＮ型コンパレータの他方の入力端子と共通
接続され、基準電圧が印加される共通基準端子と、通常動作モードにおいて、前記共通基準端子に印加され
る基準電圧レベルに応じて、前記Ｐ型コンパレータ又は
前記Ｎ型コンパレータのいずれか一方を動作状態、他方
をスタンバイ状態とするための選択信号が印加される選
択端子と、前記Ｐ型コンパレータ及び前記Ｎ型コンパレータの何れ
か一方の出力内容を内部バスに取り込むための論理回路
と、を備えたことを特徴とする集積回路装置。