KR960004563Y1

KR960004563Y1 - 특정코드 검출회로

Info

Publication number: KR960004563Y1
Application number: KR2019930027067U
Authority: KR
Inventors: 류종필
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1993-12-09
Filing date: 1993-12-09
Publication date: 1996-06-03
Also published as: KR950021799U

Abstract

내용없음.

Description

특정코드 검출회로

제1도는 종래의 코드검출회로도.

제2도는 본 고안의 특정코드 검출회로도.

제3도는 제2도에 있어서, 입력비트가 '1010'일 경우의 등가회로도.

제4도는 제3도에 대한 등가회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 어드레스 디코더 2 : 메모리

3 : 제1레지스터 4 : 제2레지스터

5 : 비교기 L₁-L_n: 코드라인

NM1, NM2 : 엔모스트랜지스터 PM1, PM2 : 피모스트랜지스터

Tr : 오프셋 트랜지스터 I_A: 앤드게이트

본 고안은 특정코드 검출회로에 관한 것으로, 특히 씨모스(CMOS) 회로에 적당하도록 한 특정코드 검출회로에 관한 것이다.

종래의 코드검출회로는 제1도에 도시된 바와같이, 순차적으로 어드레스를 발생시키는 어드레스 디코더(1)와, 이 어드레스 디코더(1)에서 발생된 어드레스에 위치한 저장된 코드를 출력시키는 메모리(2)와 이 메모리(2)에서 출력된 코드를 일시적으로 저장하는 제1레지스터(3)와, 입력코드를 일시적으로 저장시키는 제2레지스터(4)와, 제1레지스터(3)와 제2레지스터(4)를 통한 저장코드와 입력코드를 비교하여 일치하면 출력시키는 비교기(5)로 구성된다.

이와 같이 구성된 종래의 회로에 있어서, 어드레스 디코더(1)에서 순차적으로 어드레스를 발생시키면 코드를 저장하고 있는 메모리(2)에서 입력된 어드레스에 해당하는 저장코드를 제1레지스터(3)에 출력시킨다. 이에 따라 제1레지스터(3)는 입력되는 저장코드를 일시적으로 저장했다가 비교기(5)로 전달한다.

그리고 입력코드가 제2레지스터(4)에 입력되면 그 입력코드를 일시적으로 저장했다가 비교기(5)로 전달한다.

따라서 비교기(5)는 제1레지스터(3)로 부터 입력되는 저장코드와 제2레지스터(4)로 부터 입력되는 입력코드를 비교하여 일치하면 그에 따른 신호를 출력시킨다.

그러나 이와같은 종래의 회로에 있어서, 메모리에 저장된 코드를 순차적으로 읽어서 입력코드와 비교하므로 매우 많은 시간을 필요로 하며, 입력코드가 메모리에 저장된 코드가 아니더라도 메모리의 내용을 다 읽어내어 비교를 해야하는 문제점이 있었다.

따라서, 본 고안은 종래의 문제점을 해결하기 위하여, 피모스(PMOS) 트랜지스터와 엔모스(NMOS) 트랜지스터를 이용하여 저장코드를 등록하도록 하고, 이를 전압양분원리로 입력되 코드와 동시에 비교검출가능하도록 하여 대규모집적화(LSI)할때 최소면적으로 구현이 가능하도록 한 특정코드 검출회로를 안출한 것으로, 이하 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제2도는 본 고안의 특정코드 검출회로도로서, 이에 도시한 바와 같이 입력코드단자(InA-InD)중 두 입력코드단자(InA)(InC)는 엔모스트랜지스터(NM1)(NM2)의 게이트에 연결함과 아울러 인버터(11)(12)의 애노드축에 연결하고, 상기 입력코드단자(InA-InD)중 다른 두 입력코드단자(InB)(InD)는 인버터(13)(14)를 각각 통해 피모스트랜지스터(PM1)(PM2)의 게이트에 연결하며, 상기 엔모스 및 피모스트랜지스터(NM1, NM2)(PM1, PM2)의 드레인은 게이트가 접지측에, 소오스가 전원단자(VDD)에 각각 접속된 오프셋 피모스 트랜지스터(TM3)의 드레인과 공통접속함과 아울러 그 접속점을 출력버퍼인버터(I_A)의 입력측에 접속하여 하나의 코드를 저장, 판별하는 코드라인(L₁)을 구성하고, 상기 코드라인(L₁)과 동일방식으로 즉, 입력코드단자(InA)(InB)(InC)를 엔모스트랜지스터(NM3)(NM4)(NM5)의 게이트에 접속하고, 입력코드단자(InD)를 상기 인버터(I4)를 통해 피모스트랜지스터(PM4)의 게이트에 접속하며, 게이트가 접지되고 소오스가 전원단자(VDD)에 접속된 오프셋 피모스트랜지스터(PM5)의 드레인을 상기 피모스트랜지스터(PM4) 및 엔모스트랜지스터(NM3, NM4, NM5)의 드레인에 공통 접속함과 아울러 그 접속점을 출력버퍼인버터(Iz)의 입력측에 접속하여 코드라인(L_n)을 구성하며, 상기 코드라인(L₁-L_n)의 출력신호를 오아게이트(OR)를 통해 오아 조합하여 검출결과를 출력하도록 구성한다

상기에서 코드라인(L₁), (L_n)의 오프셋 피모스트랜지스터(PM₃), (PM5)의 컨덕턴스값(G)은 그의 저장값 논리값 1의 갯수에서 0.5를 뺀 값 즉, 엔모스트랜지스터(NM1, NM2), (NM3~NM5)의 합산 컨덕턴스값(G=2), (F=3)보다 0.5 작은 1.5, 2.5로 설정한다.

이와같이 구성된 본 고안의 작용 및 효과에 대하여 상세히 설명하면 다음과 같다.

입력코드단자(InA, InB, InC, InD)에 InA=1, InB=0, InC=1, InD=0이 들어오면, 입력코드단자(InA), (InC)의 '1'은 엔모스트랜지스터(NM1)(NM2)의 게이트에 인가되어 턴온되고, 입력코드단자(InB), (InD)의 '0'은 인버터(I3), (I4)에서 1로 반전되어 피모스트랜지스터(PM1)(PM2)의 게이트에 인가됨에 따라 턴오프되어 첫번째 저장코드라인(L₁)은 제3도에 도시한 등가회로로 표현할 수 있다.

이때, 컨덕턴스값(G)은 G=1/Ron이고, Ron은 모스트랜지스터(NM1, NM2, PM1, PM2)의 턴온저항값이다.

이를 다시 요약하면 제4도에서와 같은 최종 등가회로가 된다. 여기서 출력버퍼인버터(I_A)의 문턱전압이 2.5V이고, 전원단자(VDD)이 5V일때 상기 출력버퍼인버터(I_A)의 입력전압은 저항양분에 따라 2.5V보다 낮게 되어 출력되는 신호값(A)은 1이 된다.

그러나, 입력에 1010이 아닌 다른 코드가 들어오게 되면 항상 저항양분시 출력버퍼인버터(I_A)의 입력은 2.5V보다 높게 되고 최종적으로 출력버퍼인버터(I_A)를 통해 출력되는 값은 0이 된다.

마찬가지로 입력코드단자(InA, InB, InC, InD)에 코드라인(Ln)의 저장된 코드값인 1110이 입력되면, 그 코드라인(Ln)의 엔모스트랜지스터(NM3~NM4)는 턴온되고, 피모스트랜지스터(PM4)는 턴오프되어 출력 버퍼인버터(Iz)에서 1이 출력되고, 그 이외의 경우에는 출력버퍼인버터(Iz)에서 0이 출력된다.

최종 오아게이트(OR)의 출력은 저장코드라인(L₁-L_n)들의 버퍼력인버터(I_A-L_z)의 출력을 모아서 오아링한후 출력하므로 입력코드가 입력되면 동시에 저장된 각 코드라인(L₁-L_n)이 동작하여 그 결과를 오아게이트(OR)로 전달하게 되고, 이에 따라 입력코드가 코드라인(L₁-L_n)의 저장된 코드중 어느 하나와 일치하면 1을 출력하고, 일치하지 않으면 0을 출력한다.

즉, 각 코드라인(L₁-L_n)중 입력코드와 일치하는 라인의 출력버퍼인버터의 출력만이 1이 되어 최종 오아게이트(OR)의 출력이 1이 됨으로 해서 저장된 코드중 하나가 입력코드로 들어온 것을 알 수 있게 된다. 그리고 입력코드가 저장코드에 없을때에는 모든 저장코드라인(L₁-L_n)의 출력버퍼인버터에서 0이 출력되므로 오아게이트(OR)의 출력 0으로 저장코드가 아님을 알 수 있다.

이상에서 상세히 설명한 바와같이 본 고안은 메모리를 사용하지 않고 특정코드를 검출하게 되어 메모리에 관련된 어드레스 디코더, 비교기, 레지스터등이 필요없게 되므로 매우 간단한 회로구성이 되어 최소면적으로 대규모집적화를 이룰 수 있고, 입력코드가 들어옴과 동시에 저장된 코드와의 비교가 바로 이루어지므로 해서 전체 비교속도를 빠르게 하도록 한 효과가 있다.

Claims

(정정) 입력코드단자(InA-InD)의 신호를 반전하는 인버터(I1-I4)와, 소오스가 접지되고 상기 입력 코드단자(InA), (InC)에 게이트 접속된 엔모스트랜지스터(NM1), (NM2), 소오스에 전원을 인가받고 상기 인버터(I3), (I4)의 출력단자에 게이트가 접속된 피모스트랜지스터(PM1), (PM2) 게이트가 접지되고 소오스에 전원을 인가받으며 드레인이 상기 엔모스트랜지스터(NM1, NM2) 및 피모스트랜지스터(PM1, PM2)의 드레인에 공통 접속된 오프셋 피모스트랜지스터(PM3) 및 상기 공통 접속점의 신호를 반전 출력하는 출력버퍼인 버터(I_A)로 구성된 코드라인(L₁)과, 상기 코드라인(L₁)과 각기 서로 다른 저장 코드값을 갖게 상기 코드라인(L₁)과 동일방식으로 구성된 코드라인(L_2~L_n)과, 상기 코드라인(L₁-L_n)의 출력신호를 오아 조합하여 특정코드 검출회로를 출력하는 오아게이트(OR)로 구성하여 된 것을 특징으로 하는 특정코드 검출회로.
)신설) 제1항에 있어서, 코드라인(L₁-L_n)의 오프셋 피모스트랜지스터의 컨덕턴스값(G)은 저장코드의 논리값 1의 갯수에서 0.5를 뺀 값으로 설정하여 구성된 것을 특징으로 하는 특정코드 검출회로.