JPH053195A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH053195A JPH053195A JP15483391A JP15483391A JPH053195A JP H053195 A JPH053195 A JP H053195A JP 15483391 A JP15483391 A JP 15483391A JP 15483391 A JP15483391 A JP 15483391A JP H053195 A JPH053195 A JP H053195A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- oxide film
- resist pattern
- hydrophilic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 配線間隔の大小にかかわらず、半導体チップ
全面において優れた段差被覆性及び平坦性を有する酸化
膜を形成する方法を提供する。 【構成】 配線（１６）の間の下地膜（１２）をレジス
トパターン（１５）をマスクとしてＮ2ガスプラズマに
よって表面処理する。レジストパターン（１５）を除去
した後に、ＴＥＯＳ−Ｏ3系の低温常圧ＣＶＤ法により
前記表面処理した下地膜（１２）上に酸化膜（１７）を
選択的に推積形成する。
全面において優れた段差被覆性及び平坦性を有する酸化
膜を形成する方法を提供する。 【構成】 配線（１６）の間の下地膜（１２）をレジス
トパターン（１５）をマスクとしてＮ2ガスプラズマに
よって表面処理する。レジストパターン（１５）を除去
した後に、ＴＥＯＳ−Ｏ3系の低温常圧ＣＶＤ法により
前記表面処理した下地膜（１２）上に酸化膜（１７）を
選択的に推積形成する。
Description
【０００１】
【産業上の利用分野】本発明は、配線により生ずる段差
を平坦化する半導体装置の製造方法に関し、特にＴＥＯ
Ｓに代表される有機珪素とオゾン（Ｏ3）との反応を用
いて酸化膜を形成する方法の改良に関するものである。
を平坦化する半導体装置の製造方法に関し、特にＴＥＯ
Ｓに代表される有機珪素とオゾン（Ｏ3）との反応を用
いて酸化膜を形成する方法の改良に関するものである。
【０００２】
【従来の技術】半導体集積回路の高密度化・大規模化に
伴い、配線は益々微細化されかつ多層化される傾向にあ
る。
伴い、配線は益々微細化されかつ多層化される傾向にあ
る。
【０００３】このような配線の微細化、多層化を進展さ
せる上では、配線により生ずる段差を平坦化する技術が
必須のものとなっている。
せる上では、配線により生ずる段差を平坦化する技術が
必須のものとなっている。
【０００４】さらに、デバイスを微細化する為にはプロ
セスの低温化も要求される。
セスの低温化も要求される。
【０００５】従来、Ａｌ配線下層の絶縁膜としては、例
えばＢＰＳＧ膜のようにＳｉＨ4−Ｏ2系の常圧ＣＶＤ法
により形成していたが、成膜時の段差被覆性が悪いため
にその後リフロー処理を行なって平坦化していた。
えばＢＰＳＧ膜のようにＳｉＨ4−Ｏ2系の常圧ＣＶＤ法
により形成していたが、成膜時の段差被覆性が悪いため
にその後リフロー処理を行なって平坦化していた。
【０００６】しかしプロセスの低温化が難しいこと、ま
たボロン・リン濃度を高くすると膜質が不安定になるこ
と等の問題があった。
たボロン・リン濃度を高くすると膜質が不安定になるこ
と等の問題があった。
【０００７】また、Ａｌ−Ａｌ配線間の絶縁膜として
は、例えばスピンーオンーグラス（ＳＯＧ）膜又はＳＯ
Ｇ膜とＰＳＧ膜の積層膜が用いられていた。このＳＯＧ
膜は低温で形成することができ、しかも段差被覆性に優
れているという利点がある。
は、例えばスピンーオンーグラス（ＳＯＧ）膜又はＳＯ
Ｇ膜とＰＳＧ膜の積層膜が用いられていた。このＳＯＧ
膜は低温で形成することができ、しかも段差被覆性に優
れているという利点がある。
【０００８】しかし、その後のＡｌスパッタ中に脱ガス
が発生しＡｌ配線を変質させること、またストレスの影
響によりクラックが生ずるのであまり膜厚を大きくでき
ないこと等の問題があった。
が発生しＡｌ配線を変質させること、またストレスの影
響によりクラックが生ずるのであまり膜厚を大きくでき
ないこと等の問題があった。
【０００９】そこで、上述したような問題を解決する有
力な方法として、ＴＥＯＳ（テトラエチルオキソシリケ
ート、Ｓｉ（ＯＣ2Ｈ5）4）を代表とする有機珪素を原
料ガスに用いた低温常圧ＣＶＤ法がある。
力な方法として、ＴＥＯＳ（テトラエチルオキソシリケ
ート、Ｓｉ（ＯＣ2Ｈ5）4）を代表とする有機珪素を原
料ガスに用いた低温常圧ＣＶＤ法がある。
【００１０】なかでも、ＴＥＯＳとオゾン（Ｏ3 ）との
反応によって酸化膜を推積する方法は、優れた段差被覆
性を有し、かつ上述したような欠点が解消されているこ
とから、１６Ｍ〜６４ＭＤＲＡＭクラスの多層配線への
適用が有望視されている。
反応によって酸化膜を推積する方法は、優れた段差被覆
性を有し、かつ上述したような欠点が解消されているこ
とから、１６Ｍ〜６４ＭＤＲＡＭクラスの多層配線への
適用が有望視されている。
【００１１】このＴＥＯＳ−Ｏ3系の低温常圧ＣＶＤ法
による酸化膜は、一般に以下のように行なわれる。
による酸化膜は、一般に以下のように行なわれる。
【００１２】図６に示す如く、まず半導体基板（１）上
に例えば熱酸化膜、ＰＳＧ膜のような下地膜（２）を設
け、この下地膜（２）上にポリシリコン膜、アルミニウ
ム合金膜のような配線材料膜をスパッタ法等により形成
し、この配線材料膜を選択的にエッチングして所望の配
線（３）を形成し、しかる後に所定の混合比に調整した
ＴＥＯＳ，Ｏ3，Ｏ2をＣＶＤ装置中で反応させて酸化膜
（４）を推積形成する。このようなＴＥＯＳ−Ｏ3系の
低温常圧ＣＶＤ法によればＯ3の熱分解作用によって３
００℃〜４００℃という低温で、優れた段差被覆性を有
する酸化膜（４）が形成されるのである。
に例えば熱酸化膜、ＰＳＧ膜のような下地膜（２）を設
け、この下地膜（２）上にポリシリコン膜、アルミニウ
ム合金膜のような配線材料膜をスパッタ法等により形成
し、この配線材料膜を選択的にエッチングして所望の配
線（３）を形成し、しかる後に所定の混合比に調整した
ＴＥＯＳ，Ｏ3，Ｏ2をＣＶＤ装置中で反応させて酸化膜
（４）を推積形成する。このようなＴＥＯＳ−Ｏ3系の
低温常圧ＣＶＤ法によればＯ3の熱分解作用によって３
００℃〜４００℃という低温で、優れた段差被覆性を有
する酸化膜（４）が形成されるのである。
【００１３】この場合、Ｏ3濃度を１％以下にすること
により、配線（３）上と下地膜（２）上の酸化膜成長速
度がほぼ等しくなるので、いわゆるコンフォーマルな形
状が得られる。
により、配線（３）上と下地膜（２）上の酸化膜成長速
度がほぼ等しくなるので、いわゆるコンフォーマルな形
状が得られる。
【００１４】上述した技術は、例えば月刊Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９８９年、１１月号第
７４頁から第９３頁に詳しく記載されている。
ｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９８９年、１１月号第
７４頁から第９３頁に詳しく記載されている。
【００１５】
【発明が解決しようとする課題】しかしながら、上述し
た方法で形成された酸化膜（４）の段差被覆性は配線間
隔Ｓによって大きく変化してしまう欠点がある。図６に
示した如く配線間隔Ｓが狭い場合には、段差被覆性は優
れているが、図７に示す如く配線間隔Ｓが広い場合には
段差被覆性は悪くなる。
た方法で形成された酸化膜（４）の段差被覆性は配線間
隔Ｓによって大きく変化してしまう欠点がある。図６に
示した如く配線間隔Ｓが狭い場合には、段差被覆性は優
れているが、図７に示す如く配線間隔Ｓが広い場合には
段差被覆性は悪くなる。
【００１６】実際の半導体チップ上に形成される配線で
は、場所によって配線幅や配線間隔Ｓが様々に異なるの
が普通であり、このため半導体チップ全面において優れ
た段差被覆性を保障することができなかった。
は、場所によって配線幅や配線間隔Ｓが様々に異なるの
が普通であり、このため半導体チップ全面において優れ
た段差被覆性を保障することができなかった。
【００１７】本発明は上述した問題に鑑みて創作された
ものであり、下地膜（２）上に選択的に酸化膜（４）を
推積形成することにより、半導体チップ全面において優
れた段差被覆性を実現することを目的としている。
ものであり、下地膜（２）上に選択的に酸化膜（４）を
推積形成することにより、半導体チップ全面において優
れた段差被覆性を実現することを目的としている。
【００１８】
【課題を解決するための手段】本発明は、半導体基板主
面上に配線材料膜と親水性膜を順次形成する工程と、前
記親水性膜上に所望のレジストパターンを形成し、前記
親水性膜と配線材料膜をエッチングして配線を形成する
工程と、前記レジストパターンをマスクとして、前記基
板主面を不活性ガスプラズマにより表面処理する工程
と、前記レジストパターンを除去した後に、有機珪素と
オゾンとの反応を用いて前記表面処理した基板主面上に
酸化膜を選択的に形成する工程とを有することを特徴と
している。
面上に配線材料膜と親水性膜を順次形成する工程と、前
記親水性膜上に所望のレジストパターンを形成し、前記
親水性膜と配線材料膜をエッチングして配線を形成する
工程と、前記レジストパターンをマスクとして、前記基
板主面を不活性ガスプラズマにより表面処理する工程
と、前記レジストパターンを除去した後に、有機珪素と
オゾンとの反応を用いて前記表面処理した基板主面上に
酸化膜を選択的に形成する工程とを有することを特徴と
している。
【００１９】
【作用】上述した手段によれば、配線上には親水性膜が
形成され、かつ配線部分を除く半導体主面は不活性ガス
プラズマにより表面処理がなされ、しかる後に有機珪素
とオゾンとの反応を用いて酸化膜を形成しているので、
不活性ガスプラズマにより表面処理がなされた半導体主
面上に酸化膜が選択的に形成されるように作用する。
形成され、かつ配線部分を除く半導体主面は不活性ガス
プラズマにより表面処理がなされ、しかる後に有機珪素
とオゾンとの反応を用いて酸化膜を形成しているので、
不活性ガスプラズマにより表面処理がなされた半導体主
面上に酸化膜が選択的に形成されるように作用する。
【００２０】これにより、配線間隔Ｓに依存することな
く半導体チップ全面において優れた段差被覆性と平坦性
を有する酸化膜を形成することができる。
く半導体チップ全面において優れた段差被覆性と平坦性
を有する酸化膜を形成することができる。
【００２１】
【実施例】次に本発明の実施例を図１乃至図５を参照し
ながら説明する。
ながら説明する。
【００２２】まず図１に示す如く、半導体基板（１１）
上に例えば熱酸化膜、ＰＳＧ膜、ＢＰＳＧ膜のような下
地膜（１２）を設け、この下地膜（１２）上に例えばポ
リシリコン膜、アルミニウム合金膜のような配線材料膜
（１３）をスパッタ法等により形成し、さらにこの上に
例えば熱酸化膜、ＰＳＧ膜、シリコン窒化膜（Ｓｉ3Ｎ4
膜）のような親水性膜（１４）を熱酸化法あるいは減圧
ＣＶＤ法等により形成する。
上に例えば熱酸化膜、ＰＳＧ膜、ＢＰＳＧ膜のような下
地膜（１２）を設け、この下地膜（１２）上に例えばポ
リシリコン膜、アルミニウム合金膜のような配線材料膜
（１３）をスパッタ法等により形成し、さらにこの上に
例えば熱酸化膜、ＰＳＧ膜、シリコン窒化膜（Ｓｉ3Ｎ4
膜）のような親水性膜（１４）を熱酸化法あるいは減圧
ＣＶＤ法等により形成する。
【００２３】そして、親水性膜（１４）上に所望のレジ
ストパターン（１５）をホトリソグラフィーによって形
成する。
ストパターン（１５）をホトリソグラフィーによって形
成する。
【００２４】続いて図２に示す如く、レジストパターン
（１５）をマスクとして親水性膜（１４）、配線材料膜
（１３）を順次に例えば異方性エッチング法によってエ
ッチングして、配線（１６）を形成する。
（１５）をマスクとして親水性膜（１４）、配線材料膜
（１３）を順次に例えば異方性エッチング法によってエ
ッチングして、配線（１６）を形成する。
【００２５】しかる後に、前記レジストパターン（１
５）をマスクとして、露出した下地膜（１２）を不活性
ガスプラズマにより表面処理する。不活性ガスプラズマ
としては、例えばＮ2ガスプラズマ、Ａｒガスプラズマ
を用いることができる。
５）をマスクとして、露出した下地膜（１２）を不活性
ガスプラズマにより表面処理する。不活性ガスプラズマ
としては、例えばＮ2ガスプラズマ、Ａｒガスプラズマ
を用いることができる。
【００２６】次に図３に示す如く、レジストパターン
（１５）を除去した後に、通常の有機珪素ーオゾン系の
低温常圧ＣＶＤ法の条件で、酸化膜（１７）を形成す
る。有機珪素としては、ＴＥＯＳ，ＨＭＤＳ（ヘキサメ
チルジシロキサン，Ｓｉ2Ｃ6Ｈ18Ｏ），ＯＭＣＴＳ（オ
クタメチルシクロテトラシロキサン，Ｓｉ4Ｃ8Ｈ
24Ｏ4）等を用いることができる。
（１５）を除去した後に、通常の有機珪素ーオゾン系の
低温常圧ＣＶＤ法の条件で、酸化膜（１７）を形成す
る。有機珪素としては、ＴＥＯＳ，ＨＭＤＳ（ヘキサメ
チルジシロキサン，Ｓｉ2Ｃ6Ｈ18Ｏ），ＯＭＣＴＳ（オ
クタメチルシクロテトラシロキサン，Ｓｉ4Ｃ8Ｈ
24Ｏ4）等を用いることができる。
【００２７】このようにして形成された酸化膜（１７）
は、配線（１６）上に設けられた親水性膜（１４）上で
は薄く、下地膜（１２）上では厚く形成されるのであ
る。下地膜（１２）上と親水性膜（１４）上の酸化膜
（１７）の膜厚比は、ＴＥＯＳでは１：０．６５，ＨＭ
ＤＳでは１：０．４，ＯＭＣＴＳでは１：０．２５（但
し、Ｏ3濃度４〜５％の場合）である。
は、配線（１６）上に設けられた親水性膜（１４）上で
は薄く、下地膜（１２）上では厚く形成されるのであ
る。下地膜（１２）上と親水性膜（１４）上の酸化膜
（１７）の膜厚比は、ＴＥＯＳでは１：０．６５，ＨＭ
ＤＳでは１：０．４，ＯＭＣＴＳでは１：０．２５（但
し、Ｏ3濃度４〜５％の場合）である。
【００２８】不活性ガスプラズマ処理によって下地膜
（１２）上に酸化膜（１７）が選択的に形成されるメカ
ニズムは、現在の所不明であるが、不活性ガスプラズマ
により下地膜（１２）の表面における原子間の結合状態
がなんらかの形で変化し、酸化膜（１７）の成長速度が
増加するためと考えられる。一方、親水性膜（１４）上
ではその表面状態が有機珪素とＯ3との反応を進みにく
くしているものと考えられる。
（１２）上に酸化膜（１７）が選択的に形成されるメカ
ニズムは、現在の所不明であるが、不活性ガスプラズマ
により下地膜（１２）の表面における原子間の結合状態
がなんらかの形で変化し、酸化膜（１７）の成長速度が
増加するためと考えられる。一方、親水性膜（１４）上
ではその表面状態が有機珪素とＯ3との反応を進みにく
くしているものと考えられる。
【００２９】このように本発明によれば、配線（１６）
の間の下地膜（１２）上に酸化膜（１７）が選択的に形
成されるので、配線間隔Ｓの大小にかかわらず、優れた
段差被覆性及び平坦性を達成することが可能となる。
の間の下地膜（１２）上に酸化膜（１７）が選択的に形
成されるので、配線間隔Ｓの大小にかかわらず、優れた
段差被覆性及び平坦性を達成することが可能となる。
【００３０】なお、Ｏ3濃度が高い状態で成膜を行うと
親水性膜（１４）上の酸化膜（１７）は表面あれを起こ
す場合がある。
親水性膜（１４）上の酸化膜（１７）は表面あれを起こ
す場合がある。
【００３１】この場合には、図４に示す如く全面エッチ
バックにより、表面あれを除去し、その後図５に示す如
く再び減圧ＣＶＤ法等により付加酸化膜（１８）を形成
するとよい。
バックにより、表面あれを除去し、その後図５に示す如
く再び減圧ＣＶＤ法等により付加酸化膜（１８）を形成
するとよい。
【００３２】
【発明の効果】以上説明したように、本発明によれば配
線（１６）の間の下地膜（１２）上に酸化膜（１７）を
選択的に形成しているので、配線間隔Ｓの大小にかかわ
らず、半導体チップ全面において優れた段差被覆性及び
平坦性を達成する効果を有し、多層配線の微細化及び高
信頼性化に寄与することができる。
線（１６）の間の下地膜（１２）上に酸化膜（１７）を
選択的に形成しているので、配線間隔Ｓの大小にかかわ
らず、半導体チップ全面において優れた段差被覆性及び
平坦性を達成する効果を有し、多層配線の微細化及び高
信頼性化に寄与することができる。
【図１】本発明の実施例に係る第１の断面図である。
【図２】本発明の実施例に係る第２の断面図である。
【図３】本発明の実施例に係る第３の断面図である。
【図４】本発明の実施例に係る第４の断面図である。
【図５】本発明の実施例に係る第５の断面図である。
【図６】従来例に係る第１の断面図である。
【図７】従来例に係る第２の断面図である。
Claims (3)
- 【請求項１】 半導体基板主面上に配線材料膜と親水性
膜を順次形成する工程と、前記親水性膜上に所望のレジ
ストパターンを形成し、前記親水性膜と配線材料膜をエ
ッチングして配線を形成する工程と、前記レジストパタ
ーンをマスクとして、前記基板主面を不活性ガスプラズ
マにより表面処理する工程と、前記レジストパターンを
除去した後に、有機珪素とオゾンとの反応を用いて前記
表面処理した基板主面上に酸化膜を選択的に形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記親水性膜は、熱酸化膜、ＰＳＧ膜又
はシリコン窒化膜であることを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項３】 前記不活性ガスは、Ｎ2プラズマガスで
あることを特徴とする請求項１又は２記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15483391A JPH053195A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15483391A JPH053195A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053195A true JPH053195A (ja) | 1993-01-08 |
Family
ID=15592881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15483391A Pending JPH053195A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053195A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226547A (ja) * | 1993-12-15 | 1995-08-22 | Nec Corp | 磁気抵抗素子とその製造方法 |
-
1991
- 1991-06-26 JP JP15483391A patent/JPH053195A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226547A (ja) * | 1993-12-15 | 1995-08-22 | Nec Corp | 磁気抵抗素子とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3100575B2 (ja) | 半導体の開口に選択的に金属を蒸着する方法 | |
| US5567661A (en) | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound | |
| JP2561011B2 (ja) | 半導体装置の製造方法 | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JP2601112B2 (ja) | 半導体装置の製造方法 | |
| JPH053195A (ja) | 半導体装置の製造方法 | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| JP2722989B2 (ja) | 配線の埋め込み方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JP2001168100A (ja) | 半導体装置の製造方法 | |
| JP3339150B2 (ja) | 半導体装置の製造方法 | |
| JPH05275424A (ja) | 半導体装置の製造方法 | |
| JPH05109717A (ja) | 半導体装置の製造方法 | |
| JPH04216630A (ja) | 半導体素子の配線形成方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH0621242A (ja) | 半導体装置及びその製造方法 | |
| JPH06283528A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 |