JPH05316135A

JPH05316135A - デュアル・リング再構成装置

Info

Publication number: JPH05316135A
Application number: JP3202233A
Authority: JP
Inventors: Robert B Hobgood; ロバート・ベントン・ホブグッド; Jay Lee Smith; ジェイ・リー・スミス; Robert D Verne; ロバート・デワイト・バーヌ; Anthony D Walker; アンソニー・ディーン・ウォーカー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-12-20
Filing date: 1991-07-18
Publication date: 1993-11-26
Anticipated expiration: 2010-06-28
Also published as: JPH0761083B2; US5383191A

Abstract

(57)【要約】（修正有）【構成】デュアル網への入出力信号を受信及び再転送す
るアダプタ１０，１５，１６と、データ端末等を接続す
る複数のポート１３と、ポートを選択的接続するスイッ
チング手段１２と、それらに接続され制御信号に応答し
て複数の構成の１つに接続要素を相互接続する再構成ス
イッチ１１と、アダプタに接続されて通信網の作用を指
示する信号を受信し、この信号に応答して生成される制
御信号を再構成スイッチに与えて複数の構成の内の対応
する１つを取るためのプロセッサ１７で構成される。【効果】エラー状態に応じて複数の回復状態の内の１つ
が取られ、再構成される単一の通信網と、それに加えて
分離される単一リングが１つ以上形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシリアル通信網に関し、
更に詳しくはデュアル・リング・シリアル網で使用され
るマルチステート再構成及びアクセス装置に関する。

【０００２】

【従来の技術】シリアル通信網は他のよく知られる通信
網、例えばマルチポイント、スター或いはメッシュ網等
よりも数多くの利点を提供する。その中でも特に、公平
に分散されるポーリング機能は大多数のステーションの
中での対等（Peer-to-Peer）通信を支援し、通信網能力
の高度利用を達成する。

【０００３】シリアル網の１つの欠点は、通信網のいず
れかの装置が故障した場合に致命的な故障につながる傾
向である。

【０００４】過去数年に渡り、シリアル通信網における
故障の検出或いは分離に関する数多くの技術が開発され
てきた。今日ＩＥＥＥ８０２．５トークン・リング（T
okenRing）で使用される有効な技術の１つが米国特許第
３５６４１４５号で開示されている。標識設定（Beacon
ing）として知られるこの技術では、故障を来した装置
もしくわステーションのすぐ下流のステーションを同ア
ドレスにより識別する。静的通信網（例えば、通信網ト
ポロギが固定或いは知られている）においては、故障を
来した通信網装置を迂回（bypass）するか修復するため
の修正作用が取られる。

【０００５】他の技術（Dual Ring Reconfiguration）
ではシリアル網における故障の分離が効果的であり、通
信網装置の故障に際して完全もしくは部分的な通信網オ
ペレーションを提供する。この技術は故障した通信網装
置を迂回するために、スイッチ手段を介して単一リング
に変換されるデュアル・シリアル・リング（dual seria
l rings）を使用する。以下に示す特許はデュアル・リ
ング再構成（Dual Ring Reconfiguration）の様々な実
施例を開示するものである。米国特許第３５１９７５０米国特許第４５２７
２７０米国特許第３８７６９８３米国特許第４５３８
２６４米国特許第４００９４６９米国特許第４５９４
７９０米国特許第４３５４２６７米国特許第４７０９
３６５米国特許第４３９０９８４

【０００６】また、下記に示す特許では、単一リングの
シリアル網の中で故障している装置を迂回するための様
々な手動及び自動的技術を開示する。米国特許第３４５８６６１米国特許第４０３５７７０米国特許第４０４８４４６米国特許第４２４５３４３米国特許第４７６３３２９

【０００７】上記技術は全てそれ自身或いは組み合わせ
において有効であるが、シリアル・リング網の全ての種
類の故障に対応する高速且つ効率的な、或いは完全な復
元を提供することはできない。

【０００８】ＩＥＥＥ８０２.５トークン・リング網の
ような最近のシリアル網は、一般的に数百以上の数多く
のポートを使用する。多くのこれらポートは利用されず
にいるか、或いは非活動状態のステーションと接続され
る。更に、ステーション（これらは各々が唯一の識別或
いはアドレスを有する）は、しばしばオペレータの都合
によりあるポートから他のポートに移動される。

【０００９】複数のステーション及びステーションに未
接続か或いは非活動状態のステーションに接続される数
多くのポートの移動性に関し、ビーコン（beacon）・メ
ッセージを伴うステーションの識別或いはアドレスは、
故障を来した通信網装置の地理的位置を示す情報をほと
んど提供しない。

【００１０】米国特許第４５０７７７７号で開示される
技術（Next Active UpstreamNeighbor）はシリアル網に
おける故障回復の管理に関して非常に有効である。しか
し、この技術による順次的ステーションの識別もしくは
アドレスは、正確に故障を来している装置の物理アドレ
スを指摘するのに十分な通信網トポロギ情報を提供しな
い。例えば、２つの隣接する活動状態のステーションは
物理的な通信網上で多くの未接続或いは非活動状態のポ
ートにより分離される可能性がある。従って、ステーシ
ョンＸが故障を検出し、またステーションＣがステーシ
ョンＸに先行していることが分かっていても、物理的に
故障装置を特定できない。

【００１１】

【発明が解決しようとする課題】今日のシリアル・リン
グ通信網は、各物理的なポートをそれが接続される活動
状態のステーションの識別もしくはアドレスに正確に関
連させるための通信網トポロギを発展させる自動操作対
応への用意がなされていない。現実的ではないが、２つ
の解決方法が考慮されてきた。１つの方法は、データベ
ース或いは管理者に対し、各活動状態のステーションが
自己の識別或いはアドレスを通信網で定義されたロケー
ションと共に入力する。この仕事はオペレータにより手
操作により行われることになり、複雑な作業となり且つ
各ステーションにおいて協調的なオペレータが必要とな
る。もう１つの方法は、各ポートに十分な知的能力が与
えられ、データベースもしくは通信網管理者に対する自
動転送のためにステーションへ自動的にロケーション情
報を提供するか、或いは接続されるステーションが活動
状態な場合には直接提供するものである。しかしこのよ
うな解決方法はコスト的観点からは現実的ではない。

【００１２】本発明の目的は、デュアル・リング・シリ
アル網に接続するためのマルチステート再構成及びアク
セス装置を提供することである。

【００１３】

【課題を解決するための手段】本発明の装置は、デュア
ル網の１次及び２次リングに接続される入出力；信号を
受信及び再転送、及び／或いは生成する３つのアダプ
タ；データ端末等を接続するための複数のポート；ポー
トを選択的に直列回路に接続する第１の制御可能スイッ
チング手段；入出力、３つのアダプタ及び第１の制御可
能スイッチング手段に接続されて、制御信号に応答して
複数の構成の１つに接続要素を相互接続する第２のマル
チステート再構成スイッチ；及び、アダプタに接続され
て通信網の作用を指示する信号を受信し、この信号に応
答して制御信号を生成し、生成される制御信号を第２の
マルチステート再構成スイッチに与えて複数の構成の内
の対応する１つを取るようにプログラムされるプロセサ
とにより構成される。

【００１４】

【実施例】図１はデュアル・トークン・リング網を表
し、４つの再構成装置ＲＣＵ１−ＲＣＵ４を含む。これ
らの装置は１次リングＰ及び２次リングＳにより相互接
続される。各ＲＣＵには８０個のポートが与えられてお
り、通常オペレーション或いは故障オペレーション以外
では、１次リングに対して端末Ｔのような装置を８０個
まで接続可能である。このように接続されると、他の装
置が接続されており且つ作動可能であれば、１次リング
Ｐを介していずれの装置Ｔｉでも他の装置Ｔｉ＋ａと通
信できる。

【００１５】装置もしくは１次リングが連結故障の場合
には、１次及び２次リングは１つ或いはそれ以上のＲＣ
Ｕ内のスイッチング網を介して再構成されて単一のリン
グを形成し、故障した装置が置換されるか修理されるま
で、該リング上で全てのもしくはいくつかの装置Ｔが通
信を継続する。これについては後に図を参照しながら説
明する。再構成を支援するために、Ｐ及びＳリングにお
ける信号の流れは１方向であり、図１の中で連結セグメ
ントＰ及びＳの矢印方向により示されるように互いに反
対方向である。

【００１６】図２及び図３は単一のＲＣＵのブロック図
である。図２では情報信号（或いはデータ）の流れだけ
が表されており、図３ではＲＣＵの様々な装置の間の内
部通信だけを表している。図２及び図３において、同一
の装置に対応して同一の参照番号が使用されている。

【００１７】再構成スイッチ１１は１次及び２次リング
に接続され、アダプタ１０、１５、１６と４つの直列に
接続されるセグメント・スイッチ１２と８０個のポート
１３を通じて機能する。スイッチ１１は図４Ａ−図４Ｄ
に示すいずれかのスイッチング状態にあってアダプタを
相互接続し、セグメントにより機能されるポートがスイ
ッチされる。これらの状態については後に更に詳細に説
明するが、続く説明はスイッチ１１が図４Ａに示す通常
状態の場合を仮定したものである。。

【００１８】ＰＩアダプタ１０によりパスされる情報信
号は再構成スイッチ１１を介して、コンダクタ１上の第
１のセグメント・スイッチ１２に供給される。セグメン
ト・スイッチ１２はリレー動作による複数極ダブル・ス
ロー・スイッチであり、１つのポジションにおいて、コ
ンダクタ１をコンダクタ２に、またコンダクタ３をコン
ダクタ４に接続する。別のポジションでは、コンダクタ
１は直接コンダクタ４に、またコンダクタ２はコンダク
タ３に接続される。

【００１９】コンダクタ２は２０個のポートを有するポ
ート・モジュール１３の１つの入力に接続され、各ポー
トには端末Ｔのような装置が接続される。各ポートには
セグメント・スイッチ１２と同様なリレー動作による複
数極ダブル・スロー・スイッチ１４が提供され、１つの
状態としてはコンダクタ１´をコンダクタ２´に、また
コンダクタ３´をコンダクタ４´に接続する。第１のポ
ートのコンダクタ４´は第２のポートのコンダクタ１´
に接続され、このように全てのポートのスイッチ状態を
維持することにより全ポートの直列接続を形成する。

【００２０】全てのポートが活動状態であれば（すなわ
ち活動状態である装置Ｔが接続される）、全てのスイッ
チ１４は既に述べた第１の状態であり、装置Ｔ１−Ｔ２
０は直列に接続され、ＰＩアダプタ１０によりパスされ
る情報信号は装置Ｔ１−Ｔ２０を通じて直列にパスさ
れ、第１のセグメント・スイッチ１２に戻される。第
２、第３、第４のセグメント・スイッチ１２及びそれに
関連するポートと接続される装置についても同様にして
動作する。

【００２１】第４のセグメント・スイッチ１２のコンダ
クタ４は、再構成スイッチ１１によりＰＯアダプタ１５
の入力に接続され、アダプタ１５の出力は１次リングＰ
（ｏｕｔ）に接続される。

【００２２】通常モードでは、情報信号はＰ（ｉｎ）経
路に到達し、ＰＩアダプタ１０、第１のセグメント・ス
イッチ１２及び活動状態の接続装置Ｔ１−Ｔ２０を通じ
て直列に伝達される。その後、残りのセグメント・スイ
ッチ１２及びそれに関連する活動状態の接続装置Ｔ、そ
してＰＯアダプタ１５を通じて伝わる。

【００２３】また通常モードでは、２次リングＳ経路上
の情報信号は再構成スイッチ１１を介してＳアダプタ１
６を通じ、Ｓリングの出力側に直接伝達される。全ての
ＲＣＵがこのモードの時は、Ｓリングは装置Ｔからの情
報信号を伝搬しない。他のモード（図４Ｂ−図４Ｄ）で
は、装置Ｔからの情報信号は単一のリングに再構成され
た１次及び２次リングの両方の１部を横断する。

【００２４】セグメント・スイッチ１２及びポート・ス
イッチ１４は、図３で実線で示されるコンダクタ１８を
介してマイクロプロセサ１７により制御される。アダプ
タ１０、１５、１６は図３でダッシュ線で示されるバス
１９上においてマイクロプロセサ１７と通信する。

【００２５】アダプタ１０、１５、１６は構成及び作用
においてIBM 16/4 Token RingAdapter/A と本質的に類
似である。このアダプタはトークン・リング媒体とのイ
ンタフェースを行い、ＩＢＭＰＣ或いは同等のパーソ
ナル・コンピュータの入出力バスに接続される。アダプ
タとＰＣとの間の情報交換は共有メモリ技術により達成
される。

【００２６】この技術では、各装置が読込み／書込みで
きるメモリ領域が提供される。装置は周期的にメモリを
チェックし、装置の１つがメモリ内容の１部或いは全部
を変更した場合を検出する。このメモリ領域の１部は多
くのフラグ・ビットを含み、各ビットは意味合い及び機
能に関して定義される。

【００２７】アダプタ機能を変更するために、３つの追
加フラグが定義される。第１のフラグ（ＴＢＦ）がセッ
トされると、アダプタはビーコン再構成（ＢＮＲ）フレ
ームの転送を許可される。ＢＮＲフレーム及びビーコン
通常（ＢＮＮ）フレームはＩＥＥＥ８０２.５標準によ
りフォーマット及び内容に関して定義される。第２のフ
ラグＭＢＦはアダプタに対し、受信中の内容の代わりに
ＢＮＲフレームを転送するよう指示する。第３のフラグ
ＤＩＳ＿ＴＸはアダプタに対し、受信中の内容が何であ
れ、その代わりにＢＮＮフレームを転送することにより
達成される転送経路をブレークするように指示する。後
述するマイクロプロセサ１７により成される図５−図１
７のフロー図で示されるこれらの機能は、ＩＮＴＥＬ社
の８０Ｃ１８６マイクロプロセサにより実行される。

【００２８】前述したように、図４Ａで示されるスイッ
チ１１の状態はＲＣＵの通常状態である。すなわち故障
が検出されていない場合である。スイッチ１１がこの状
態の場合は、全てのポートはＰリング上でアダプタ１０
と１５の間において直列な回路として接続され、アダプ
タ１６はＳリングに挿入される。

【００２９】アダプタ１０はＰリング上で上流の故障を
検出すると、通常ビーコン・フレーム（ＢＮＮ）を生成
し、シリーズ回路を介して下流のアダプタ１５にＢＮＮ
フレームを転送する。更に、バス１９を介してこの状態
を示すメッセージをマイクロプロセサ１７に送る。故障
としてはいくつかの形態があるが、最も一般的なのはケ
ーブル内の断線による信号の途絶か、或いは上流のＲＣ
Ｕの回路装置の故障である。この時には、マイクロプロ
セサ１７は故障を記録し、スイッチ１１の状態を変更す
る以前に追加情報を待機する。

【００３０】アダプタ１５はＢＮＮフレームを受信する
と、ビーコン再構成フレームＢＮＲを下流の１次リング
Ｐ（ｏｕｔ）に転送する。同時に、バス１９を介してマ
イクロプロセサ１７に伝える。アダプタ１５からのメッ
セージは記録され、マイクロプロセサ１７はバス１９を
介してメッセージをアダプタ１６に送る。これによりア
ダプタ１６はＢＮＮフレームを下流のＳリング上に転送
する。上流のＰリング及び下流のＳリングの両者が共に
断線している場合には、アダプタ１６からのＢＮＮフレ
ームはどの装置によっても検出されない。しかし、この
場合には隣接するＲＣＵのＳリング上の次に来る下流の
アダプタ１６が断線或いは故障を検出し、Ｓリング上で
のＢＮＮフレームの転送を初期化することになる。ま
た、上流のＰリングだけが故障した場合は、ＢＮＮフレ
ームはＳリング上の次の下流に位置するＲＣＵのアダプ
タ１６に到達する。

【００３１】アダプタ１５からのＢＮＲフレームは下流
に転送され、各アダプタ１０は接続されているマイクロ
プロセサ１７にＢＮＲフレームを受信したことを知らせ
る。マイクロプロセサ１７はタイマをセットし、Ｓリン
グ上の関連するアダプタ１６がＢＮＮフレームの受信に
関し、上流のＳリングの故障を検出したか否かを確認す
る。アダプタ１６が故障を検出していない場合は、タイ
マが終了するまで何ら措置も取られない。

【００３２】リングの伝搬時間を考慮して時間間隔が十
分に長い場合は、１次リング内の故障が発生したすぐ上
流のＲＣＵは、２次リングＳ上の故障を検出するか、或
いは他の介在するＲＣＵがタイムアウトする以前に、同
リング上でＢＮＮを、また１次リング上でＢＮＲを受信
する。

【００３３】Ｐリング上で受信されるＢＮＲ及びＳリン
グ上のＢＮＮ或いは故障検出等に関する上述の条件を満
足するために、マイクロプロセサ１７はスイッチ１１を
図４Ｃで表される状態に再構成する。この状態では、受
信されたＢＮＲフレームは２次リングＳ上にループ・バ
ックされる。このＢＮＲが介在するアダプタ１６により
受信されると、関連するマイクロプロセサはタイムアウ
ト期間をリセットし、通常モードを維持する。

【００３４】上流のＰリング故障を検出するＲＣＵのア
ダプタ１６が、関連するアダプタ１５により初期化され
るＢＮＲフレームを受信すると、このフレームはマイク
ロプロセサ１７に送られて、マイクロプロセサ１７はア
ダプタ１５の識別を認識し、内部チェックの後に図４Ｂ
に示す状態にスイッチする。この時にはデュアル・リン
グは再構成されており、検出したＲＣＵを終端に有する
場合（図４Ｂ）と、断線或いはＰリング内の故障の上流
に位置するＲＣＵを他の終端に有する場合（図４Ｃ）
と、また多くの介在するＲＣＵが通常状態に接続される
場合（図４Ａ）とがある。

【００３５】故障したリング・セグメントは最初に故障
を検出したアダプタ１０（図４Ｂ）とＰリング上の故障
のすぐ上流に位置するＲＣＵのアダプタ１６とを含む。
これら２つのアダプタはＢＮＮフレームを送信するが、
このフレームは故障のために効果的ではなく、デュアル
・リング・オペレーションを復元しない。故障が取り除
かれると、１つのアダプタが最初に完全なＢＮＮフレー
ムを受信し、再転送する。これらのアダプタの１つが自
己の識別と共にＢＮＮを受信すると、非動作リング部分
が完全か或いは復元されたことを知ることができる（す
なわちＢＮＮフレームが１周したことになる）。この
時、ＩＥＥＥ８０２.５標準に従う通常の回復が実行さ
れる。これが完了すると、関連するマイクロプロセサは
スイッチ１１を通常状態（図４Ａ）に指示し、デュアル
・リング・オペレーションは復元される。

【００３６】図４Ａ、図４Ｂ、図４ＣではＲＣＵ内の全
てのポート１−８０は２つのアダプタにより挟まれてい
る。図４Ａ及び図４Ｃではアダプタ１０及び１５はポー
ト１−８０を挟み、一方、図４Ｂではアダプタ１６及び
１５がポート１−８０を挟んでいる。図４Ｄに示す状態
では、ポート１−８０はアダプタ１６だけに接続される
が、通信網上の他の全てのポートからは分離される。

【００３７】ＩＥＥＥ８０２.５標準で公表されている
リング・ポール（RING POLL）機能に関するこの回路構
成は、マイクロプロセサ１７による装置の識別の相関を
可能とする。リング・ポール機能はＩＥＥＥ８０２.５
トークン・リングで実施されており、以下で簡単に説明
する。リングが最初に開始されるか或いは故障から回復
されると（これは通常、装置がリングに入る場合か或い
はリングから去る場合に発生する）、全ての装置は処理
に入り、リング上で最も高いアドレス或いは識別を有す
る活動状態の装置を活動状態モニタとして選択する。一
方、他の全ての装置はスタンバイ状態モニタの役を演ず
る。

【００３８】処理が完了すると、活動状態モニタは活動
状態モニタ存在（ＡＭＰ）フレームを転送する。このフ
レームはＦＲＯＭアドレス・フィールド内の同報通信Ｔ
Ｏアドレス・フィールド及び自己のアドレスを含む。更
に、該フレームはフレーム・コピー・ビットを有する。
リングは直列なので、下流に位置する次の活動状態であ
るステーションは、他のどのステーションよりも以前に
フレームを受信する（フレームが同報通信アドレスを含
む）。フレーム・コピー・ビットがセットされていない
ので、当該ステーションは活動状態モニタが自己の上流
に隣接する活動状態の装置（ＮＡＵＮ）であることを知
り、この情報を記憶する。また、当該ステーションはフ
レーム・コピー・ビットを再転送する以前にセットし、
リング上のその後の装置は活動状態モニタが自己のＮＡ
ＵＮと誤判断することはない。

【００３９】この装置はトークン・フレームを待機し、
フレームの受信後にスタンバイ・モニタ存在（ＳＭＰ）
フレームを転送する。ＡＭＰフレーム同様、ＳＭＰフレ
ームもＦＲＯＭアドレス・フィールド内の自己の装置ア
ドレスと、ＴＯアドレス・フィールド内の同報通信アド
レスと、フレーム・コピー・ビットとを含む。下流に位
置する次の活動状態の装置は上述した処理を繰り返す。

【００４０】この処理は、活動状態モニタがＳＭＰフレ
ームをセットされていないフレーム・コピー・ビットと
共に受信するまで繰り返される。受信した時には、リン
グ上の各活動状態の装置は自己のＮＡＵＮのアドレス或
いは識別を獲得しており、リング・ポール処理は完了し
ている。しかし、上述した処理では情報が不十分なた
め、装置とそれに接続されるポートとを相関させること
ができない。いずれの装置も装置の識別を順番にコピー
できる。しかし、装置の識別を特定のポート或いは物理
ロケーションと相関させるのに十分な情報を得ていな
い。

【００４１】本発明によれば、１つのアダプタ１０及び
１５は、マイクロプロセサ１７で受信される全てのリン
グ・ポール・メッセージをパスする。この中には自己の
リング・ポール・メッセージも含まれる。このようにし
てマイクロプロセサ１７は、リング・モニタが行うよう
に、順番にリング上の装置の全ての識別を受信する。し
かし、リング・モニタとは異なり、自己のアダプタ１
０、１５、１６が挟み込むところの識別及び８０個のポ
ートの状態とを知り、従ってこれらの識別を活動状態の
ポートと相関させるのに十分な情報を有している。受信
される識別或いはアドレスの数が活動状態のポートの数
と一致すれば、この相関は正しいものと見なされる。更
に信頼性が望まれる場合には、マイクロプロセサは相関
が正しいと決断するまでに、２回のリング・ポール・サ
イクルを待機することが可能である。

【００４２】この情報は獲得されると、マイクロプロセ
サによりアダプタ（１０、１５、１６）の内の１つを介
して、装置の１つに常駐する IBM LAN Network Manager
プログラムのような管理者プログラムに転送される。管
理者プログラムはこのようにして、全てのＲＣＵから全
通信網のための正確なトポロギ情報を受信する。本発明
の１つの優れた利点は、現在存在する装置に対する変更
或いは各ポートに対する知的機能の追加無しに、このト
ポロギ情報を生成することである。

【００４３】ＩＥＥＥ８０２.５標準に従い、ポートに
接続されて通信網への加入を所望する装置はｄ.ｃ.信号
を供給しなければならない。この信号はプロセサ１７が
ポートの使用を可能としていれば、スイッチ１４に対し
装置を挿入するよう指示する。また、信号はバス１８上
をプロセサ１７に送られる。こうしてプロセサ１７は活
動状態／非活動状態のポートのテーブルを保持するのに
十分な情報を入手する。装置は活動状態である間は、
ｄ.ｃ.電流を維持し、パワー・ダウン或いは他の理由に
より非活動状態になる場合は、ｄ.ｃ.電流は除去され、
マイクロプロセサ１７はこの状態及びｄ.ｃ.電流の欠如
によりスイッチ１４が代替状態或いはバイパスに変化し
たことをセンスし、テーブル内のポートの状態をバイパ
ス切り替えへと変更する。

【００４４】リング・ポール処理の間、マイクロプロセ
サ１７はテーブルを作成し、このテーブルにはこれらス
テーションの識別が含まれる。識別は３つの接続される
アダプタ（１０、１５、１６）の内の選択される２つの
識別により挟み込まれる。故障が存在しない場合（例え
ば装置がｄ.ｃ.信号を除去せずにリング・ポール・シー
ケンスに応答しない場合）は、報告するステーションの
数が活動状態のポートの数と一致し、また識別が順次提
供されるために、これらはすぐに在住する特定のポート
と相関連される。

【００４５】リング・ポールが装置に対応するポートを
通過した後に、但しリング・ポール・シーケンスが完了
する以前に装置が活動状態になる場合には、別の明らか
なエラーが発生する。修正されるデータの信頼性を高め
るために、データが正確かどうかを判断する以前に２回
のリング・ポール・シーケンスを行うことが望ましい。

【００４６】既に理解されるように、３つのアダプタ１
０、１５、１６を設けることにより、図４Ａ−図４Ｃで
表した構成の下でトポロギ生成が実施され、またスイッ
チ状態の変化を生ぜしめる故障が消滅した場合には、非
作動のリング部分（図４Ｂ及び図４Ｃ）に接続されるア
ダプタの回復に対処する。図４Ｄの状態においては、ア
ダプタ１６を介して接続される装置は通信網の残りの装
置から分離され、アダプタ１６により提供される全ての
リング・ポール・メッセージ或いは他の情報は、マイク
ロプロセサ１７が制御するポートに接続される装置に関
連される。

【００４７】分離状態（図４Ｄ）においては、アダプタ
１６は自己のポートを介してＲＣＵに接続される活動状
態の装置と共に、単一のリングに接続される。ＲＣＵの
パワー・ダウン状態に加え、ＲＣＵ内部の故障或いは接
続される装置もしくはケーブルの故障が検出されるとこ
の状態になる。この状態により通信網の残りの装置は単
一のループとして動作することとなり、マイクロプロセ
サ１７は内部故障箇所を決定し、１つ或いはそれ以上の
ポート・スイッチ１４及び／或いは１つ或いはそれ以上
のセグメント・スイッチ１２のオペレーションを適宜介
することにより、局所オペレーションを復元する。

【００４８】第５番目の状態（アダプタＳ及びＰＯが置
き換わる以外は図４Ｄと同様）は２つの故障がリング上
で同時に発生した場合に存在する。故障の１つはＲＣＵ
のアダプタ１０の上流で発生し、もう一方の故障はＲＣ
Ｕのアダプタ１５の下流で発生する。この状態ではアダ
プタ１０はＲＣＵの上流側の非作動のリングに接続さ
れ、アダプタ１６は下流側の非作動のリングに接続され
る。アダプタ１５は分離される作動リングにＲＣＵに接
続される活動状態の装置と共に接続される。

【００４９】図５−図１７は上述した機能を実施するた
めのマイクロプロセサ１７のプログラムのフロー図であ
る。更に詳しくは、図５−図８は指示に従い結合される
ことにより、全体的な処理ルーチンを定義する。図９−
図１３は図中に示されている名称の個々のモジュールを
表し、図１４及び図１５はタイマーが終了したときに実
施されるルーチンを示す。

【００５０】下記にリストされ定義される用語は図５−
図１７のフロー図の中で使用されるものである。

【００５１】Ｔ１Ａ、Ｔ１Ｂ、Ｔ２−Ｔ６及びＲＡＴ
（Recover Activate Timer: 回復活動化タイマー）はフ
ロー図の中でセット及びリセットされる異なるタイマー
を識別する。

【００５２】ＢＮＲ＝ビーコン再構成（Beacon
Reconfigure）ＢＮＮ＝ビーコン通常（Beacon N
ormal）ＲＲ１＝回復要求１（この状態は
ＰＯがＢＮＮを受信或いはＢＮＲを送信するときに存
在）ＲＲ２＝回復要求２（この状態は
ＰＯがＢＮＲを送・受信するときに存在）ＷＲＡＰＲＩ／ＲＯ＝スイッチ状態（図４Ｄ）ＷＲＡＰＲＯ＝スイッチ状態（図４Ｃ）ＷＲＡＰＲＩ＝スイッチ状態（図４Ｂ）ＵＮＷＲＡＰＲＩ／ＲＯ＝スイッチ状態変化（図４
Ｄから図４Ａ）ＵＮＷＲＡＰＲＩ＝スイッチ状態変化（図４
Ｂから図４Ａまたは図４Ｄまたは図４Ｃ）ＵＮＷＲＡＰＲＯ＝スイッチ状態変化（図４
Ｃから図４Ａまたは図４Ｄまたは図４Ｂ）ＬＭ＝ＬＡＮＭＡＮＡＧＥＲ
（IBM Network LANManager Program 等のプログラム製
品でネットワーク・オペレーション情報を収拾し、ネッ
トワーク上の装置にコマンドを発行する）ＭＲＯ＝マージ・リング・アウト
・フラグ（Merge RingOut flag（このフラグはリング・
インが非作動の場合は常時０にセットされる）ＭＲＩ＝マージ・リング・イン・
フラグ（Merge RingIn flag）（このフラグはリング・
インが非作動の場合は常時０にセットされる）ＡＭＰ＝活動状態モニタ存在（Ac
tive Monitor Present）（ＩＥＥＥ８０２.５標準で規
定されるメッセージ）ＲＦ＝回復フラグ（Recovery F
lag）ＲＣ＝回復カウンタ（Recovery
Counter）ＮＲＥ＝回復不可エラー・フラグ
（Non-RecoverableError Flag）ＮＡＵＰ＝次の活動状態上流ポート
（Next ActiveUpatream Port）ＡＭ＝接続モジュール（セグメ
ント・スイッチ及び接続ポート）（Attachment Modul
e）ＡＭＴ＝テスト下の接続モジュー
ル（AttachmentModule Under Test

【００５３】図５Ａ−図１７の説明では、通信網は図１
に示すように構成され、少なくとも３つのＲＣＵを含
む。もしもＲＣＵ間でブレークが発生すると、１つのＲ
ＣＵが１次リングＰ上でブレークのすぐ下流に位置し、
別の１つがブレークの上流に位置することになる。そし
て他のＲＣＵは上記定義された２つのＲＣＵの中間に位
置する。ブレークがＰＩアダプタ及びＰＯアダプタの間
で発生すると、ブレークを検出したＲＣＵは図４Ｄに示
す再構成スイッチ状態を取り、他の全てのＲＣＵはブレ
ークの中間に介在することになる。

【００５４】プログラムはパワー・オン時に図５Ａに示
すように起動される。開始ブロックで示されるように、
フラグ・ビットＤＩＳ＿ＴＸ、ＭＢＦ、及びＴＢＦはア
ダプタＰＩ、ＰＯそしてＳに対してＯＦＦにセットされ
る。この時スイッチ１１は図４Ｄに示す状態であり、プ
ログラムは図８Ｂの（Ｇ）で示すメイン・プログラムの
サブルーチンへ分岐する。故障がない場合には、Ｓアダ
プタはＡＭＰフレームを受信しており（８０１）、タイ
マＴ６はリセットされているので（８０２）、プログラ
ムは図８Ａの６に分岐する。ＲＩはラップ（ｗｒａｐ）
されており（８０３）、ＭＲＩ＝１（８０５）、またＰ
ＩがＡＭＰを受信しているので（８０４）、ＲＩはラッ
プを解除する（８０６）。

【００５５】再びプログラムは図８Ａの６に分岐する。
この時ＲＩはラップされていない。ＰＯがＢＮＮを受信
（８０７）或いは送信（８０８）中であれば、タイマＴ
６が活動状態でない場合（８０９´）にはロードされ始
動される（８０９）。タイマＴ６が活動状態の場合に
は、８１０に移行する。しかし、ここではＲＯは作動可
能であり、プログラムが直接８１０に移行する場合を想
定している。その際、既に説明したように、ＳはＡＭＰ
フレームを受信済みである。８１１ではＲＯは作動可能
であり、ＭＲＯ＝１であるのでＲＯはラップを解除さ
れ、タイマＴ１Ａ、Ｔ１Ｂはリセットされる（８１
２）。プログラムは図５のＡに戻り、ここでＴＢＦ（Ｐ
Ｏ及びＳ）がＯＮされ（５０２´）、ＲＩ、ＲＯ或いは
内部（ＰＩとＰＯの間の）故障が発生しない場合にはブ
ロック５０２−５０５をループする。この時のＲＣＵス
イッチの状態は図４Ａに示す状態である。

【００５６】通信網はデュアル・リング網或いは単一リ
ング再構成網として作用する。デュアル・リング網とし
て作用するのは、全てのＲＣＵがパワー・オンされ、故
障が存在しない場合だけである。単一の故障が存在する
か、或いは１つもしくは複数の隣接するＲＣＵがパワー
・ダウンされると、２次リングの１部を含む単一リング
が作動可能となる。２つ以上の故障或いは２つ以上の非
隣接ＲＣＵがパワー・ダウンすると、２つ或いはそれ以
上の独立の単一リングが作動可能となる。以下の説明は
これらの状態には影響されず、類似の状況にある全てＲ
ＣＵに適応する。

【００５７】故障或いはブレークが１次リングで発生す
ると、１つのＲＣＵがブレークのすぐ下流に位置し、別
のＲＣＵがブレークのすぐ上流に来ることになる。他の
ＲＣＵは上記上流及び下流のＲＣＵの中間に介在するこ
とになる。

【００５８】最初にブレークの下流のＲＣＵについて考
察する。ＰＩアダプタがブレークを検出し、ＢＮＮを転
送して状態がプログラムに通信される。ＰＯアダプタは
ＢＮＮを繰り返さないが、ＢＮＲを１次リングの下流側
に転送し、このことをプログラムに報告し、プログラム
をＲＲ１状態に入力する。するとプログラム（図５Ａ）
はブロック５０２からブロック５０７に移行する。図５
Ａでは２つの回復要求状態ＲＲ１及びＲＲ２が使用され
る。ＲＲ１はＰＯアダプタがＢＮＲフレームを送信する
か、或いはＢＮＮフレームを受信するとき発生し、ＲＲ
２はＰＯアダプタがＢＮＲフレームを受信し、ＢＮＲフ
レームを繰り返すときに発生する。この情報はＰＯアダ
プタによりプログラムに提供される。この時タイマＴ１
Ａは活動状態ではなく、タイマＴ１Ａ及びＴ１Ｂはロー
ドされ始動されて（５０８）、プログラムは１に戻る。
プログラムはタイマＴ１Ａが終了するのを待って処理を
継続する（５０９）。タイマＴ１Ａが終了すると、プロ
グラムはＳアダプタ内のＤＩＳ＿ＴＸビットをＯＮまた
ＴＢＦビットをＯＦＦし、ＳアダプタにＢＮＮフレーム
を送信させ、ＰＯアダプタはＢＮＲフレームを送信す
る。すなわち、ＰＯアダプタのＴＢＦビットは以前にＯ
Ｎされており、ＰＩアダプタより転送されるＢＮＮフレ
ームを受信済みであるからである（５１０）。ＰＯが自
己のＢＮＲフレームを受信すると（図５Ｂの５１１）、
タイマＴ１Ａ及びタイマＴ１Ｂはリセットされ、ＤＩＳ
＿ＴＸ（ｓ）はＯＦＦされ（５１２）、プログラムは１
に戻る。ＰＯは自己のＢＮＲを受信しているので、１次
リングはそのままの状態でブレークの指示は消滅する。

【００５９】ＰＯが他のアダプタよりＢＮＲを受信する
と（５１３）、タイマＴ３をロード及び始動し、ＤＩＳ
＿ＴＸ（ｓ）をＯＦＦしてＴＢＦ（ｓ）をＯＮする（５
１６）。そして、プログラムは図６のＢに分岐する。し
かし、今回はこのようには移行せず、ブロック５１３´
においてプログラムはＳアダプタがＰＯのＢＮＲを受信
したかどうかを判定する。受信していれば、タイマＴ５
はリセットされ、ＤＩＳ＿ＴＸ（ｓ）はＯＦＦされ、再
構成スイッチ１１を図４Ａの状態から図４Ｄの状態に変
化することにより、リング・イン（ＲＩ）及びリング・
アウト（ＲＯ）がラップされる（５１４）。プログラム
は次に図７のＣに分岐する。この時点で、内部回復モジ
ュールを実行し（７０１）、ＴＢＦ（ＰＯ及びＳ）はＯ
ＦＦされる（７０１´）。内部回復ルーチンは図９で詳
細に示される。仮定された状態におけるこのモジュール
の機能は、Ｓアダプタと図４Ｄに示すＲＣＵにより制御
される全ての活動状態ポートを含む分離されたリングの
完全性をチェックすることである。もしも分離されたリ
ング上に故障が存在しない場合には、ＳアダプタはＡＭ
Ｐフレームを受信し（７０２）、リング・アウト（Ｒ
Ｏ）が作動可能となり、ＭＲＯは１となる（７０３）。
リング・アウト（ＲＯ）はラップを解除され（７０
４）、再構成スイッチは図４Ｄの状態から図４Ｂの状態
に変化する。タイマＴ１Ａ及びＴ１Ｂはリセットされ
（７０５）、プログラムは図５ＡのＡに戻る。

【００６０】次に、ブレーク或いは故障のすぐ上流のＲ
ＣＵについて考察することにする。このＲＣＵが取る動
作は、ＰＯのＢＮＲを下流のＲＣＵのＳに戻し、上述の
単一の作動リングのその後のフォーメーションを決定す
る。図５Ａに戻り、上流のＲＣＵは前述の下流のＲＣＵ
のところで説明したのと同じパワー・オン自己テストを
通過する。図５ＡのＡから説明を再開する。

【００６１】プログラムはブロック５０２、５０３及び
５０４を否定結果で通過するものと仮定する。ＰＯアダ
プタはＢＮＲフレームを受信して繰り返すので、ＲＲ２
が満足されブロック５０５を肯定で通過する。タイマＴ
１Ｂはブロック５１５でチェックされ、その結果は活動
状態ではない。タイマＴ３がロードされて始動され、Ｓ
アダプタ・フラグ・ビットが変化され（５１６）、プロ
グラムは図６のＢに分岐する。

【００６２】図６においてブロック６０１でＳアダプタ
がＢＮＲを受信したかどうかをチェックする。受信して
いる場合は、タイマＴ１Ａ及びＴ１Ｂがリセットされ、
プログラムは図５ＡのＡに分岐する。ブロック６０２、
６０３、６０４において応答が肯定の場合は、タイマＴ
４がロードされて始動され、ＳアダプタのＭＢＦフラグ
・ビットがＯＮされる（６０５）。応答が否定の場合に
は、Ｓアダプタがブレークを検出すると（６０６）、タ
イマＴ６がリセットされ（６０７）、プログラムはＲＯ
をラップし、図８ＡのＤに分岐する。また、ブロック６
０２−６０４のいずれかの条件が満足されてタイマＴ４
が始動される場合は、ブロック６０８がすぐ上流のＲＣ
Ｕのために否定され、タイマＴ４が終了か（６１０）或
いはＳアダプタがブレークを検出すると（６１１）は、
プログラムはＲＯをラップし、タイマＴ６をリセット
し、ＭＢＦ（ｓ）をＯＦＦして（６０９）、図８ＡのＤ
に分岐する。

【００６３】図８ＡのＤに分岐の後、ＰＯ及びＳのＴＢ
Ｆフラグ・ビットはＯＦＦされ（８０３´）、仮定され
た条件下ではプログラムはブロック８０３を否定側で通
過し、ブロック８０７、８０８、８１０及び８１３−８
１５をループし、ラップ・リング・アウト（Ｗｒａｐ
ＲＯ）状態（図４Ｃ）となる。このループでは、プロ
グラムはＳアダプタからの入力をモニタする（ブロック
８１０）。ＳがＡＭＰフレームを受信すると、上流のＲ
ＣＵのＳアダプタ及び下流のＲＣＵのＰＩアダプタ間の
２次及び１次リング経路が作動可能であることを示し、
ＭＲＯが１となり、ループ内のブロック８１１及び８１
２を通過する（その際ＲＯはラップを解除される）。プ
ログラムは図５ＡのＡに戻り、ここでブロック５０２−
５０５をループする。故障が発生しない限り、プログラ
ムはブロック５０２−５０５をループする。

【００６４】下流のＲＣＵは前述したように、ＲＯのラ
ップを解除した後（図７のブロック７０４）、図５Ａの
Ａの戻る。但し、ＲＩはラップされたままである。ブロ
ック５０２−５０５をループする間、ＰＩはＡＭＰを受
信するのを待つ（５０４）。受信すると、自己のＲＩと
上流のＲＣＵのＲＯ間の１次及び２次リング内の故障が
除去されたことが判断でき、ＭＲＩが１であれば（５０
６´）、ＲＩはブロック５０６においてラップ解除され
る。上流のＲＣＵが自己のＲＯを同様の条件において、
すなわちＳがＡＭＰを受信したことによりラップ解除す
るので、デュアル・リングは復元される。

【００６５】上流及び下流のＲＣＵの間に介在するＲＣ
Ｕは、上流のＲＣＵとして図５Ａ、図５Ｂの同一の経路
を取る。しかし、図６では、ＳアダプタによるＢＮＲの
受信は、ＢＮＲをタイマＴ３或いはＴ４のどちらの終了
以前に受信したかに応じて、ブロック６１２或いは６１
３でタイマＴ１Ａ及びタイマＴ１Ｂをリセットの後、Ｒ
ＣＵ内のプログラムを図５ＡのＡに戻す。これらのＲＣ
Ｕはスイッチの状態を変化することはないが、図４Ａの
状態を維持する。

【００６６】ＰＯアダプタがブレークを検出すると（５
０３）、タイマＴ２がロード及び始動され（５１７）、
プログラムはループ５１０、５１１、５１３´及び５１
８をループする。ＰＯがＢＮＲフレームを受信する以
前、或いはＳがＰＯのＢＮＲフレームを受信する以前に
タイマＴ２が終了すると、ＲＩ／ＲＯがラップされ、Ｄ
ＩＳ＿ＴＸ（ｓ）がＯＦＦされ（５１９）、プログラム
は図８ＢのＥに分岐する。この時、内部回復モジュール
（図９Ａ）が呼出される（８１７）。このモジュールは
分離されたリング（図４Ｄ）内の故障した装置を突きと
め、またバイパスするために使用される。問題の装置が
バイパスされると、ＳアダプタはＡＭＰフレームを受信
し（８０１）、タイマＴ６をリセットして（８０２）、
前述のように図８の６に移行する。

【００６７】一方、バイパスが可能でないと、プログラ
ムはＰＯアダプタがＡＭＰフレームを受信するまで（８
１８）、ブロック８１８、８１９及び８０１をループす
る。受信すると、タイマＴ５はリセットされ（８２
０）、プログラムは図７のＣに分岐する。

【００６８】プログラムが図８の８２０から図７の５に
分岐する時には、ＲＩ／ＲＯがラップされ回復不能エラ
ーが分離されたリング上に存在することになる。この場
合は、ＳはＡＭＰフレームを受信せず（７０２）、プロ
グラムはブロック７０７−７１１及び７０２をループ
し、故障の修正をペンディングとするか、或いはタイマ
Ｔ５が７０９で終了すると、図８ＢのＥに分岐する。プ
ログラムがブロック７０７或いは７０８を肯定で通過す
ると、タイマＴ５が活動状態かどうかがチェックされる
（７１３´）。活動状態でないと、タイマＴ５がロード
されて始動され（７１３）５に戻る。活動状態の場合
は、ブロック７０９を実施して前述のように移行する。
アダプタＰＯがＢＮＲフレームを受信すると、タイマＴ
５はブロック７１４でリセットされる。ＰＯアダプタが
ブレークを検出すると（７１０）、図８のＥへの分岐が
また発生する。ブロック７０３でＭＲＯが１でないと
（すなわちＲＯが非作動状態である）、タイマＴ６をリ
セットして、図８ＡのＤに分岐する。

【００６９】図８ＡでタイマＴ６が終了するか（８１
３）、或いはＰＯアダプタがブレークを検出すると（８
１４）、ＲＩをラップし（８２１）、プログラムはブロ
ック８１７´に分岐し、図９（図９Ａ、図９Ｂ）に示す
内部回復ルーチンを遂行して、そこから前述のように制
御を続行する。

【００７０】図９に示す内部回復モジュールは、ＲＩ／
ＲＯがラップされたとき（図４Ｄ）だけ入力される。ブ
ロック９０１では回復フラグが１にセットされる。ＲＡ
Ｔタイマが活動状態であれば（９０２）、同タイマはブ
ロック９０３でリセットされ、ＮＲＥがブロック９０４
で偽にセットされる。内部リングが回復すると（９０
５）（すなわちＡＭＰフレームを受信する）、回復カウ
ンタ値がブロック９０６でチェックされる。同値が３で
ないと、すなわち分離したリング上で故障が存在しない
と、ＲＡＴタイマがロードされて始動され（９０７）、
全ての不良装置がＬＡＮマネージャに報告される。もし
リング上に常駐する場合は（９０８）、ＲＦフラグは０
にセットされる（９０８´）。回復カウンタＲＣは故障
もしくはエラーが見い出されない場合だけ３となり、こ
の時エラーが発見されなかったことが報告されて（９０
９）、回復再試行カウンタが始動される（９１０）。そ
の後プログラムは分岐点へ戻る。

【００７１】分離したリング上に故障或いはエラーが存
在すると、ＮＲＥが偽でＲＣが０と仮定すると、プログ
ラムはブロック９１１及び９１２を通過する。回復カウ
ンタＲＣは、ＲＡＴタイマが終了すると０にリセットさ
れる（図１５のブロック１５０１参照）。このカウンタ
はリングが分離されていて故障が発見されない場合に、
発振を回避するために使用されるが、再接続が行われる
と再発生する。カウンタはこの試行を３回に制限する。
このときプログラムがファインド・フォルト（Find Fau
lt）を呼び出す。

【００７２】図１０のファインド・フォルトは１８秒待
機（１００１）からスタートする。内部リングが回復す
ると（１００２）、プログラムは図９のブロック９１４
に戻る。故障が発見されなかったため、ＲＣはブロック
９１５で１だけインクリメントされる。どのリング装置
も非活動化（バイパス）されなかった場合は、この情報
がブロック９１６で保管される。こうした状況では、プ
ログラムはブロック９０５、９０６、９０７及び９０８
に戻り通過する。

【００７３】もっと典型的なケースとしては、内部リン
グがブロック１００２において回復されない場合に、次
の活動状態上流ポート（ＮＡＵＰ）が除去される（１０
０３）。ＮＡＵＰはビーコン送信器の上流の第１の活動
状態ポートであり、一般的にはＮＡＵＮが接続されるポ
ートである。ＮＡＵＮの識別はビーコンを設定する装置
が提供し、プログラムはこの識別をポートと相関連す
る。これについては後に詳しく説明する。内部リングが
回復すると（１００４）、プログラムはテスト・ポート
（Test Port）（図１２）を呼び出す（１００５）。

【００７４】テスト・ポート（図１２）はＮＡＵＰのポ
ートを復元する（１２０１）。内部リングが故障の場合
は（１２０２）、このポートが除去され（１２９３）、
不良（ＢＡＤ）とフラグ指示され、プログラムは以前に
肯定で通過した９１４に戻り前述の処理を継続する。

【００７５】図１０（図１０Ａ、図１０Ｂ）においてリ
ングが回復しない場合は（１００４）、ビーコン送信器
が接続されるポートが除去される（１００６）。内部リ
ングが回復すると（１００７）、テスト・ポートが呼び
出される（１００５）。回復しない場合は接続される全
てのモジュールが除去される（１００８）。内部リング
が回復しないと（１００９）、ＮＲＥが真にセットされ
（１０１０）、プログラムは９１４に戻り、この時には
既に故障が識別されているので（すなわちＳアダプタ或
いはそれ以前）、９１４を肯定で通過する。

【００７６】１００９において内部リングが回復してい
ると、テスト・フレームが転送され（１０１１）、この
フレーム・テストが失敗すると（１０１２）、ＮＲＥが
真にセットされ（１０１３）、プログラムは９１４に戻
り前述の処理を継続する。

【００７７】テスト・フレームが失敗でない場合は、Ａ
ＭＴがＮＡＵＰのＡＭにセットされて（１０１４）、Ａ
ＭＴが回復される（１０１５）。ＡＭＴのフレーム・テ
ストは１０１６で達成される。フレーム・テストが失敗
すると（１０１７）、ＡＭＴは不良とフラグ指示され、
ＡＭＴを除く全てのＡＭが回復され（１０１８）、ＲＣ
フラグが０にセットされる（１０１８´）。プログラム
は９１４に戻り前述の処理を継続する。１０１７でフレ
ーム・テストが失敗でない場合は、ＡＭＴが除去され
（１０１９）、ＡＭＴは１だけモジューロ４（或いはＡ
Ｍの数ｎ）でインクリメントされ（１０２０）、新たな
ＡＭＴが検査されＮＡＵＰのＡＭＴであるかが決定され
る（１０２１）。そうでない場合は、プログラムは１０
１５、１０１６などをループする。

【００７８】１０２１でＡＭＴがＮＡＵＰのＡＭＴであ
る場合は、全てのＡＭが１０１７においてフレーム・テ
ストの失敗を検出されることなくループを通過し、プロ
グラムは図１１のＦに分岐し更にテストされる。

【００７９】図１１では全てのＡＭが回復され（１１０
１）、ＡＭＴがＮＡＵＰのＡＭに等しくセットされ（１
１０２）、ＡＭＴは除去される（１１０３）。内部リン
グが回復しないと（１１０４）、ＡＭＴは１だけモジュ
ロ４でインクリメントされ（１１０５）、ＡＭＴはＮＡ
ＵＰのＡＭＴであるかどうか確認するために調査される
（１１０６）。そうでない場合は、プログラムは１１０
３−１１０６をループする。全てのＡＭが除去された後
も内部リングが回復しない時は、ＮＲＥが真にセットさ
れ（１１０７）、エラー状態が通知され（１１０８）プ
ログラムは９１４に戻る。

【００８０】１１０４で内部リングが回復すると、プロ
グラムはテスト・モジュール（図１３）を呼び出す（１
１０９）。図１３のテスト・モジュールでは、ＡＭＴ上
の全てのポートが除去され（１３０１）、ＡＭＴは回復
され（１３０２）、ポート２０（或いは最も大きい番号
のポートｎ）が回復される（１３０３）。このポートが
活動状態の場合は（１３０４）、前述のテスト・ポート
・モジュール（図１２）が呼び出され実行される（１３
０５）。もしもポートが不良とフラグ指示されれば（１
３０６）、プログラムは図１１の１１１０に戻り、全て
の良好なポート及びモジュールが回復されて９１４に戻
る。また、１３０４においてポートが活動状態でも不良
でもない場合は、ポート番号が１だけディクリメントと
され（１３０７）、その結果ポート番号が０でない場合
は（１３０８）、プログラムは１３０４にループして戻
る。ポート番号が０の場合には、プログラムは図１１の
１１１０に戻る。

【００８１】回復再試行タイマ終了モジュール（図１
４）は試行される回復の回数と頻度を管理する。前述し
たように、タイマはリング・エラーが発見されない場合
に、図９のブロック９１０で始動される。別に試行され
る回復はこのタイマの終了を待機しなければならない。
タイマが終了すると、ＲＣが２にセットされ（図１４の
１４０１）、ＲＦが０にセットされる（１４０２）。も
しも内部リングが故障していると（１４０３）、内部回
復（図９）が前述のように実行される（１４０４）。故
障でない場合は、リング・エラー無し（Ring Error Not
Found）がクリアされ（１４０５）、ＲＣは１４０６で
０にセットされる。

【００８２】図１６（図１６Ａ、図１６Ｂ）及び図１７
（図１７Ａ、図１７Ｂ）で示すフロー図は、ポートをロ
ーブに接続される特定の端末または装置と、或いはポー
トに接続されるワイヤーとを相関連するプログラム・モ
ジュールを示し、プログラムは接続される装置による追
加機構或いは特定の報告機能を必要とすることなく、各
端末または装置が接続される特定のポート或いはローブ
を識別する。

【００８３】プログラムは図１６及び図１７に示される
モジュールに関連する下記の４つのテーブルを有する。１．ローブまたはポート・テーブル（Lobe or Port Tab
le）２．ステーション組込みテーブル（Station Build Tabl
e）３．ステーション良好テーブル（Station Good Table）４．接続モジュールまたはセグメント・テーブル（Atta
chment Module orSegment Table）

【００８４】ローブまたはポート・テーブルは各ポート
のステータス（挿入／離脱）を含み、通信網へのアクセ
スを希望するステーションまたは端末により与えられる
ｄ．ｃ．或いは重信電流をモニタすることにより維持さ
れる。特定の要求がない場合は、プログラムは全てのポ
ートを使用可能とし、ステーションからのｄ．ｃ．電流
はポートを直列に回路へ挿入する。更に、プログラムは
バス１８を介してポートが活動状態であることを通知さ
れ、ポートに対応するポート・テーブルの入力を“挿
入”と記す。同様に、ｄ．ｃ．電流が除去されると、ポ
ートはバイパスされ、そのポートに対するテーブルへの
入力は“離脱”と記される。更に前述のように、ポート
がバイパス或いは挿入されると、テーブルは更新されて
ポートのステータスを指示する。接続モジュール（Ａ
Ｍ）またはセグメント・テーブルも同様であり、前述し
たようにプロセサにより制御される４つのセグメント或
いは接続モジュールの各々に対応するステータス（挿入
／離脱）を含む。

【００８５】更に、プログラムはステーション組込み及
びステーション良好テーブルを有する。これらの各テー
ブルは各ローブまたはポートに接続されるステーション
のアドレス或いは識別を含む。まずプログラムはポート
に接続されるステーションを認識すると、ステーション
の識別が組込みテーブルに挿入され、それに続く認識の
際、このステーションの識別は良好テーブルに入力され
る。良好テーブル内の情報は信頼性があり、通信網管理
に使用される。

【００８６】図１６はＡＭ及びそれらのポートの挿入ス
テータスを維持する割り込みルーチンであり、すべての
６４ＭＳで実行される（１６０１）。タイマが終了する
と、現在のＡＭが１にセットされ（１６０２）、もしも
現在のＡＭが４以下の場合には（４つのＡＭが存在する
ので）（１６０３）、プログラムはＡＭテーブルから現
在のＡＭ挿入ステータスを獲得する（１６０４）。現在
のＡＭが離脱されると（１６０５）、プログラムはロー
ブ及び組込みテーブルをクリアし、良好テーブルにおけ
るそのＡＭに接続される全てのポートに対応する挿入ス
テータスを変更する（１６０６）。

【００８７】現在のＡＭが離脱されていない場合には、
プログラムはＡＭテーブルをチェックし、それが挿入さ
れているかを判断する（１６０７）。挿入されていない
場合は、現在のＡＭ値が１だけインクリメントされ（１
６０８）、プログラムは２に戻り、次のＡＭに対して前
述のステップが繰り返される。現在のＡＭが挿入される
と、現在のローブ或いはポートが１にセットされ（１６
０９）、プログラムはループして現在のＡＭに接続され
る２０個のポートまたはローブの挿入ステータスを維持
する。

【００８８】ブロック１６１０において、プログラムは
現在のローブが２０以下であるかをチェックする。そう
でない場合は、現在のＡＭ内の全てのポートが維持され
たことを表し、現在のＡＭがブロック１６１１で１だけ
インクリメントされ、プログラムは２に戻り、次のＡＭ
がブロック１６０３において４以下の場合には次のＡＭ
の処理を行う。現在のローブが２０以下である場合に
は、プログラムはローブ／ポート・テーブルから現在の
ローブの挿入ステータスを取得し（１６１２）、これが
離脱されたかどうかを確認する（１６１３）。この判断
を決するために、テーブルは最後の３つのステータスの
変更或いは状態（例えば１１０或いは１００など。ここ
で１は挿入、０は離脱を表す。）に関する過去の履歴を
含む。ローブが離脱されると、プログラムはローブ及び
組込みテーブルをクリアし、現在のローブに対して良好
テーブル内のこのポートの挿入ステータスを変更し（１
６１４）、現在のローブを１だけインクリメントし（１
６１５）、その後３に戻り次のローブに対するテーブル
の処理を行う。

【００８９】ローブが離脱されない場合は、ローブ・テ
ーブルがチェックされ（１６１６）、このローブが挿入
されているか確認する。挿入されていれば、現在のロー
ブに対するローブ・テーブル・ステータスが更新され
（１６１７）、現在ローブは１だけインクリメントされ
る（１６１５）。

【００９０】図１７はリング・ポール・フレーム或いは
メッセージを扱うプログラム・モジュールのフロー図で
ある。前述したように、リング・ポール・フレームは転
送元のアドレスまたは識別及び自己の上流に隣接する活
動状態のステーション（ＮＡＵＮ）のアドレス或いは識
別を含むが、これらの２つのステーションが接続される
ポート或いはローブに関する情報は含まない。このモジ
ュールは、順次アドレス或いは識別を、挿入されるもし
くは活動状態のポートまたはローブと相関連する組込み
及び良好テーブルを生成する。

【００９１】各アダプタ１０、１５、１６はプロセサ１
７に自己が生成するリング・ポール・フレームのコピー
を提供し、更に転送元に無関係にプロセサ１７に対して
リング・ポール・フレームを提供する。このプログラム
・モジュールは１からスタートし、バス１９上で受信さ
れるリング・ポール・フレームのコピーを調査する。も
しもフレームの転送元がアダプタ１０／１６内のリング
であれば（スイッチ１１の現在の構成に依存する。図４
Ａ−Ｃ参照）、プログラムはブロック１７０１を肯定で
通過する。それ以外ではループする。以下の説明では、
この技術の一般的な実施例に従い、アダプタはリング・
イン或いはリング・アウトの媒体アクセス制御（ＭＡ
Ｃ）として参照される。ＭＡＣ内のリングからのリング
・ポール・フレームが受信されると、プログラムは変数
Ｏ.Ｓ.Ａ（Old Source Address）をＭＡＣ内リングの転
送元アドレスに等しくセットする（１７０２）。プログ
ラムはフレームが受信されるのを１７０３で待ち、受信
されるとＮＡＵＮアドレスが比較される（１７０４）。
フレームが適切に順番付けされたリング・ポール・フレ
ームであれば、転送元アドレスはリング・アウトＭＡＣ
アドレスと比較される（１７０５）。

【００９２】転送元アドレスがリング・アウトＭＡＣア
ドレスと等しくない場合は（１７０５）、Ｏ.Ｓ.Ａがフ
レームの転送元アドレスに等しくセットされ、次の挿入
ポートが検索される（１７０６）。これが見い出されな
い場合は（１７０７）、組込みテーブルがクリアされ
（１７０８）、プログラムは１に戻る。すなわち、これ
はクリア・エラー状態であり、現在のリング・ポール・
サイクルにおける新たな情報はいずれも信頼性がないこ
とになる。ポートが検出されると転送元アドレスに対応
する良好テーブルがチェックされ（１７０９）、存在す
る場合には特に処置が取られずにプログラムは２に戻
る。

【００９３】転送元／ステーション・アドレスが良好テ
ーブル内に見い出されない場合には、プログラムは組込
みテーブルをチェックし（１７１０）、組込みテーブル
に転送元アドレスが存在すれば、このアドレスが良好テ
ーブルにコピーされて（１７１１）、プログラムは２に
戻り次に受信されるフレームの処理を行う。ステーショ
ン・アドレスが組込みテーブル内に見い出されない場合
は（１７１０）、これが組込みテーブル内にコピーされ
（１７１２）、プログラムは２に戻る。

【００９４】転送元アドレスがリング・アウトＭＡＣア
ドレスに等しい場合は（１７０５）、プログラムは次の
物理的に挿入されるポートを検索する（１７１３）。こ
れが見つかると（１７１４）、エラー状態が指摘され、
組込みテーブルがクリアされる（１７１５）。その後プ
ログラムは１に戻り、他のリング・ポール・サイクルが
開始されるのを待機する。１７１４においてもはや他に
挿入されているポートが見つからない場合には、現在の
リング・ポール・サイクルが首尾良く完了したことを示
し、プログラムは１に戻り他のリング・ポール・サイク
ルを待機する。ブロック１７０７及び１７１４はそれぞ
れ挿入されるポート数と受信されるリング・フレーム数
とのミスマッチ、またＭＡＣ内のリングとリング・アウ
トＭＡＣアドレスの間のミスマッチを検出する。

【００９５】図１８−図２０はアダプタ１０、１５、１
６（それぞれＰＩ、ＰＯ、Ｓ）で要求される追加コード
のフロー図であり、ＩＢＭトークン・リング・アダプタ
で現在使用される追加フラグ・ビットに応答する。フラ
グ・ビットはプロセサ１７によりバス１９上を転送さ
れ、図５−図８で前述したようにｏｎ、ｏｆｆセットさ
れる。

【００９６】ＤＩＳ＿ＴＸが図１８でｏｎされると（１
８０１）、アダプタはビーコン通常（ＢＮＮ）フレーム
を転送する（１８０２）。ＤＩＳ＿ＴＸがターンｏｆｆ
されると（１８０３）、アダプタはＢＮＮフレームの転
送を中断し（１８０４）、スタートに戻る。ＤＩＳ＿Ｔ
Ｘがターンｏｆｆされない場合は、ＢＮＮフレームの転
送を継続する。

【００９７】図１９ではアダプタがＢＮＮを転送中であ
り（１９０１）、且つＴＢＦフラグがｏｎであれば（１
９０２）、ＢＮＲフレームを転送する（１９０３）。１
９０４でＴＢＦフラグがｏｆｆでなく、ビーコン状態が
まだ存在すれば（１９０５）、ループしてＢＮＲを転送
する。ＴＢＦがｏｆｆであれば（１９０４）、アダプタ
はＢＮＲ転送を中断し（１９０６）、標準ＩＥＥＥ８
０２.５クレーム・トークン・フレームを転送し（１９
０６）、スタートに戻る。

【００９８】図２０ではフラグ・ビットＭＢＦがｏｎで
あれば（２００１）、アダプタはＢＮＲフレームを転送
し（２００２）、ＭＢＦがｏｎの間、転送を継続する。
しかし、ＭＢＦがターンｏｆｆされると（２００３）、
アダプタはＢＮＲフレーム転送を停止し（２００４）、
スタートに戻る。

【００９９】

【発明の効果】以上説明したように、本発明によれば、
デュアル・リング・シリアル網に接続するためのマルチ
ステート再構成及びアクセス装置が提供できる。

【図面の簡単な説明】

【図１】本発明による再構成を含むデュアル・リング網
のブロック図である。

【図２】通信網情報信号の流れを表す新たな再構成装置
のブロック図である。

【図３】再構成装置内の内部通信（非通信網）を表す図
２と同様のブロック図である。

【図４Ａ】再構成装置の異なるスイッチング状態を表す
図である。

【図４Ｂ】再構成装置の異なるスイッチング状態を表す
図である。

【図４Ｃ】再構成装置の異なるスイッチング状態を表す
図である。

【図４Ｄ】再構成装置の異なるスイッチング状態を表す
図である。

【図５Ａ】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図５Ｂ】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図６】図２及び図３に示すマイクロプロセサの動作フ
ロー図である。

【図７】図２及び図３に示すマイクロプロセサの動作フ
ロー図である。

【図８Ａ】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図８Ｂ】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図９Ａ】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図９Ｂ】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図１０Ａ】図２及び図３に示すマイクロプロセサの動
作フロー図である。

【図１０Ｂ】図２及び図３に示すマイクロプロセサの動
作フロー図である。

【図１１】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図１２】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図１３】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図１４】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図１５】図２及び図３に示すマイクロプロセサの動作
フロー図である。

【図１６Ａ】図２及び図３に示すマイクロプロセサの動
作フロー図である。

【図１６Ｂ】図２及び図３に示すマイクロプロセサの動
作フロー図である。

【図１７Ａ】図２及び図３に示すマイクロプロセサの動
作フロー図である。

【図１７Ｂ】図２及び図３に示すマイクロプロセサの動
作フロー図である。

【図１８】アダプタで実施される新たな機能の動作フロ
ー図である。

【図１９】アダプタで実施される新たな機能の動作フロ
ー図である。

【図２０】アダプタで実施される新たな機能の動作フロ
ー図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ジェイ・リー・スミスアメリカ合衆国ノースカロライナ州、ラリー、モーガンズ・ウェイ 8501番地 (72)発明者ロバート・デワイト・バーヌアメリカ合衆国ノースカロライナ州、チャペル・ヒル、ターキー・ファーム・ロード 6803番地 (72)発明者アンソニー・ディーン・ウォーカーアメリカ合衆国ノースカロライナ州、ダラム、コール・ミル・ロード 3305番地

Claims

【特許請求の範囲】

【請求項１】信号を第１の方向へ転送する１次リング
（ＰＲ）及び前記第１の方向とは反対の第２の方向へ転
送する２次リング（ＳＲ）とを有するデュアル・リング
網に接続し、前記網における前記信号の転送が故障した
場合に前記ＰＲ及びＳＲを選択的に相互接続する再構成
装置であって、前記ＰＲ及びＳＲからの信号をそれぞれ終端及び受信す
る第１及び第２の入力と、前記ＰＲ及びＳＲ上に信号をそれぞれ転送する第１及び
第２の出力と、選択的に信号を受信及び再転送及び／或いは生成する第
１、第２及び第３のアダプタ手段と、少なくとも１つのステーション・アクセス・ポートを前
記網に選択的に接続する第１のスイッチング手段と、前記第１、第２及び第３のアダプタ手段に接続されて該
手段から信号を受信し、該受信信号に関連する制御信号
を生成するようにプログラムされるプロセサと、前記第１及び第２の入出力、前記第１、第２及び第３の
アダプタ手段、及び前記第１のスイッチング手段に接続
されて、前記プロセサにより生成される前記制御信号に
応答して選択的に前記接続要素を相互接続する第２のス
イッチング手段と、を備えたことを特徴とするデュアル・リング再構成装
置。
【請求項２】前記第２のスイッチング手段は前記プロセ
サからの第１の制御信号に応答して、前記第１のアダプ
タ手段、前記少なくとも１つのポート及び前記第２のア
ダプタ手段を直列に前記ＰＲ入力及び前記ＰＲ出力との
間に接続して、前記ＳＲ入力、前記第３のアダプタ手段及び前記ＳＲ出
力を直列に接続することを特徴とする請求項１記載の再
構成装置。
【請求項３】前記第２のスイッチング手段は前記プロセ
サからの第２の制御信号に応答して、前記第３のアダプ
タ手段、前記少なくとも１つのポート及び前記第２のア
ダプタ手段を直列に前記ＳＲ入力及び前記ＰＲ出力との
間に接続して、前記ＰＲ入力、前記第１のアダプタ手段及び前記ＳＲ出
力を直列に接続することを特徴とする請求項１記載の再
構成装置。
【請求項４】前記第２のスイッチング手段は前記プロセ
サからの第３の制御信号に応答して、前記第１のアダプ
タ手段、前記少なくとも１つのポート及び前記第２のア
ダプタ手段を直列に前記ＰＲ入力及び前記ＳＲ出力との
間に接続して、前記ＳＲ入力、前記第３のアダプタ手段及び前記ＰＲ出
力を直列に接続することを特徴とする請求項１記載の再
構成装置。
【請求項５】前記第２のスイッチング手段は前記プロセ
サからの第４の制御信号に応答して、前記ＰＲ入力、前
記第１のアダプタ手段及び前記ＳＲ出力を直列に接続し
て、前記ＳＲ入力、前記第２のアダプタ手段及び前記ＰＲ出
力を直列に接続して、前記第３のアダプタ手段を前記少なくとも１つのポート
と直列に接続することにより分離されるリングを形成す
る、ことを特徴とする請求項１記載の再構成装置。
【請求項６】前記第２のスイッチング手段は前記プロセ
サからの第５の制御信号に応答して、前記ＰＲ入力、前
記第１のアダプタ手段及び前記ＳＲ出力を直列に接続し
て、前記ＳＲ入力、前記第３のアダプタ手段及び前記ＰＲ出
力を直列に接続して、前記第２のアダプタ手段を前記少なくとも１つのポート
と直列に接続することにより分離されるリングを形成す
る、ことを特徴とする請求項１記載の再構成装置。