JPH05314761A - メモリ - Google Patents

Abstract

(57)【要約】 【目的】 本発明はメモリセルを要素としてメモリブロ
ックを構成するメモリに於て、メモリ間のデータ転送に
必要な信号を簡素化し、データ転送に要する時間を飛躍
的に短縮するメモリを提供することを目的とする。 【構成】 メモリブロック１の構成要素であるメモリセ
ル２とメモリブロック３の構成要素であるメモリセル４
を信号伝送線５により接続し、信号伝送線５には制御線
６により動作する転送制御部７を設けている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、メモリ間のデータ転
送に必要な信号を簡素化し、データ転送に要する時間を
飛躍的に短縮するメモリに関するものである。

【０００２】

【従来の技術】従来のメモリは、あるメモリ内のデータ
を別のメモリに転送する際、メモリセルまたはメモリセ
ルブロックを選択するためのアドレス信号および読み出
し制御信号によりデータ線にメモリ内のデータを読み出
し、前記と逆の操作により別のメモリ内にデータを書き
込むことで１ビットまたは１ワード毎のデータ転送が行
われていた。

【０００３】

【発明が解決しようとする課題】しかしながら、この種
のメモリは、データ転送の際それぞれのメモリにアドレ
ス信号、読み出し、書き込み信号を入力する複数の信号
生成回路を必要とし、また１ワード毎に転送を行うため
ワード数が大量であるメモリのデータ転送には時間がか
かるという欠点があった。

【０００４】本発明はこのような従来の課題を解消し、
メモリ間のデータ転送に必要な信号を簡素化し、データ
転送に要する時間を飛躍的に短縮するメモリを提供する
ものである。

【０００５】

【課題を解決するための手段】本発明のメモリは、メモ
リセルを要素としてメモリブロックを構成するメモリに
於て、独立したメモリとして動作する２つ以上のメモリ
ブロック同士のメモリセル間に信号伝送経路を有し、前
記信号伝送経路の制御によるメモリ間のデータ転送機能
を有することを特徴とするものである。

【０００６】

【作用】本発明のメモリは、メモリセル間にデータ転送
経路を有することにより前記転送経路を有効にする制御
線の制御のみによりメモリセルから転送経路先のメモリ
セルに対してデータを転送することができる。しかも転
送経路を有効にする制御線をメモリ全体で同一にするこ
とにより、メモリ内の全データを前記転送経路で接続さ
れた転送先となるメモリに同時に転送することができ
る。

【０００７】

【実施例】以下、本発明の実施例のメモリについて図面
を参照して説明する。

【０００８】（実施例１）図１に示すように、メモリブ
ロック１の構成要素であるメモリセル２とメモリブロッ
ク３の構成要素であるメモリセル４は信号伝送線５によ
り接続されている。信号伝送線５には制御線６により動
作する転送制御部７が設けられている。転送制御部７は
制御線６の信号により、メモリセル２とメモリセル４の
間でデータ転送を行う状態とデータ転送を行わない状態
の判断をし、制御線６からデータ転送の信号が送られて
きたときには信号伝送線５を介してメモリセル２とメモ
リセル４の間のデータ転送を行う。制御線６がデータ転
送の信号を送らない状態では転送制御部７は信号伝送線
５を無効の状態とし、メモリブロック１とメモリブロッ
ク３はそれぞれ独立したメモリブロックとして動作す
る。

【０００９】（実施例２）以下、請求項２記載の本発明
の実施例について図面を参照して説明する。図２に於
て、メモリセル８はワード線９、ビット線１０により読
み書きを行なう標準スタティックＲＡＭのメモリセル、
メモリセル１２はワード線１３、ビット線１４により読
み書きを行なう標準ダイナミックＲＡＭのメモリセルで
あり、前記２つのメモリセルは信号線１１により接続さ
れている。このとき、制御線１５の電位がロウ状態であ
るときトライステートバッファ１６は信号伝送線１１を
有効にする。このときメモリセル８に蓄えられたデータ
は信号伝送線１１によりコンデンサ１７に蓄えられ、メ
モリセル１２のデータはメモリセル８と同じデータに書
き換えられる。制御線１５がハイ状態であるときトライ
ステートバッファ１６は信号伝送線１１を無効とし、メ
モリセル８とメモリセル１２はそれぞれ独立したメモリ
セルとして動作する。図２と同様の構成をなすメモリセ
ルを複数配列しメモリブロックを構成し、制御線１５を
統一することにより、従来のメモリの有する機能に加
え、制御線１５の操作により、メモリセル８により構成
されたメモリブロックの内容を、メモリセル１２により
構成された異なるメモリブロックに同時に転送する機能
を有するメモリを提供することができる。

【００１０】（実施例３）以下、請求項３記載の本発明
の実施例について図面を参照して説明する。図３に於
て、メモリセル１８は標準スタティックＲＡＭのメモリ
セルにトランジスタ１９を接続したもの、メモリセル２
１は標準スタティックＲＡＭのメモリセルにトランジス
タ２２を接続したものであり、前記２つのメモリセルは
信号線２０により接続されている。このとき、制御線２
３がハイ状態、制御線２４がロウ状態であるとき、トラ
ンジスタ１９、トランジスタ２５はオフ状態、トランジ
スタ２２、トランジスタ２６はオン状態となり、メモリ
セル２１のデータがメモリセル１８に書き込まれる。逆
に制御線２３がロウ状態、制御線２４がハイ状態である
とき、トランジスタ１９、トランジスタ２５はオン状
態、トランジスタ２２、トランジスタ２６はオフ状態と
なりメモリセル１８のデータがメモリセル２１に書き込
まれる。制御線２３、制御線２４の両方がハイ状態のと
きトランジスタ１９、トランジスタ２２はオン状態、ト
ランジスタ２５、トランジスタ２６はオフ状態となり、
メモリセル１８とメモリセル２１はそれぞれ独立した標
準スタティックＲＡＭのメモリセルとして動作する。図
３と同様の構成をなすメモリセルを複数配列しメモリブ
ロックを構成し、制御線２３、制御線２４を統一するこ
とにより、従来のメモリの有する機能に加え、制御線の
操作により、あるメモリブロックの内容を異なるメモリ
ブロックに同時に転送する機能を有し、しかも転送の方
向を選択する機能を有するメモリを提供することができ
る。

【００１１】

【発明の効果】以上のように本発明のメモリは、メモリ
セル間にデータ転送経路を有することにより、前記転送
経路を有効にする制御線の制御のみによりメモリセルか
ら転送経路先のメモリセルに対してデータを転送するこ
とができる。しかも転送経路を有効にする制御線をメモ
リ全体で同一にすることにより、メモリ内の全データを
前記転送経路で接続された転送先となるメモリに同時に
転送することができる。

【図面の簡単な説明】

【図１】本発明の請求項１記載のメモリの概念図

【図２】本発明の請求項２記載のメモリの回路図

【図３】本発明の請求項３記載のメモリの回路図

【符号の説明】

１,３ メモリブロック ２,４ メモリセル ５ 信号転送線 ６ 制御線 ７ 転送制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】メモリセルを要素としてメモリブロックを
   構成するメモリに於て、異なる２つ以上のメモリブロッ
   ク同士のメモリセル間に信号伝送経路を有し、制御線に
   より前記信号伝送経路の制御を行うことによりメモリセ
   ル間のデータ転送機能を有することを特徴とするメモ
   リ。
2. 【請求項２】請求項１記載のメモリブロックの一方をス
   タティックＲＡＭ、もう一方のメモリブロックをダイナ
   ミックＲＡＭとし、メモリセル間のデータ転送をスタテ
   ィックＲＡＭからダイナミックＲＡＭ方向に行う機能を
   有することを特徴とするメモリ。
3. 【請求項３】請求項１記載のメモリブロックとしてスタ
   ティックＲＡＭを用い、メモリセル間の伝送経路の制御
   線を複数本とすることにより、メモリセル間のデータ転
   送を双方向に行う機能を有することを特徴とするメモ
   リ。