JPH05298986A - リレー駆動制御回路 - Google Patents
リレー駆動制御回路Info
- Publication number
- JPH05298986A JPH05298986A JP12930792A JP12930792A JPH05298986A JP H05298986 A JPH05298986 A JP H05298986A JP 12930792 A JP12930792 A JP 12930792A JP 12930792 A JP12930792 A JP 12930792A JP H05298986 A JPH05298986 A JP H05298986A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- relay drive
- relay
- switched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Relay Circuits (AREA)
Abstract
(57)【要約】
【目的】 リレー駆動回路の切換えによる、運用系／非
運用系のパッケージの冗長切換え時に、前記運用系／非
運用系の出力信号の衝突混濁による回路誤動作を防止す
る。 【構成】 リレー駆動制御信号と、此れを論理反転した
リレー駆動制御反転信号とをＲ−Ｓ−ＦＦの入力端子に
入力するようにし、その出力をパッケージ切換え回路の
切換え元パッケージと切換え先パッケージの二つのリレ
ー駆動回路に入力させ開放優先に作動させる構成とし
た。
運用系のパッケージの冗長切換え時に、前記運用系／非
運用系の出力信号の衝突混濁による回路誤動作を防止す
る。 【構成】 リレー駆動制御信号と、此れを論理反転した
リレー駆動制御反転信号とをＲ−Ｓ−ＦＦの入力端子に
入力するようにし、その出力をパッケージ切換え回路の
切換え元パッケージと切換え先パッケージの二つのリレ
ー駆動回路に入力させ開放優先に作動させる構成とし
た。
Description
【０００１】
【産業上の利用分野】本発明は、通信機、特にハイスピ
ードディジタル専用回線装置のパッケージ切換え用のリ
レー駆動制御回路に関する。
ードディジタル専用回線装置のパッケージ切換え用のリ
レー駆動制御回路に関する。
【０００２】
【従来の技術】従来、パッケージ切換え用のリレー制御
回路は、冗長構成をなす切換え元パッケージより切換え
先パッケージへの切換えに使用されている。選択使用中
の切換え元パッケージ側のリレー駆動回路を開放して、
新たに選択使用をしようとする切換え先パッケージ側の
リレー駆動回路を閉鎖する際は、同一信号を反転制御す
ることにより前記切換え元パッケージ側のリレー駆動回
路の開放と切換え先パッケージ側のリレー駆動回路の閉
鎖を同時に行なっている。
回路は、冗長構成をなす切換え元パッケージより切換え
先パッケージへの切換えに使用されている。選択使用中
の切換え元パッケージ側のリレー駆動回路を開放して、
新たに選択使用をしようとする切換え先パッケージ側の
リレー駆動回路を閉鎖する際は、同一信号を反転制御す
ることにより前記切換え元パッケージ側のリレー駆動回
路の開放と切換え先パッケージ側のリレー駆動回路の閉
鎖を同時に行なっている。
【０００３】
【発明が解決しようとする課題】上記したように、従来
のパッケージ切換え用のリレー制御回路においては、切
換えに際し、前記パッケージ切換え用（切換え元及び切
換え先）のリレー駆動回路の一方にリレー駆動制御信号
を与えるとともに、他方のそれにはその反転信号を与え
ている。そのため前記二つのリレー駆動回路は、殆ど時
を同じくして閉鎖と開放状態に置かれるわけで、特に、
一方のリレー駆動回路に閉鎖用の制御信号を与え他方の
リレー駆動回路をその反転信号で開放する場合は、反転
ゲートの遅延時間だけ前記他方のリレー駆動回路の開放
は遅れ、二つのリレー駆動回路は前記遅延時間の間同時
に閉鎖状態に置かれる。そのため、当該パッケージ間の
信号の衝突混濁を起こし回路誤動作の原因となる等の問
題があった。
のパッケージ切換え用のリレー制御回路においては、切
換えに際し、前記パッケージ切換え用（切換え元及び切
換え先）のリレー駆動回路の一方にリレー駆動制御信号
を与えるとともに、他方のそれにはその反転信号を与え
ている。そのため前記二つのリレー駆動回路は、殆ど時
を同じくして閉鎖と開放状態に置かれるわけで、特に、
一方のリレー駆動回路に閉鎖用の制御信号を与え他方の
リレー駆動回路をその反転信号で開放する場合は、反転
ゲートの遅延時間だけ前記他方のリレー駆動回路の開放
は遅れ、二つのリレー駆動回路は前記遅延時間の間同時
に閉鎖状態に置かれる。そのため、当該パッケージ間の
信号の衝突混濁を起こし回路誤動作の原因となる等の問
題があった。
【０００４】本発明は、上記の問題点にかんがみてなさ
れたもので、パッケージの切換え時に、開放側のリレー
駆動回路が閉鎖側のリレー駆動回路の作動に先立って開
放状態に置かれるよう確実に機能するリレー駆動制御回
路の提供を目的とする。
れたもので、パッケージの切換え時に、開放側のリレー
駆動回路が閉鎖側のリレー駆動回路の作動に先立って開
放状態に置かれるよう確実に機能するリレー駆動制御回
路の提供を目的とする。
【０００５】
【課題を解決するための手段】上記目的達成のため、請
求項１記載の発明は、パッケージ切換え用のリレー制御
回路において、該回路をＲ−Ｓ−ＦＦ（セット・リセッ
ト フリップフロップ）とインバータとで構成し、該Ｒ
−Ｓ−ＦＦの入力側端子の一方の端子にはリレー駆動制
御信号（負論理）を直接入力させ、他方の端子には前記
インバータを介して前記駆動制御信号を遅延かつ反転し
たリレー駆動制御反転信号を入力させるようにし、該Ｒ
−Ｓ−ＦＦの出力側端子のいずれか一方端子の負論理動
作出力が“１”のときは、当該出力端子に接続するリレ
ー駆動回路をＯＦＦの開放状態とし、“０”のときは当
該出力端子に接続するリレー駆動回路をＯＮの閉鎖状態
とする構成としてある。また、請求項２記載の発明は、
パッケージ切換用リレー制御回路において、該回路を２
入力ＮＯＲゲートを使ったＲ−Ｓ−ＦＦとインバータと
で構成し、該Ｒ−Ｓ−ＦＦの入力側端子の一方の端子に
はリレー駆動制御信号（正論理）を直接入力させ、他方
の端子には前記インバータを介して前記駆動制御信号を
遅延かつ反転したリレー駆動制御反転信号を入力させる
ようにし、該Ｒ−Ｓ−ＦＦの出力側端子のいずれか一方
の正論理動作出力が“１”のときは当該出力端子に接続
するリレー駆動回路をＯＮの状態とし、“０”のときは
当該出力端子に接続するリレー駆動回路をＯＦＦの状態
とする構成としてある。
求項１記載の発明は、パッケージ切換え用のリレー制御
回路において、該回路をＲ−Ｓ−ＦＦ（セット・リセッ
ト フリップフロップ）とインバータとで構成し、該Ｒ
−Ｓ−ＦＦの入力側端子の一方の端子にはリレー駆動制
御信号（負論理）を直接入力させ、他方の端子には前記
インバータを介して前記駆動制御信号を遅延かつ反転し
たリレー駆動制御反転信号を入力させるようにし、該Ｒ
−Ｓ−ＦＦの出力側端子のいずれか一方端子の負論理動
作出力が“１”のときは、当該出力端子に接続するリレ
ー駆動回路をＯＦＦの開放状態とし、“０”のときは当
該出力端子に接続するリレー駆動回路をＯＮの閉鎖状態
とする構成としてある。また、請求項２記載の発明は、
パッケージ切換用リレー制御回路において、該回路を２
入力ＮＯＲゲートを使ったＲ−Ｓ−ＦＦとインバータと
で構成し、該Ｒ−Ｓ−ＦＦの入力側端子の一方の端子に
はリレー駆動制御信号（正論理）を直接入力させ、他方
の端子には前記インバータを介して前記駆動制御信号を
遅延かつ反転したリレー駆動制御反転信号を入力させる
ようにし、該Ｒ−Ｓ−ＦＦの出力側端子のいずれか一方
の正論理動作出力が“１”のときは当該出力端子に接続
するリレー駆動回路をＯＮの状態とし、“０”のときは
当該出力端子に接続するリレー駆動回路をＯＦＦの状態
とする構成としてある。
【０００６】
【作用】上記構成のリレー駆動制御回路のＲ−Ｓ−ＦＦ
の一方の入力端子にリレー駆動制御信号を入力させ、他
方の入力端子にインバータを介して前記駆動制御信号を
遅延かつ反転させたリレー駆動制御反転信号を入力させ
れば、該Ｒ−Ｓ−ＦＦの二つの出力側端子の出力は、パ
ッケージ切換え回路の二つの選択用のリレー駆動回路に
それぞれ入力されるが、その際リレー駆動回路の作動
は、開放信号が閉鎖信号に必ず優先する。
の一方の入力端子にリレー駆動制御信号を入力させ、他
方の入力端子にインバータを介して前記駆動制御信号を
遅延かつ反転させたリレー駆動制御反転信号を入力させ
れば、該Ｒ−Ｓ−ＦＦの二つの出力側端子の出力は、パ
ッケージ切換え回路の二つの選択用のリレー駆動回路に
それぞれ入力されるが、その際リレー駆動回路の作動
は、開放信号が閉鎖信号に必ず優先する。
【０００７】
【実施例】以下、本発明の実施例を図面にもとづいて説
明する。図１は本発明のリレー駆動制御回路の一実施例
を示す回路図である。図において、１はＲ−Ｓ−ＦＦ、
２はインバータ、３，４はＮＡＮＤゲート、５は制御入
力端子、６，７はＲ−Ｓ−ＦＦ１の出力端子で、２０は
パッケージの切換え回路、２１，２２はリレー駆動回路
ある。
明する。図１は本発明のリレー駆動制御回路の一実施例
を示す回路図である。図において、１はＲ−Ｓ−ＦＦ、
２はインバータ、３，４はＮＡＮＤゲート、５は制御入
力端子、６，７はＲ−Ｓ−ＦＦ１の出力端子で、２０は
パッケージの切換え回路、２１，２２はリレー駆動回路
ある。
【０００８】図に示すように、本発明のリレー駆動制御
回路は、Ｒ−Ｓ−ＦＦ１とインバータ２とからなり、Ｒ
−Ｓ−ＦＦ１はＮＡＮＤゲート３，４とからなってい
る。制御入力端子５から入力されるリレー駆動制御信号
Ｓ（負論理）は、前記ＮＡＮＤゲート３に直接入力する
とともに、インバータ２を介してＮＡＮＤゲート４に前
記駆動制御信号の遅れ反転信号を入力するようにしてあ
る。また、Ｒ−Ｓ−ＦＦ１の出力端子６，７はパッケー
ジの切換え回路２０のリレー駆動回路２１，２２に接続
され、前記Ｒ−Ｓ−ＦＦ１から出力される出力信号Ａ，
Ｂにより切換え回路２０の切換えを行なえるようにして
ある。なお、前記リレー駆動回路２１，２２は、Ｒ−Ｓ
−ＦＦ１からの前記出力信号が負論理動作出力“１”の
ときは、ＯＦＦの開放状態になり、“０”のときは、Ｏ
Ｎの閉鎖状態になるようにしてある。
回路は、Ｒ−Ｓ−ＦＦ１とインバータ２とからなり、Ｒ
−Ｓ−ＦＦ１はＮＡＮＤゲート３，４とからなってい
る。制御入力端子５から入力されるリレー駆動制御信号
Ｓ（負論理）は、前記ＮＡＮＤゲート３に直接入力する
とともに、インバータ２を介してＮＡＮＤゲート４に前
記駆動制御信号の遅れ反転信号を入力するようにしてあ
る。また、Ｒ−Ｓ−ＦＦ１の出力端子６，７はパッケー
ジの切換え回路２０のリレー駆動回路２１，２２に接続
され、前記Ｒ−Ｓ−ＦＦ１から出力される出力信号Ａ，
Ｂにより切換え回路２０の切換えを行なえるようにして
ある。なお、前記リレー駆動回路２１，２２は、Ｒ−Ｓ
−ＦＦ１からの前記出力信号が負論理動作出力“１”の
ときは、ＯＦＦの開放状態になり、“０”のときは、Ｏ
Ｎの閉鎖状態になるようにしてある。
【０００９】上記構成からなる実施例のリレー駆動回路
は、次のように作動する。すなわち、図２の回路動作図
に示すように、リレー駆動制御信号Ｓ（負論理）が
“１”から“０”に切換えられるとＮＡＮＤゲート３か
らリレー駆動回路２１に出力されている出力信号Ａは、
該ゲートの作動時間Ｔ1 の遅れを伴って“０”から
“１”に切換えられ、該回路２１はＯＦＦの開放状態に
なる（なお、この場合、リレー駆動回路２２は既に開放
状態にある。）。次いで、前記出力信号Ａ（“１”）は
ＮＡＮＤゲート４に入力され、リレー駆動回路２２に入
力されている出力信号Ｂは、該ゲートの作動時間Ｔ2 の
遅れをもって“１”から“０”に切換えられ、該回路２
２はＯＮの閉鎖状態になる。すなわち、リレー駆動制御
信号Ｓの前記切換えの後、Ｔ1 の遅れで前記出力信号Ａ
は開放信号に切換えられ、さらにＴ2 後に出力信号Ｂは
閉鎖信号に切換えられる。
は、次のように作動する。すなわち、図２の回路動作図
に示すように、リレー駆動制御信号Ｓ（負論理）が
“１”から“０”に切換えられるとＮＡＮＤゲート３か
らリレー駆動回路２１に出力されている出力信号Ａは、
該ゲートの作動時間Ｔ1 の遅れを伴って“０”から
“１”に切換えられ、該回路２１はＯＦＦの開放状態に
なる（なお、この場合、リレー駆動回路２２は既に開放
状態にある。）。次いで、前記出力信号Ａ（“１”）は
ＮＡＮＤゲート４に入力され、リレー駆動回路２２に入
力されている出力信号Ｂは、該ゲートの作動時間Ｔ2 の
遅れをもって“１”から“０”に切換えられ、該回路２
２はＯＮの閉鎖状態になる。すなわち、リレー駆動制御
信号Ｓの前記切換えの後、Ｔ1 の遅れで前記出力信号Ａ
は開放信号に切換えられ、さらにＴ2 後に出力信号Ｂは
閉鎖信号に切換えられる。
【００１０】次に、前記リレー駆動制御信号Ｓ（負論
理）が“０”から“１”に切換えられると、該信号はイ
ンバータ２を介して反転されてＮＡＮＤゲート４にＴ0
の遅れをもって入力される。これにより、リレー駆動回
路２２に入力されている出力信号Ｂは、該ゲートの作動
時間Ｔ2 の遅れをもって“０”から“１”に切換えら
れ、該回路２２はＯＦＦの開放状態になる（なお、この
場合、リレー駆動回路２１は開放状態が維持されてい
る。）。同時に、前記出力信号Ｂ（“１”）はＮＡＮＤ
ゲート３に入力され、リレー駆動回路２１に入力されて
いる出力信号Ａは、該ゲートの作動時間Ｔ1 の遅れをも
って“１”から“０”に切換えられ、該回路２１はＯＮ
の閉鎖状態になる。すなわち、制御信号Ｓが切換えられ
たのち、Ｔ0 ＋Ｔ2 の遅れをもって前記出力信号Ｂは開
放信号に切換えられ、さらにＴ1 後に出力信号Ａは閉鎖
信号に切換えられる。
理）が“０”から“１”に切換えられると、該信号はイ
ンバータ２を介して反転されてＮＡＮＤゲート４にＴ0
の遅れをもって入力される。これにより、リレー駆動回
路２２に入力されている出力信号Ｂは、該ゲートの作動
時間Ｔ2 の遅れをもって“０”から“１”に切換えら
れ、該回路２２はＯＦＦの開放状態になる（なお、この
場合、リレー駆動回路２１は開放状態が維持されてい
る。）。同時に、前記出力信号Ｂ（“１”）はＮＡＮＤ
ゲート３に入力され、リレー駆動回路２１に入力されて
いる出力信号Ａは、該ゲートの作動時間Ｔ1 の遅れをも
って“１”から“０”に切換えられ、該回路２１はＯＮ
の閉鎖状態になる。すなわち、制御信号Ｓが切換えられ
たのち、Ｔ0 ＋Ｔ2 の遅れをもって前記出力信号Ｂは開
放信号に切換えられ、さらにＴ1 後に出力信号Ａは閉鎖
信号に切換えられる。
【００１１】図３は、本発明のリレー駆動制御回路の他
の一実施例を示す回路図である。図において、１１はＲ
−Ｓ−ＦＦ、１３，１４はＮＯＲゲートで、他は図１の
例と同じである。この場合、Ｒ−Ｓ−ＦＦ１１はＮＯＲ
ゲート１３，１４により構成されている。制御入力端子
１５から入力される制御信号Ｓ（正論理）は、前記ＮＯ
Ｒゲート１３に直接入力するとともに、インバータ２を
介してＮＯＲゲート１４にＴ0 の遅れを有する反転信号
を入力するようにしてある。また、Ｒ−Ｓ−ＦＦ１１の
出力端子１６，１７は、パッケージの切換え回路２０の
リレー駆動回路２１，２２に接続され、制御信号Ｓによ
り前記Ｒ−Ｓ−ＦＦ１１を介して出力される出力信号
Ｃ，Ｄにより切換え回路２０の切換えが行なえるように
してある。なお、前記リレー駆動回路はＲ−Ｓ−ＦＦ１
１の出力信号（正論理）が“１”のときはＯＮの閉鎖状
態に置かれ“０”のときはＯＦＦの開放状態に置かれる
ようにしてある。
の一実施例を示す回路図である。図において、１１はＲ
−Ｓ−ＦＦ、１３，１４はＮＯＲゲートで、他は図１の
例と同じである。この場合、Ｒ−Ｓ−ＦＦ１１はＮＯＲ
ゲート１３，１４により構成されている。制御入力端子
１５から入力される制御信号Ｓ（正論理）は、前記ＮＯ
Ｒゲート１３に直接入力するとともに、インバータ２を
介してＮＯＲゲート１４にＴ0 の遅れを有する反転信号
を入力するようにしてある。また、Ｒ−Ｓ−ＦＦ１１の
出力端子１６，１７は、パッケージの切換え回路２０の
リレー駆動回路２１，２２に接続され、制御信号Ｓによ
り前記Ｒ−Ｓ−ＦＦ１１を介して出力される出力信号
Ｃ，Ｄにより切換え回路２０の切換えが行なえるように
してある。なお、前記リレー駆動回路はＲ−Ｓ−ＦＦ１
１の出力信号（正論理）が“１”のときはＯＮの閉鎖状
態に置かれ“０”のときはＯＦＦの開放状態に置かれる
ようにしてある。
【００１２】この場合は、制御信号Ｓが“０”から
“１”に切換えられると、前記出力信号ＣはＮＯＲゲー
ト１３の作動時間Ｔ3 の遅れをもって“１”から“０”
に切換えられ、リレー駆動回路２１はＯＦＦの開放状態
になる。次いで、ＮＯＲゲート１４の作動時間Ｔ4 の遅
れをもって出力信号Ｄは“０”から“１”に切換えら
れ、駆動回路２２はＯＮの閉鎖状態になる。また、制御
信号Ｓが“１”から“０”に切換えられると、前記出力
信号Ｄは前記インバータ２の作動時間Ｔ0 とＮＯＲゲー
ト１４の作動時間Ｔ4 との遅れを伴って“１”から
“０”に切換えられ、リレー駆動回路２２はＯＦＦの開
放状態となる。次いで、ＮＯＲゲート１３の作動時間Ｔ
3 だけさらに遅れて前記出力信号Ｃは“０”より“１”
に切換えられ、リレー駆動回路２１はＯＮの閉鎖状態と
なる。
“１”に切換えられると、前記出力信号ＣはＮＯＲゲー
ト１３の作動時間Ｔ3 の遅れをもって“１”から“０”
に切換えられ、リレー駆動回路２１はＯＦＦの開放状態
になる。次いで、ＮＯＲゲート１４の作動時間Ｔ4 の遅
れをもって出力信号Ｄは“０”から“１”に切換えら
れ、駆動回路２２はＯＮの閉鎖状態になる。また、制御
信号Ｓが“１”から“０”に切換えられると、前記出力
信号Ｄは前記インバータ２の作動時間Ｔ0 とＮＯＲゲー
ト１４の作動時間Ｔ4 との遅れを伴って“１”から
“０”に切換えられ、リレー駆動回路２２はＯＦＦの開
放状態となる。次いで、ＮＯＲゲート１３の作動時間Ｔ
3 だけさらに遅れて前記出力信号Ｃは“０”より“１”
に切換えられ、リレー駆動回路２１はＯＮの閉鎖状態と
なる。
【００１３】
【発明の効果】以上のように本発明によれば、切換え元
パッケージの選択用の二つのリレー駆動回路の間で行な
われる回路の切換えは、回路の開放信号が優先して行な
われる。そのため、当該パッケージ間の信号の衝突混濁
を皆無とし、回路誤動作を完全に防止する効果を有す
る。
パッケージの選択用の二つのリレー駆動回路の間で行な
われる回路の切換えは、回路の開放信号が優先して行な
われる。そのため、当該パッケージ間の信号の衝突混濁
を皆無とし、回路誤動作を完全に防止する効果を有す
る。
【図１】本発明のリレー駆動制御回路に係る回路図の一
実施例を示す図である。
実施例を示す図である。
【図２】図１に示す回路図の回路動作図である。
【図３】本発明のリレー駆動制御回路の別の実施例を示
す回路図である。
す回路図である。
１，１１…Ｒ−Ｓ−ＦＦ ２…インバータ ３，４…ＮＡＮＤゲート １３，１４…ＮＯＲゲート ５…制御入力端子 ６，７…Ｒ−Ｓ−ＦＦ１の出力端子 １６，１７…Ｒ−Ｓ−ＦＦ１１の出力端子 ２０…パッケージの切換え回路 ２１，２２…リレー駆動回路
Claims (2)
- 【請求項１】 パッケージ切換え用リレー制御回路にお
いて、該回路を２入力ＮＡＮＤゲートを使ったＲ−Ｓ−
ＦＦとインバータとで構成し、該Ｒ−Ｓ−ＦＦの入力側
端子の一方の端子にはリレー駆動制御信号（負論理）を
直接入力させ、他方の端子には前記インバータを介して
前記駆動制御信号を遅延かつ反転したリレー駆動制御反
転信号を入力させるようにし、 該Ｒ−Ｓ−ＦＦの出力側端子のいずれか一方の負論理動
作出力が“１”のときは当該出力端子に接続するリレー
駆動回路をＯＦＦの状態とし、“０”のときは当該出力
端子に接続するリレー駆動回路をＯＮの状態とする構成
としたことを特徴とするリレー駆動制御回路。 - 【請求項２】 パッケージ切換え用リレー制御回路にお
いて、該回路を２入力ＮＯＲゲートを使ったＲ−Ｓ−Ｆ
Ｆとインバータとで構成し、該Ｒ−Ｓ−ＦＦの入力側端
子の一方の端子にはリレー駆動制御信号（正論理）を直
接入力させ、他方の端子には前記インバータを介して前
記駆動制御信号を遅延かつ反転したリレー駆動制御反転
信号を入力させるようにし、 該Ｒ−Ｓ−ＦＦの出力側端子のいずれか一方の正論理動
作出力が“１”のときは当該出力端子に接続するリレー
駆動回路をＯＮの状態とし、“０”のときは当該出力端
子に接続するリレー駆動回路をＯＦＦの状態とする構成
としたことを特徴とするリレー駆動制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12930792A JPH05298986A (ja) | 1992-04-23 | 1992-04-23 | リレー駆動制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12930792A JPH05298986A (ja) | 1992-04-23 | 1992-04-23 | リレー駆動制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05298986A true JPH05298986A (ja) | 1993-11-12 |
Family
ID=15006331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12930792A Pending JPH05298986A (ja) | 1992-04-23 | 1992-04-23 | リレー駆動制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05298986A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009083843A (ja) * | 2007-09-13 | 2009-04-23 | Nippon Signal Co Ltd:The | 電子リレー |
-
1992
- 1992-04-23 JP JP12930792A patent/JPH05298986A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009083843A (ja) * | 2007-09-13 | 2009-04-23 | Nippon Signal Co Ltd:The | 電子リレー |
| JP2016074424A (ja) * | 2007-09-13 | 2016-05-12 | 日本信号株式会社 | 電子リレー |
| JP2016106057A (ja) * | 2007-09-13 | 2016-06-16 | 日本信号株式会社 | 電子リレー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0276411A (ja) | チヤネル選択制御信号を利用したマルチプレツクサー出力のイネーブル／デイスエーブル制御装置 | |
| US5434519A (en) | Self-resetting CMOS off-chip driver | |
| JPH05298986A (ja) | リレー駆動制御回路 | |
| JP2770667B2 (ja) | 切替回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPH05335899A (ja) | フリップフロップ回路 | |
| JP3101091B2 (ja) | イネーブル回路 | |
| JPH0522361A (ja) | リレー駆動タイミング回路 | |
| JPH04341719A (ja) | リレー制御回路 | |
| JP2967640B2 (ja) | マイクロコンピュータ | |
| JPH05160684A (ja) | ラッチ回路 | |
| JPH1185306A (ja) | クロック切換え回路 | |
| JPH0962421A (ja) | ポートの状態切換回路 | |
| JPS62196704A (ja) | シ−ケンス制御用オンオフ制御回路 | |
| JPH11163718A (ja) | 論理ゲート | |
| JPS5813520Y2 (ja) | 書込パルスの制御回路 | |
| JPH0454522Y2 (ja) | ||
| JPH04314161A (ja) | 情報処理装置 | |
| JP2000113665A (ja) | 電子回路装置 | |
| JPH05307429A (ja) | 半導体集積回路 | |
| JPS61283094A (ja) | 集積回路装置 | |
| JPH05291895A (ja) | クロック選択回路 | |
| KR19990027860A (ko) | 입/출력 포트 | |
| JPH04258019A (ja) | 半導体集積回路 | |
| JPS61100025A (ja) | 非同期式アツプダウンカウンタ |