JPS62196704A - シ−ケンス制御用オンオフ制御回路 - Google Patents
シ−ケンス制御用オンオフ制御回路Info
- Publication number
- JPS62196704A JPS62196704A JP3854586A JP3854586A JPS62196704A JP S62196704 A JPS62196704 A JP S62196704A JP 3854586 A JP3854586 A JP 3854586A JP 3854586 A JP3854586 A JP 3854586A JP S62196704 A JPS62196704 A JP S62196704A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- valve
- cpu
- controlling circuit
- closed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プログラム制御を行うシーケンス回路にお
けるオンオフ制御回路に関するものである。
けるオンオフ制御回路に関するものである。
従来のオンオフ制御回路としては、wJa図に示すもの
があった。図において、1は中央処理装置(以下、CP
Uという)、2は前記CPU1からのディジタル信号全
一時的に記憶するD型フリップフロッグ、6は前記り型
フリップフロッグ2の出力信号を反転させて後述するリ
レー全駆動させるためのインバートゲート、4は前記イ
ンバートゲート3により開閉されるリレー、5はACt
源、6はオンオフパルプ(ON10FFパルプ)である
。
があった。図において、1は中央処理装置(以下、CP
Uという)、2は前記CPU1からのディジタル信号全
一時的に記憶するD型フリップフロッグ、6は前記り型
フリップフロッグ2の出力信号を反転させて後述するリ
レー全駆動させるためのインバートゲート、4は前記イ
ンバートゲート3により開閉されるリレー、5はACt
源、6はオンオフパルプ(ON10FFパルプ)である
。
次に動作について説明する。まず、CPU1が。
D型フリップフロッグに対して正論理信号″1”(以下
、正論理信号″1”、0”を夫々単に信号″1”、0”
と略す)t−出力すると、D型フリップフロッグ2はそ
の信号全一時的に記憶し、次いでインバートゲート6へ
出力してリレー4七ON(すなわち接点を閉−以丁パル
ブとの混同?避けるためクローズという−)させて、オ
ンオフパルプ6が開又は閉となる。(つ!す、このオン
オフパルプは、第4図に示すようにリレー4がクローズ
したときに開又は閉となるように構成されている。)前
記CPU1が0”全出力した場合には、上記の動作と逆
の動作全行うこととなる。
、正論理信号″1”、0”を夫々単に信号″1”、0”
と略す)t−出力すると、D型フリップフロッグ2はそ
の信号全一時的に記憶し、次いでインバートゲート6へ
出力してリレー4七ON(すなわち接点を閉−以丁パル
ブとの混同?避けるためクローズという−)させて、オ
ンオフパルプ6が開又は閉となる。(つ!す、このオン
オフパルプは、第4図に示すようにリレー4がクローズ
したときに開又は閉となるように構成されている。)前
記CPU1が0”全出力した場合には、上記の動作と逆
の動作全行うこととなる。
ここで、cpuI側の電源(例えば24v)の電圧が低
下したとき、リレー4はオフ(すなわちオーブン)とな
り、フェイルセーフ形式となるようにオンオフバルブ6
の開又は閉状態が決定されでいる3、つまり、す+、、
−−4がオーブンのときに、オンオフバルブ6のどるべ
きモード(バルブ開か父は閉か)は、その制御対象が安
全側となるように設定されている、 〔発′す」が解決しようとする問題点〕従来のシー・−
ケンス!ti制御用オンオフ制御回路は以]・4のよう
に構成されているので、CP (J 1が信号″1”全
出力したときに、制御系統が正常に機能(2ている状態
(すなわちt源電圧の低下等がない状態)では、リレー
4はクローズするが、オンオフバルブ6は開になる場合
と閉になる場合とがあり、プログラム制御又はシーケン
ス制御を行う際のプログラムが複雑化して分りにくいと
いう問題点があった。
下したとき、リレー4はオフ(すなわちオーブン)とな
り、フェイルセーフ形式となるようにオンオフバルブ6
の開又は閉状態が決定されでいる3、つまり、す+、、
−−4がオーブンのときに、オンオフバルブ6のどるべ
きモード(バルブ開か父は閉か)は、その制御対象が安
全側となるように設定されている、 〔発′す」が解決しようとする問題点〕従来のシー・−
ケンス!ti制御用オンオフ制御回路は以]・4のよう
に構成されているので、CP (J 1が信号″1”全
出力したときに、制御系統が正常に機能(2ている状態
(すなわちt源電圧の低下等がない状態)では、リレー
4はクローズするが、オンオフバルブ6は開になる場合
と閉になる場合とがあり、プログラム制御又はシーケン
ス制御を行う際のプログラムが複雑化して分りにくいと
いう問題点があった。
この発明は上記のような問題点全解決するためになされ
たもので、CPUが信号゛1″′出力したとき、オンオ
フバルブが常に開となるようにして。
たもので、CPUが信号゛1″′出力したとき、オンオ
フバルブが常に開となるようにして。
プロ、ゲラ人的に理解し、易く5シーケンス制御の行い
易いオンオフ制御回路全書ること全目的としている。
易いオンオフ制御回路全書ること全目的としている。
この発明に係るシーケンス制御用オンオフ制御回路は、
CPUからの出力信号を反転し2て出力すう反転出力手
段全制御系統に設けるように(〜だものである。
CPUからの出力信号を反転し2て出力すう反転出力手
段全制御系統に設けるように(〜だものである。
この発明におけるオンオフ制御回路は、 CP IJか
らの出力信号例えば61″?例えばオンオフバルブの極
性?決める信号により反転しテ、゛出力側の論理素子に
出力して、オンオフバルブの開閉?常に一定の状態例え
ば開と々るように設定することができる。
らの出力信号例えば61″?例えばオンオフバルブの極
性?決める信号により反転しテ、゛出力側の論理素子に
出力して、オンオフバルブの開閉?常に一定の状態例え
ば開と々るように設定することができる。
以下、この発明の一実施例ケ図について説明する。第1
図において、1〜6は第3し]と同一部分?示し、7は
CPU1とD型フリツンでノロラグ2との間に介挿され
た反転出力手段としての排他的論理和ゲート(以下X
O)Lゲート、!−いう)、8はオンオフバルブ6の開
閉方向全決定する極性信号である。
図において、1〜6は第3し]と同一部分?示し、7は
CPU1とD型フリツンでノロラグ2との間に介挿され
た反転出力手段としての排他的論理和ゲート(以下X
O)Lゲート、!−いう)、8はオンオフバルブ6の開
閉方向全決定する極性信号である。
次(C動作について説明するとオンオフバルブ6の開閉
方向が何れかの状態例、もげ開のと舞の極性イ、4号に
より、 CP Ll iが信号” ]、’i出力してい
5と情には、XORゲー ドア、D型7リツプフロツブ
2、・インバー トゲ−トロにより、リレー4の接点(
、−i、り13−ズどなる場合とオーブンとなる場合と
があるが、オンオフバルブ6は常に開となるように利倒
す5ことかで11.1.つまり、このオンオフ制御[回
路によれば、第2図に示すように、CPU1より1バ号
″1″が出力されたとき、リレー4の接点のオーブン、
クローズを問わt″iC,バルブ6は常に開となる。
方向が何れかの状態例、もげ開のと舞の極性イ、4号に
より、 CP Ll iが信号” ]、’i出力してい
5と情には、XORゲー ドア、D型7リツプフロツブ
2、・インバー トゲ−トロにより、リレー4の接点(
、−i、り13−ズどなる場合とオーブンとなる場合と
があるが、オンオフバルブ6は常に開となるように利倒
す5ことかで11.1.つまり、このオンオフ制御[回
路によれば、第2図に示すように、CPU1より1バ号
″1″が出力されたとき、リレー4の接点のオーブン、
クローズを問わt″iC,バルブ6は常に開となる。
なお、上記実施例では反転出力手段としてXOルゲーh
2epuの出力側に設けtもの金示したが、反転出力手
段はCP tJ自体に設け、バルブの極性信号に基き信
号”1″?反転して出力する機能?持たせるように構成
しても、−上記実施例と同様の効ψ?奏t−5゜ 〔発明の効果〕 以上のように、この発明によれば、CP tJが出力し
たオンオフ信号?反転して出力する反転出力手段を設け
たので、CPUが信号”l’に出力するときにはリレー
等の作業に拘らず、バルブ?常に一定状態に制御するこ
とができ、シーケンス制御を行う際にプログラム的に理
解し易いオンオフ制御回路が得られる効果がある。
2epuの出力側に設けtもの金示したが、反転出力手
段はCP tJ自体に設け、バルブの極性信号に基き信
号”1″?反転して出力する機能?持たせるように構成
しても、−上記実施例と同様の効ψ?奏t−5゜ 〔発明の効果〕 以上のように、この発明によれば、CP tJが出力し
たオンオフ信号?反転して出力する反転出力手段を設け
たので、CPUが信号”l’に出力するときにはリレー
等の作業に拘らず、バルブ?常に一定状態に制御するこ
とができ、シーケンス制御を行う際にプログラム的に理
解し易いオンオフ制御回路が得られる効果がある。
第1図はこの発明によるシ・−ケンス制り1用ヤンオフ
制御回路の一実施例會示す回路図、第2図はその動作を
示すフローチャート、第3図は従来のオンオフ制御回路
金示す回路図、第4図はその動作を示すフローチャート
である。
制御回路の一実施例會示す回路図、第2図はその動作を
示すフローチャート、第3図は従来のオンオフ制御回路
金示す回路図、第4図はその動作を示すフローチャート
である。
Claims (1)
- 中央処理装置を有するシーケンス制御用オンオフ制御回
路において、前記中央処理装置で出力されたオンオフ信
号を、反転して出力する反転出力手段を設けたことを特
徴とするシーケンス制御用オンオフ制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3854586A JPS62196704A (ja) | 1986-02-24 | 1986-02-24 | シ−ケンス制御用オンオフ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3854586A JPS62196704A (ja) | 1986-02-24 | 1986-02-24 | シ−ケンス制御用オンオフ制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62196704A true JPS62196704A (ja) | 1987-08-31 |
Family
ID=12528258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3854586A Pending JPS62196704A (ja) | 1986-02-24 | 1986-02-24 | シ−ケンス制御用オンオフ制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62196704A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10023011B2 (en) * | 2012-12-10 | 2018-07-17 | Compagnie Generale Des Etablissements Michelin | Tire comprising a tread made up of several elastomeric compounds |
-
1986
- 1986-02-24 JP JP3854586A patent/JPS62196704A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10023011B2 (en) * | 2012-12-10 | 2018-07-17 | Compagnie Generale Des Etablissements Michelin | Tire comprising a tread made up of several elastomeric compounds |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5394450A (en) | Circuit for performing arithmetic operations | |
JPS62196704A (ja) | シ−ケンス制御用オンオフ制御回路 | |
JPH02124627A (ja) | クロックドライバー回路 | |
JPH0483414A (ja) | ラッチ回路 | |
JPS583140Y2 (ja) | 双方向性信号バスのバッファ装置 | |
JPH0516211B2 (ja) | ||
JPH03218112A (ja) | レジスタ回路 | |
JPH0710421Y2 (ja) | 出力デ−タ制御回路 | |
JPS62235673A (ja) | マイクロコンピユ−タ | |
JPS5827219A (ja) | 給電装置 | |
JPH04311282A (ja) | 端子機能設定回路の制御方式 | |
JP2760027B2 (ja) | I/o装置 | |
JPH04311228A (ja) | 端子機能設定回路 | |
JPH04132411A (ja) | フリップフロップ回路 | |
JPH03226879A (ja) | 入出力ポート制御レジスタ | |
JPH02199915A (ja) | 半導体集積回路のスパイクノイズ消去回路 | |
JPS62175991A (ja) | 先入れ先出し記憶装置 | |
JPH02280411A (ja) | Dフリップフロップ回路 | |
JPH02214325A (ja) | フリップフロップ回路 | |
JPS63148318A (ja) | ラツチ回路 | |
JPH05298986A (ja) | リレー駆動制御回路 | |
JPH03263914A (ja) | 信号整形回路 | |
JPH0290725A (ja) | 出力回路 | |
JPH0962421A (ja) | ポートの状態切換回路 | |
JPH04208710A (ja) | ディジタル信号選択回路 |