JPS583140Y2 - 双方向性信号バスのバッファ装置 - Google Patents

Description

【考案の詳細な説明】 本考案は双方向性信号バスのバッファ装置に関するもの
である。

ディジタル・データ処理装置等におけるデータ・バスの
典型としてＴＴＬレベルの信号用のバスがある。

そのようなバスと機器との接続点あるいは延長バスの接
続点には伝送信号の波形成形器あるいはリピータとして
バッファ装置が設けられる。

バスが双方向性のバスであるときは、バッファ装置も双
方向性でなければならない。

そこで２つの単方向性のバッファ回路を互いに逆向きに
並列に接続してバスに挿入し、伝送すべき信号の方向に
応じていずれか一方が動作するようにする。

その際バッファ装置の方向性の制御はできるだけ簡単な
機構によって行われることが望ましい。

バッファ装置の方向性制御の従来例としては、特開昭５
２−１５３３１３号公報に記載されたようなものが知ら
れている。

これは、互いに逆方向の並列に接続された２つのディジ
タル増幅器からなるバッファ回路を、２つのノアゲート
の組み合わせからなるクリップ・フロップ回路で制御し
て、入力信号の伝送方向に合致するディジタル増幅器の
信号出力動作を有効化するようにしたものである。

２つのノアゲートの組み合わせからなるクリップ・フロ
ッグ回路は、バッファ回路の両側の信号を２つの入力と
し、それらの信号の時間差によって信号の伝送方向を判
定し、該当するディジタル増幅器の動作を有効化する。

このような装置において、フリップ・フロップ回路の２
つの入力信号の間に適切な時間差を生じさせるために、
ディジタル増幅器の動作遅延時間τ１は、ノアゲートの
動作遅延時間τ２より適度に大きくなければならない。

しかし、ディジタル増幅器の動作遅延時間τ１を、ノア
ゲートの動作遅延時間τ２よりも意味のある程度に大き
くするには、ディジタル増幅器は単純なディジタル論理
素子ではだめで、動作遅延時間を考慮した特別なもので
なければならない。

本考案の目的は、通常のディジタル論理素子だけで構成
できる双方向性信号バスのバッファ装置を提供すること
にある。

本考案は、 それぞれインバータとナントゲートの直列回路からなる
２つの単方向性バッファ回路が互いに逆向きに並列に接
続されてなるバッファ本体、および、２つの単方向性バ
ッファ回路に釦けるそれぞれのインバータとナントゲー
トの中間の信号がそれぞれＤ端子およびＴ端子に与えら
れ、Ｑ端子の出力信号によって、２つの単方向性バッフ
ァ回路のうちＤ端子に入力信号を与えている系統のナン
トゲートの信号出力動作を制御し、Ｑ端子の出力信号に
よって、２つの単方向性バッファのうち１端子に入力信
号を与えている系統のナントゲートの信号出力動作を制
御し、これらナントゲートの信号出力動作が行なわれる
たびにＱ端子の出力信号が「１」にプリセットされるフ
リップ・フロップ回路を具備する双方構成信号バスのバ
ッファ装置。

によって上記の目的を達成したものである。

以下図面によって本考案を説明する。

図は本考案実施例の概念的構成図である。

図に釦いて、ＢＵＲは双方向性のバス、Ｇ１．Ｇ２はナ
ントゲート、ＩＮＶｌ 、ＩＮＶ２はインバータ、ＦＦ
はフリップ・フロッグ回路である。

インバータＩＮＶＩとナントゲートＧ１は直列に接続さ
れて１つの単方向バッファ回路を構威し、インバータＩ
ＮＶ２とナンドゲー）Ｇ２は直列に接続されて他の単方
向バッファ回路を構成している。

これら両バッフ７回路は互いに逆向きに並列に組合わさ
れバッファ本体として双方向性バスＢＵＳ中に挿入され
る。

バス中の信号はローレベル・アクティブである。

クリップ・フロップ回路ＦＦはインバータＩＮＶＩ 、
ＩＮＶ２の出力信号をそれぞれＤ端子およびＴ端子の入
力信号とし、Ｑ、Ｑ端子の出力信号でそれぞれナントゲ
ートＧｌ、Ｇ２の開閉を制御する。

クリップ・フロップ回路ＦＦのＲ端子ハ”Ｈ”レベルに
プル・アップされ、Ｓ端子にはプリセット信号が与えら
れる。

プリセット信号は図示しない装置から信号伝送の１サイ
クルの開始に先立ちあるいは終了の時点において”Ｌ”
レベルの信号として与えられる。

ここで１サイクルとは信号がいずれかの方向に１回通過
した場合をいう。

このように構成された装置の動作は次のと釦りである。

フリップ・フロップ回路ＦＦがプリセットされるナント
ゲートＧ１．Ｇ２はそれぞれ開および閉となる。

この状態で信号パルスがＡ側から到来すると、その信号
はインバータＩＮＶＩで極性反転されてナントゲートＧ
１を通過し、Ｌ”レベルの信号パルスとしてＢ側に伝え
られる。

ナントゲートＧ１の出力信号はインバータＩＮＶ２を通
じてナントゲートＧ２にも与えられるが、ナンドゲー）
Ｇ２は閉じているので信号の逆流は生じない。

このときフリップ・フロップ回ＭＦＦのＤ端子にはイン
バータｌＮＶｔのＨ”レベルの出力信号が与えられ、ｌ
たそれよりナントゲートＧ１とインバータＩＮＶ２の動
作時間だけ遅れてＴ端子に”Ｈ”出力信号の立上すが与
えられる。

これはフリップ・フロップ回転ＦＦをセットする方向に
１駆動するが、クリップ・フロップ回路ＦＦは予めプリ
セットされているのでその出力状態に変化はない。

信号が通過した後にプリセットがかけられる。

このときもフリップ・フロップＦＦの出力状態に変化は
ない。

プリセット状態においてＢ側から信号パルスが到来する
と、それはインバータＩＮＶ２で極性反転されてナンド
ゲー）Ｇ２に与えられるが、ナントゲートＧ２はフリッ
プ・フロッグ回路ＦＦのＱ出力によって閉じられている
ので信号はここで一旦正められる。

しかしインバータＩＮＶ２の”Ｈ”出力信号の立上りは
フリップ・フロップ回路ＦＦのＴ端子に与えられ、この
ときＤ端子の信号がＬ ｎであることによりフリップ・
フロップ回路ＦＦはリセットされるので、Ｑ、Ｑ端子の
出力レベルが交代してナントゲートＧｌは閉、Ｇ２は開
となる。

したがってインバータＩＮＶ２の出力信号すなわちＢ側
から到来した信号パルスはＡ側に伝送される。

ナントゲートＧ２の出力パルスはインバータＩＮＶ１を
通じて″Ｈ′ルベルの信号としてクリップ・フロップ回
路ＦＦのＤ端子に与えられるが、ナントゲートＧ２とイ
ンバータＩＮＶＩの動作時間だけＴ端子の信号の立上り
よりも遅れているので、フリップ・７０ツブ回路ＦＦの
出力状態に影響を与えない。

信号が通過した後にフリップ・フロップ回路にはプリセ
ットがかけられる。

プリセットによってフリップ・フロップ回路ＦＦは出力
状態が再び交代して初期状態に戻る。

とのよ５Ｋしてどちらから信号がきても信号方向に応じ
たバッファ装置の方向づけが行なわれる。

以上のように、本考案は、バッファ回路をインバークと
ナントゲートの直列回路で構成し、この直列回路の中間
から、クリップ・フロップ回路の入力信号を取り出すよ
うにしたので、回路を構成するディジタル論理素子とし
特別なものを用いなくても、フリップ・フロップ回路の
２つの入力信号の間には適切な時間差を生じさせること
ができる。

【図面の簡単な説明】

図は本考案実施例の概念的構成図である。 Ｇ ｌ 、Ｇ２＝ナン）”ゲート、ＩＮＶｌ 、ＩＮＶ
２・・・インバータ、ＦＦ・・・フリップ・フロップ回
路。

Claims (1)

【実用新案登録請求の範囲】
1. それぞれインバータとナントゲートの直列回路からなる
   ２つの単方向性バッファ回路が互いに逆向きに並列に接
   続されてなるバッファ本体、および、２つの単方向性バ
   ッファ回路におけるそれぞれのインバータとナントゲー
   トの中間の信号がそれぞれＤ端子および］端子に与えら
   れ、Ｑ端子の出力信号によって、２つの単方向性バッフ
   ァ回路のうちＤ端子に入力信号を与えている系統のナン
   トゲートの信号出力動作を制御し、Ｑ端子の出力信号に
   よって、２つの単方向性バッファのうちＴ端子に入力信
   号を与えている系統のナントゲートの信号出力動作を制
   御し、これらナントゲートの信号出力動作が行なわれる
   たびにＱ端子の出力信号が「１」にプリセットされるク
   リップ・フロップ回路を具備する双方構成信号バスのバ
   ッファ装置。