JPS6035850B2 - Ｊ−ｋ フリップフロップ回路 - Google Patents

Description

【発明の詳細な説明】 この発明はマスタスレーブ形のＪ−Ｋフリツブフロップ
回路に関する。

第１図はＭＯＳトランジスタ特に相補形のＭＯＳトラン
ジスタによって構成するのに最適なマスタスレーブ形の
従来のＪ−Ｋフリツプフロップ回路の構成図である。

図において直列接続されているアンドゲート部１とノア
ゲート部２は複合論理回路３を構成し、このアンドゲー
ト部１には入力信号Ｊ、クロツク信号ＣＫおよび後述す
る信号Ｑｓそれぞれが入力される。また直列接続されて
いるアンドゲート部４とノアゲート部５は複合論理回路
６を構成し、このアンドゲート部４には入力信号Ｋ、ク
ロック信号ＣＫおよび後述する信号Ｑｓそれぞれが入力
される。また上記一方の複合論理回路３の出力信号ＱＭ
は他方の複合論理回路６のノアゲート部５に入力され、
これと同様に他方の複合論理回路６の出力信号ＱＭは一
方の複合論理回路３のノアゲート部２に入力される。す
なわち、上記一対の複合論理回路３，６は、一方の出力
を他方の入力とする如くその出力端が交差結合されてマ
スタフリップフロップ（主フリップフロップ）１０を構
成している。さらに図において直列接続されているオア
ゲート部１１とナンドゲート部１２は複合反転論理回路
１３を構成し、このオアゲート部１１には上記複合論理
回路１３の出力信号ＱＭおよびクロック信号ＣＫそれぞ
れが入力される。また直列接続されているオアゲート部
１４とナンドゲ−卜部１５は複合反転論理回路１６を構
成し、このオアゲート部１４１こは上記複合論理回路６
の出力信号ＱＭおよびクロック信号ＣＫそれぞれが入力
される。そして上記一万の複合反転論理回路１３の出力
信号Ｑｓは他方の複合反転論理回路１６のナンドゲート
部１５に入力され、これと同様に他方の複合反転論理回
路１６の出力信号Ｑｓは一方の複合反転論理回路１３の
ナンドゲート部１２に入力される。すなわち、上記一対
の複合反転論理回路１３，１６は、一方の出力を他方の
入力とする如くその入出力端が交差結合されてスレーブ
フリップフロップ（補助フリップフロップ）２０を構成
している。また上記信号Ｑｓは前記アンドゲート部１に
、信号Ｑｓは前記アンドゲート部４にそれぞれ帰還され
る。このとき信号Ｑｓは３段の反転ゲート部すなわちノ
アゲート部２、ナンドゲート部１２およびナソドゲート
部１５を通って再び元のところに戻るので、この信号Ｑ
ｓは負帰還されることになる。これと同機に信号Ｑｓも
３段の反転ゲート部を通って再び元のところに戻るので
、この信号Ｑｓも負帰還されることになる。このような
Ｊ−Ｋフリツプフロツプ回路において、いまクロツク信
号ＣＫが論理“１”のとき、スレーブフリツプフロツプ
２０はマスタフリツプフロップ１０から切り離され、一
対のナンドゲート部１２，１５によってマスタフリツプ
フロツプ１０の前の情報が保持される。

またこのときマスタフリツプフロツプ１０では、スレー
ブフリツプフロツプ２０の出力信号Ｑｓ，Ｑｓ、信号Ｊ
，Ｋとによって定まる情報が読み込まれる。次にクロッ
ク信号ＣＫが論理“０”になると、マスタフリツプフロ
ップー川ま信号Ｑｓ，ＱｓおよびＪ，Ｋの経路から切り
離され、一対のノアゲート部２，５によって予め読み込
まれた情報が保持される。またこのときスレーブフリツ
プフロツプ２０はマスタフリップフロップ１Ｍこ結合さ
れるため、マスタフリップフロツプ１０で保持されてい
る情報がスレーブフリップフロッブ２０に送られる。そ
して再びクロック信号ＣＫが論理“１”に戻ると、スレ
ーブフリツプフロツプ２０はマスタフリツプフロップ１
０から送られてきた情報を保持する。ところで、上記Ｊ
−Ｋフリップフロップ回路が誤動作を起こさずに安定に
動作するためには、クロック信号ＣＫが論理“１”でマ
スタフリツプフロップ１０が信号Ｑｓ，Ｑｓ，Ｊ，Ｋと
によって定まる情報を読み込む場合で、特にこの情報が
それ以前に読み込んだ情報と同じ場合には、ＣＫ＝“１
”の期間に信号Ｊ，Ｋは直流的に定まった信号でなけれ
ばならない。第２図は上記第１図に示すＪ−Ｋフリップ
フロップ回路の動作の一例を示すタイミングチャートで
ある。第２図において信号Ｊ，Ｋは最初はともに論理“
１”に設定され、この後ともに論理“０”に設定される
。信号Ｊ，Ｋがともに論理“１”に設定されるとこのフ
リップフロップ回路はバィナリカウント動作し、また信
号Ｊ，Ｋがともに論理“０”に設定されると保持動作す
ることになる。ここで信号Ｊ，Ｋがともに論理“１”に
設定されてバィナリカウント動作が行なわれているとき
に、信号Ｋに論理“０”の細いパルスが混入しても、こ
のフリップフロップ回路は誤動作を起こさずにカウント
は進む。しかしながら信号Ｊ，Ｋがともに論理“０”に
設定されて保持動作が行なわれているときに、信号Ｋに
論理“１”のあるいは信号Ｊに論理“１”の細いパルス
が混入すると、マスタフリツプフロツプ回路１０の出力
信号ＱＭ，ＱＭが反転する。そしていったんこの信号Ｑ
Ｍ， ＱＭが反転すると、この状態は一対のノアゲート
部２，５によって保持されるため、上記論理“１”のパ
ルスが消失してもこの両信号ＱＭ，ＱＭは再び元の状態
に反転できず、このフリップフロッブ回路は誤動作する
ことになる。このような誤動作は信号Ｊ，Ｋをデータバ
ス方式によって得る場合や他の信号とのタイムシェア信
号として得る場合に発生し易い。この発明は上記のよう
な事情を考慮してなされたものであり、その目的とする
ところは、入力信号にノイズが混入した場合であっても
誤動作を起こすことのない信頼性の高いＪ−Ｋフリップ
フロツプ回路を提供することにある。

以下、図面を参照してこの発明の一実施例を説明する。

第３図はこの発明の一実施例の構成を示すものであり、
従来の回路と対応する箇所には同じ符号を付しその説明
は省略する。この回路では前記マスタフリップフロップ
１川こおいて交差結合をなす一方の信号ＱＭの経路の途
中にアンドゲート３１を挿入するとともに他方の信号Ｑ
Ｍの経路の途中にアンドゲート３２を挿入し、さらにこ
の両アンドゲート３１，３２それぞれの一方の入力端に
信号を与えるナンドゲート３３，３４を設けたものであ
る。このうち上記一方のナンドゲート３３には補助フリ
ツプフロップ２０の一方の出力信号Ｑｓとクロック信号
ＣＫが入力され、他方のナンドゲート３４には他方の出
力信号Ｑｓとクロツク信号が入力される。次に上記のよ
うに構成された回路の動作を説明する。

第４図は上記第３図に示すＪ−Ｋフリップフロップ回路
の動作の一例を示すタイミングチャートである。先ず第
４図に示すように信号Ｊ，Ｋがともに論理“１’’に設
定されるものとする、このとき、クロック信号ＣＫが論
理“０”で信号ＱＭ，Ｑｓがともに論理“０”、信号Ｑ
Ｍ，Ｑｓがともに論理“１”になっているものとする。
また論理“０”のクロック信号ＣＫが入力しているナン
ドゲート３３，３４の出力信号はともに論理“１”にな
っている。この状態でクロツク信号ＣＫが論理“１”に
なると、アンドゲート部１の論理が成立してその出力信
号が論理“１”になる。上記アンドゲート部１の出力信
号が論理“１”になると、この後、ノアゲート部２の出
力信号ＱＭが論理“１”から論理“０”に反転する。上
記ノアゲート部２の出力信号ＱＭが論理“０”になると
、アンドゲート３２の論理が非成立となりその出力信号
は論理“０”になる。このとき論理“０”の信号Ｑｓが
入力しているアンドゲート部４の出力信号は論理“０”
となっているため、上記アンドゲート３２の出力信号が
論理“０”になると、この後、／アゲート部５の出力信
号ＱＭが論理“０”から論理“１”に反転する。次にこ
の状態でクロツク信号ＣＫが論理“０”になると、マス
タフリツプフロップ１０の情報がスレーブフリップフロ
ップ２０１こ送られて、オアゲート部１１の出力信号が
論理“０”、オアゲート部１４の出力信号が論理“１”
にそれぞれなる。上記オアゲート部１１の出力信号が論
理“０”になると、これに続くナンドゲート１の出力信
号Ｑｓが論理“１”に反転する。一方、ナンドゲート部
１５の入力信号はともに論理“１”になるため、このナ
ンドゲート部１５の出力信号Ｑｓが論理“０”に反転す
る。次に再びクロツク信号ＣＫが論理“１”になると、
アンドゲート部４の論理が成立してその出力信号が論理
“１”になる。したがってこの後ノアゲート部５の出力
信号ＱＭが論理“０”に反転する。上記ノァゲート部５
の出力信号ＱＭが論理“０”になると、アンドゲート３
１の論理が非成立となりその出力信号が論理“０”にな
る。このとき論理“０”の信号Ｑｓが入力しているアン
ドゲート部１の出力信号は論理“０”となっているため
、上記アンドゲート３１の出力信号が論理“０”になる
と、この後ノアゲート部２の出力信号ＱＭが論理“０”
から論理“１”に反転する。この状態で再びクロック信
号ＣＫが論理“０”になると、マスタフリップフロップ
１０の情報が再びスレーブフリップフロツプ２０１こ送
られて、オアゲート部１１の出力信号が論理“１”、オ
アゲート部１４の出力信号が論理“０”にそれぞれなる
。上記オアゲ−ト部１４の出力信号が論理“０”になる
と、これに続くナンドゲート部１５の出力信号Ｑｓが論
理“０”から論理“１”に反転する。一方、ナンドゲー
ト部１２の入力信号はともに論理“１”になるため、こ
のナンドゲート部１２の出力信号Ｑｓは論理“１”から
論理“０”に反転する。このように信号Ｊ，Ｋがともに
論理“１”に設定されていれば、この回路はクロック信
号ＣＫをバィナリカウント動作することになる。

次にクロック信号ＣＫが論理“１”から論理“０”に切
り替わる時に、いままで論理“１”に設定されていた信
号Ｊ，Ｋがともに論理“０’’に設定されるものとする
。

なおクロツク信号ＣＫが論理“０”に切り替わる前には
、信号ＱＭ，Ｑｓがともに論理“１”、信号ＱＭ， Ｑ
ｓがともに論理“０”になっているものとする。この状
態でクロツク信号ＣＫが切り替わる論理“０”になると
、マスタフリップフロップ１０の情報がスレーブフリッ
プフロップ２川こ送られて、オアゲート部１１の出力信
号が論理“０”、オアゲート部１４の出力信号が論理“
１”にそれぞれなる。上記オアゲート部１１の出力信号
が論理“０”になると、これに続くナンドゲート部１２
の出力信号Ｑｓが論理“０”から論理“１”に反転する
。一方、ナンドゲート部１５の入力信号はともに論理“
１”になるため、このナンドゲート部１５の出力信号Ｑ
ｓは論理“１”から論理“０”に反転する。次にこの状
態でクロック信号ＣＫが論理“１”になっても信号Ｊ，
Ｋはともに論理“０”になっているため、アンドゲート
部１，４それぞれの出力信号は論理“０”となる。しか
しながら前に論理“１”となった信号Ｑｓおよび論理“
１”となっている信号ＱＭが入力するアンドゲート３１
の論理が成立し、その出力信号は論理“１”となるため
、これに続くナンドゲート部２の出力信号ＱＭは論理“
０”のままとなる。上記信号ＱＭが論理“０”のままで
あればアンドゲート３２の出力信号も論理“０”となり
、ノアゲート部５の出力信号ＱＭは論理“１”のままと
なる。したがってこの後クロック信号ＣＫが変化しても
、信号Ｑ肌 Ｑは論理“１”、信号ＱＭ，Ｑｓは論理“
０”のままで変化しない。このように信号Ｊ，Ｋがとも
に論理“０”に設定されれば、この回路は以前の状態を
保持することになる。

したがってこの回路は従来と同様にＪ−Ｋフリップフロ
ッブ回路として動作することになる。次にいまクロック
信号ＣＫが論理“１”で信号Ｊ，Ｋがともに論理“０”
に設定され、このＪ−Ｋフリップフロップ回路が保持動
作を行なっているときの状態を考えてみる。

このとき、第４図に示すように信号ＱＭおよびＱｓが論
理“１”、信号ＱＭおよびＱｓが論理“０”にそれぞれ
設定されているものとする。そしてこの状態のときに信
号Ｋに論理“１”の細いパルスが混入すると、アンドゲ
ート部４の出力信号が論理“０”から論理“１”に反転
する。上記アンドゲート部４の出力信号が論理“１”に
なると、これに続くノアゲート部５の出力信号ＱＭは論
理“１”から論理“０”に反転する。これによりアンド
ゲート３１の出力信号は論理“０”になる。このときア
ンドゲート部１の出力信号は論理“０”になっているた
め、上記アンドゲート３１の出力信号が論理“０”にな
ると、この後ノアゲート部２の出力信号ＱＭは論理“０
”から論理“１”に反転する。そして上記ＱＭ＝“０”
、ＱＭ＝“１”の状態は、信号Ｋが論理“１”となって
いる期間中続行される。ところがＣＫ＝“１”の期間に
信号Ｋが再び論理“０”に戻ると、いままで論理“１”
であったアンドゲート部４の出力信号は再び論理“０”
に戻る。一方、アンドゲート３２には論理“０”の信号
Ｑｓが入力しているため、上記アンドゲート部４の出力
信号が論理“０”に戻ると、ノアゲート部５の出力信号
ＱＭは再び論理“１”になる。上記信号ＱＭが論理“１
”になると、一方の入力端に論理“１”の信号Ｑｓが入
力しているアンドゲート３１の出力信号も論理“１”に
なるため、／アゲート部２の出力信号ＱＭは再び論理“
０”になる。したがってこの後、ＣＫが論理“０”にな
っても、スレープフリツプフロツプ２０１こは信号Ｋが
論理“１”となる以前と同じ情報が送られるため、信号
Ｑｓ，Ｑｓは論理“１”、論理“０”のまま保持される
。さらにＪ＝Ｋ＝“０”かつＣＫ＝“１”のとき、信号
Ｊに論理“１”の細いパルスが混入しても、上記と同様
に信号Ｑｓ，Ｑｓはパルス混入前と同じ論理に保持され
ることはもちろんである。また従来と同様に、Ｊ＝Ｋ＝
“１”かつＣＫ＝“１”のときに信号Ｋに細いパルスが
混入しても誤動作しないことはいうまでもない。このよ
うに上記実施例によれば、クロック信号ＣＫの立下り時
の信号Ｊ，Ｋの状態によってのみスレーブフリップフロ
ップ２０の動作が定まり、ＣＫが論理“１”の期間に信
号ＪあるいはＫにノイズが混入しても、マスタフリツプ
フロツプ１０の一対の出力信号ＱＭ，ＱＭ‘まノイズが
消失すると再び元の論理に戻り、誤動作することはない
。したがってこのＪ一Ｋフリツプフロップ回路は極めて
信頼性の高いものとなる。また、この実施例によれば、
クロック信号ＣＫを入力とするナンドゲート３３，３４
を設けたことにより、アンドゲート３１，３２それぞれ
にクロツク信号ＣＫに同期したスレーブフリツプフロッ
プ２０の各出力が入力されることになる。

このため、クロック信号ＣＫが“０”のとき、スレーブ
フリツプフロツプ２０の出力がノイズなどにより変化し
てもこの信号変化はマスタフリップフロップ１０には伝
えられないので、この場合にも誤動作を防止することが
できる。しかもクロック信号ＣＫの立ち上りおよび立ち
下がりがなだらかな場合のレーシングなどによる誤動作
も防止することができる。その理由は、後述する第５図
の回路で説明されているが、アンドゲート部３１はアン
ドゲート部１およびノアゲート部２とともに複合論理回
路を構成しており、この複合論理回路でクロック信号Ｃ
Ｋに対するしきい値電圧を高精度に制御することは困難
である。ところがナンドゲ−ト３３は単一のゲートであ
るため、しきし、値電圧が一定の狭い範囲となるように
制御することは比較的簡単である。従って、このナンド
ゲート３３におけるクロック信号ＣＫに対するしきし、
値電圧を狭い範囲に設定することによって、このクロッ
ク信号ＣＫの立ち上りおよび立ち下がりがなだらかな場
合でもクロック信号ＣＫの変化の極めて狭い範囲でマス
タフリップフロップ１０をスレーブフリツプフロツプ２
０から切り離すことができ、これによりレーシングなど
による誤動作も防止することができる。なお、このこと
はナンドゲート３４側でも同様である。第５図は上記第
３図に示す実施例回路を相補形のＭＯＳトランジスタに
よって構成した場合の回路図であり、図中の符号は第３
図中のものと対応している。また前記第１図に示す従来
回路をＭＯＳトランジスタによって構成した場合と比較
して、２個のＰチャネルＭＯＳトランジスタＰ１，Ｐ２
および２個のＮチャネルＭＯＳトランジスタＮ１，Ｎ２
の計４個のＭＯＳトランジスタと２個のナンドゲート３
３，３４が増加するだけである。第６図はこの発明の他
の実施例の構成図である。

ここではスレーブフリツプフロツプ２０の出力信号Ｑｓ
，Ｑｓをインバータ３５，３６それぞれを通すことによ
ってクロツク信号Ｑ，Ｑを得るようにしたものであり、
信号Ｑ，Ｑの負荷容量が大きい場合に好適である。また
ィンバータ３５，３６を設けたことによって前記ナンド
ゲート３３およびアンドゲート部１にはインバータ３５
の出力信号が、ナンドゲート３４およびアンドゲート部
４にはインバータ３６の出力信号がそれぞれ入力される
。第７図はこの発明のさらに他の実施例の構成図である
。

ここではマスタフリツプフロツプ１０のアンドゲート部
１，４の代わりに／アゲート部３７，３８を設け、この
一方のノアゲート部３７には前記ナンドゲート３３の出
力信号と信号Ｊの反転信号Ｊを入力するとともに他方の
ノアゲート部３８に前記ナンドゲート部３４の出力信号
と信号Ｋの反転信号Ｋを入力するようにしたものであり
、このような回路構成としても得られる効果は第３図の
場合と同様である。第８図はこの発明のもう一つ他の実
施例の構成図である。

ここではマスタフリツプフロツプ１０およびスレーブフ
リツプフロツプ２０にクロツク信号としてＣＫが入力さ
れ、マスタフリツプフロップ１０はクロツク信号ＣＫが
論理“０”のときに信号Ｊ，Ｋとによって定まる情報を
読み込み、ＣＫが論理“０”になると読み込んだ情報を
保持し、スレーブフリツプフロツプ２０はこれとは逆に
クロック信号ＣＫが論理“０”のときにマスタフリップ
フロップ１０から送られる情報を読み込み、ＣＫが論理
“０”になると読み込んだ情報を保持する場合の回路が
示されている。したがって前記第３図に示す実施例回路
におけるアンドゲ−卜部１，４はオァゲート部４１，４
４に、ノアゲート部２，５はナンドゲート部４２，４５
に、オアゲート部１１，１４はアンドゲート部５１，５
４に、ナンドゲート部１２，１５はノァゲート部５２，
５５に、アンドゲ−ト３１，３２はオアゲート６１，６
２に、さらにナンドゲート部３３，３４はノアゲート６
３，６４にそれぞれ直き替わつている。第９図はこの発
明の他の実施例を示すものであり、上記第３図に示す実
施例回路にダイレクトリセット、ダイレクトリセット機
能を持たせたものである。

このためマスタフリツプフロツプ１０の一方の複合論理
回路３の前記ノアゲート部２は、図示するように直列接
続されたオアゲート部７１およびナンドゲ−卜部７に置
き替えられ、このオァゲート部７１にアンドゲート部１
およびアンドゲート３１の出力上記が入力される。また
上記複合論理回路３の最終段に位置する論理部すなわち
回路ナンドゲート部７２には、上記オアゲート７１の出
力信号とともにダイレクトリセット信号Ｄ・Ｒが入力さ
れる。同様にマスタフリップフロツプ１０の他方の複合
論理回路６の前記ノアゲート部５も、図示するように直
列接続されたオアゲート部７３およびナンドゲート部７
４に置き換えられ、このオアゲート部７３にアンドゲー
ト部４およびアンドゲート３２の出力信号が入力される
。また上記複合論理回路６の最終段に位置する論理部す
なわち上記ナンドゲート部７４には、上記オアゲート７
３の出力信号とともにダイレクトリセツト信号○・Ｓが
入力される。またスレープフリツプフロツプ２０の一対
の複合反転論理回路１３，１６の最終段に位置する前記
ナンドゲート部１２，１５は、それぞれ３入力型のナン
ドゲート部１２′，１５′に置き替えられ、このうち一
方のナンドゲート部１２′の一つの入力端には上記ダイ
レクトリセット信号Ｄ・Ｓが、他方のナンドゲート部１
５′の一つの入力端には上記ダイレクトリセツト信号Ｄ
・Ｒがそれぞれ入力される。このような構成において、
いま論理“０”のダイレクトセット信号Ｄ・Ｒが入力さ
れれば、他の信号にかかわりなく信号ＱＭ， Ｑｓが論
理“１”に、信号ＱＭ，Ｑｓが論理“０”にそれぞれ強
制的に設定される。また論理“０”のダイレクトリセッ
ト信号Ｄ・Ｓが入力されれば、信号ＱＭ，Ｑｓが論理“
１”に、信号ＱＭ，Ｑｓが論理“０”にそれぞれ強制的
に設定される。第１０図は上記第９図に示す実施例回路
を相補形のＭＯＳトランジス外こよって構成した場合の
回路図であり、図中の符号は第９図中のものと対応して
いる。

また前記第１図に示す従来回路をＭＯＳトランジス外こ
よって構成した場合と比較して、６個のＰチャネルＭＯ
ＳトランジスタＰＩ〜Ｐ６および６個のＮチャネルＭＯ
ＳトランジスタＮＩ〜Ｎ６の計１２個のＭＯＳトランジ
スタと２個のナンドゲート３３，３４が増加するだけで
ある。なおこのうちＮチャネルトランジスタＮ３とＮ４
あるいはＮ５とＮ６はいずれか一方を共通に利用するこ
とで省略が可能である。なお第９図および第１０図に示
した実施例回路ではダイレクトセット信号、ダイレクト
リセット信号をともに与える場合について説明したが、
これにどちらか一方のみを与えるようにしても良い。

さらに第６図ないし第８図に示す各実施例回路に上記ダ
イレクトセット、ダイレクトリセット機能を持たせるこ
とも可能である。以上、説明したようにこの発明によれ
ば、入力信号にノイズが混入した場合であっても誤動作
を起こすことがない信頼性の高いＪ−Ｋフリップフロッ
プ回路を提供することができる。

【図面の簡単な説明】 第１図は従来のＪ−Ｋフリップフロップ回路の構成図、
第２図はその動作の一例を示すタイミングチャート、第
３図はこの発明の一実施例の構成図、第４図はその動作
の一例を示すタイミングチャート、第５図は上記実施例
回路をＭＯＳトランジスタによって実現した回路図、第
６図ないし第９図はそれぞれこの発明の他の実施例の構
成図、第１０図は上記第９図の実施例回路をＭＯＳトラ
ンジス外こよって実現した回路図である。 １０……マスタフリツプフロツプ、２０……スレーブフ
リツプフロツプ、１，４……アンドゲート部、２，５，
３７，３８……ノアゲート部、３，６・・・・・・複合
論理回路、１１，１４，４１，４４，７１，７３……オ
アゲート部、１２，１５，１２′，１５′，４２，４５
，７２，７４””“ナンドゲート部、１３，１６・・・
・・・複合反転論理回路、３１，３２……アンドゲート
、３３，３４……ナンドゲート、３５，３６……インバ
ータ、６１，６２……オアゲート、６３，６４……ノア
ゲート。 第１図 第３図 第２図 第４図 第６図 第７図 第５図 第８図 第９図 第１０図

Claims (1)

1. 【特許請求の範囲】 １ 三入力の二つとしてＪ入力信号およびクロツク信号
   が供給される第１のアンド回路、二入力の一つとして上
   記第１のアンド回路の出力が供給される第１のノア回路
   、三入力の二つとしてＫ入力信号および上記クロツク信
   号が供給される第２のアンド回路、二入力の一つとして
   上記第２のアンド回路の出力が供給される第２のノア回
   路、二入力の一つとして上記第２のノア回路の出力が供
   給され、出力が上記第１のノア回路に供給される第３の
   アンド回路、二入力の一つとして上記第１のノア回路の
   出力が供給され、出力が上記第２のノア回路に供給され
   る第４のアンド回路、二入力の一つとして上記クロツク
   信号が供給され、出力が残りの入力として上記第３のア
   ンド回路に供給される第１のナンド回路、二入力の一つ
   として上記クロツク信号が供給され、出力が残りの入力
   として上記第４のアンド回路に供給される第２のナンド
   回路からなる主フリツプフロツプと、上記第１のノア回
   路の出力および上記クロツク信号が供給される第１のオ
   ア回路、上記第２のノア回路の出力および上記クロツク
   信号が供給される第２のオア回路、二入力の一つとして
   上記第１のオ回路の出力が供給される第３のナンド回路
   、二入力の一つとして上記第２のオア回路の出力が供給
   される第４のナンド回路、上記第３のナンド回路の残り
   の入力として上記第４のナンド回路の出力を供給する手
   段、上記第４のナンド回路の残りの入力として上記第３
   のナンド回路の出力を供給する手段からなる補助フリツ
   プフロツプと、上記第１のナンド回路および第１のアン
   ド回路それぞれの残りの入力として上記第４のナンド回
   路の出力を供給する手段と、上記第２のナンド回路およ
   び第２のアンド回路それぞれの残りの入力として上記第
   ３のナンド回路の出力を供給する手段とを具備したこと
   を特徴とするＪ−Ｋフリツプフロツプ回路。 ２ 二入力の一つとしてＪ入力信号の反転信号が供給さ
   れる第１のノア回路、二入力の一つとして上記第１のノ
   ア回路の出力が供給される第２のノア回路、二入力の一
   つとしてＫ入力信号の反転信号が供給される第３のノア
   回路、二入力の一つとして上記第３のノア回路の出力が
   供給される第４のノア回路、二入力の一つとして上記弟
   ４のノア回路の出力が供給され、出力が残りの入力とし
   て上記第２のノア回路に供給される第１のアンド回路、
   二入力の一つとして上記第２のノア回路の出力が供給さ
   れ、出力が残りの入力として上記第４のノア回路に供給
   される第２のアンド回路、二入力の一つとしてクロツク
   信号が供給され、出力が上記第１のノア回路および第１
   のアンド回路それぞれに残りの入力として供給される第
   １のナンド回路、二入力の一つとしてクロツク信号が供
   給され、出力が上記第３のノア回路および第２のアンド
   回路それぞれに残りの入力として供給される第２のナン
   ド回路からなる主フリツプフロツプと、上記第２のノア
   回路の出力および上記クロツク信号が供給される第１の
   オア回路、上記第４のノア回路の出力および上記クロツ
   ク信号が供給される第２のオア回路、二入力の一つとし
   て上記第１のオア回路の出力が供給される第３のナンド
   回路、二入力の一つとして上記第２のオア回路の出力が
   供給される第４のナンド回路、上記第３のナンド回路の
   残りの入力として上記第４のナンド回路の出力を供給す
   る手段、上記第４のナンド回路の残りの入力として上記
   第３のナンド回路の出力を供給する手段からなる補助フ
   リツプフロツプと、上記第１のナンド回路の残りの入力
   として上記第４のナンド回路の出力を供給する手段と、
   上記第２のナンド回路の残りの入力として上記第３のナ
   ンド回路の出力を供給する手段とを具備したことを特徴
   とするＪ−Ｋフリツプフロツプ回路。 ３ 前記Ｊ入力信号の代わりにＫ入力信号の反転信号を
   、前記Ｋ入力信号の代わりにＪ入力信号の反転信号をそ
   れぞれ供給し、前記第１ないし第４のアンド回路の代わ
   りに第１ないし第４のオア回路を設け、前記第１および
   第２のノア回路の代わりに第１および第２のナンド回路
   を設け、前記第１ないし第４のナンド回路の代わりに第
   １ないし第４のノア回路を設け、さらに前記第１および
   第２のオア回路の代わりに第１および第２のアンド回路
   を設けるようにした特許請求の範囲第１項に記載のＪ−
   Ｋフリツプフロツプ回路。 ４ 前記第１のノア回路および第４のナンド回路それぞ
   れにはさらにダイレクトリセツト信号が供給され、この
   ダイレクトリセツト信号により前記主フリツプフロツプ
   および補助フリツプフロツプの出力状態を設定するよう
   にした特許請求の範囲第１項に記載のＪ−Ｋフリツプフ
   ロツプ回路。 ５ 前記第２のノア回路および第３のナンド回路それぞ
   れにはさらにダイレクトリセツト信号が供給され、この
   ダイレクトリセツト信号により前記主フリツプフロツプ
   および補助フリツプフロツプの出力状態を設定するよう
   にした特許請求の範囲第１項に記載のＪ−Ｋフリツプフ
   ロツプ回路。 ６ 前記第１のノア回路および第４のナンド回路それぞ
   れにはさらにダイレクトリセツト信号が供給され、かつ
   、前記第２のノア回路および第３のナンド回路それぞれ
   にはさらにダイレクトリセツト信号が供給され、これら
   ダイレクトリセツト信号およびダイレクトリセツト信号
   により前記主フリツプフロツプおよび補助フリツプフロ
   ツプの出力状態を設定するようにした特許請求の範囲第
   １項に記載のＪ−Ｋフリツプフロツプ回路。