JPH0529747A - 印刷配線基板 - Google Patents

印刷配線基板

Info

Publication number
JPH0529747A
JPH0529747A JP3203352A JP20335291A JPH0529747A JP H0529747 A JPH0529747 A JP H0529747A JP 3203352 A JP3203352 A JP 3203352A JP 20335291 A JP20335291 A JP 20335291A JP H0529747 A JPH0529747 A JP H0529747A
Authority
JP
Japan
Prior art keywords
wiring pattern
inner layer
wiring board
layer wiring
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3203352A
Other languages
English (en)
Inventor
Shigeki Shiino
重樹 椎野
Katsuhiko Inoue
勝彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Akai Electric Co Ltd
Original Assignee
Akai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Akai Electric Co Ltd filed Critical Akai Electric Co Ltd
Priority to JP3203352A priority Critical patent/JPH0529747A/ja
Publication of JPH0529747A publication Critical patent/JPH0529747A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【構成】 表面の配線パターン7、8が設けられた基板
2を部分的に切り欠き12により切り欠いて内層配線パ
ターン13、14を露出せしめた。 【効果】 露出された内層配線パターンに面実装部品を
実装することにより、表面の配線パターンに面実装部品
を実装する場合に比較して、部品が実装された印刷配線
基板のトータルの厚みを薄くすることができる。露出さ
れた内層配線パターンと表面の配線パターンとにテスト
パターンを半田付けすることにより、スルーホールを設
けることなく表面の配線パターンと内層配線パターンと
を接続することができる。露出された内層配線パターン
に第1の面実装部品を実装すると共に、第1の面実装部
品を覆うように第2の面実装部品を表面の配線パターン
に実装することにより、第1の面実装部品と第2の面実
装部品を積み重ねて実装することができるので、実装密
度を大きくすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、二層以上の配線パタ
ーン(多層配線パターン)を有する印刷配線基板に関す
るものである。
【0002】
【従来の技術】一般に、多層配線パターンを有する印刷
配線基板として、図6に示すものが知られている。図6
において、1は印刷配線基板であり、積層された3枚の
基板2、3、4よりなる。基板2には配線パターン5、
6、7、8が設けられ、基板3、4にも図示していない
配線パターンが設けられている。配線パターン5、6に
はリード型部品9が半田付けされ、配線パターン7、8
には面実装部品10がクリーム半田11により実装され
ている。前記した配線パターン6、7、8はスルーホー
ルにより前記基板2または3の配線パターンに接続され
ている。
【0003】
【発明が解決しようとする課題】上記のように従来の多
層配線パターンを有する印刷配線基板では、表面の配線
パターン5、6、7、8にしか部品9、10を実装する
ことができなかったため、部品9、10が基板2の表面
から突出する状態になり、実装された部品を有する印刷
配線基板の厚みが大きくなり、高さ制限のあるところに
配置することができないこともあるという欠点があっ
た。また、従来の多層配線パターンを有する印刷配線基
板では、表面の配線パターン5、6、7、8と内層配線
パターンを接続するために、スルーホールを設けてい
た。このようなスルーホールを設けると、このスルーホ
ールに接続されない内層配線パターンは該スルーホール
を避けて作成しなければならないので、この内層配線パ
ターンの作成が煩雑になる。
【0004】また、前記のスルーホールは印刷配線基板
をそらす等により破壊され、断線されることもあるの
で、表面の配線パターン5、6、7、8と内層配線パタ
ーンを接続するのには必ずしも好ましいものではない。
また、従来の多層配線パターンを有する印刷配線基板で
は、表面の配線パターン5、6、7、8にしか部品9、
10を実装することができなかったため、部品を積み重
ねて実装することができず、このため実装密度を充分に
高くすることができなかった。この発明は上記の欠点を
除去することを目的とするものである。
【0005】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の印刷配線基板は、表面の配線パターン
が設けられた基板を部分的に切り欠いて内層配線パター
ンを露出せしめたことを特徴とするものであり、この露
出された内層配線パターンに面実装部品を実装すること
もでき、この露出された内層配線パターンと前記表面の
配線パターンとに導電体または実装部品を半田付けして
表面の配線パターンと内層配線パターンとを接続するこ
ともでき、この露出された内層配線パターンに第1の面
実装部品を実装すると共に、第1の面実装部品を覆うよ
うに第2の面実装部品を前記表面の配線パターンに実装
することもできる。
【0006】
【作用】前記の露出された内層配線パターンに面実装部
品を実装することにより、表面の配線パターンに面実装
部品を実装する場合に比較して、部品が実装された印刷
配線基板の部品の高さを低くすることができる。また、
露出された内層配線パターンと前記表面の配線パターン
とに導電体または実装部品を半田付けすることにより、
スルーホールを設けることなく表面の配線パターンと内
層配線パターンとを接続することができる。また、前記
露出された内層配線パターンに第1の面実装部品を実装
すると共に、第1の面実装部品を覆うように第2の面実
装部品を前記表面の配線パターンに実装することによ
り、第1の面実装部品と第2の面実装部品を積み重ねて
実装することができるので、実装密度を大きくすること
ができる。
【0007】
【実施例】以下に、この発明の第1の実施例を図1及び
図2を用いて説明する。図1は印刷配線基板を示す斜視
図、図2は図1のA−A線概略断面図である。これらの
図において、前記図6と同一符号のものは同効のものを
示す。12は切り欠きであり、表面の配線パターン7、
8が設けられた基板2を部分的に切り欠いている。この
切り欠き12より基板3に設けられた内層配線パターン
13、14が露出されている。この内層配線パターン1
3、14には面実装部品15が実装されている。16は
クリーム半田を、また17はレジストを示すものであ
る。
【0008】図3及び図4はこの発明の第2の実施例を
示すものである。図3は印刷配線基板を示す斜視図、図
4は図3のB−B線概略断面図である。これらの図にお
いて、前記図6、図1、図2と同一符号のものは同効の
ものを示す。図において、18は導電体よりなるテスト
ポイントであり、切り欠き12により露出された内層配
線パターン13と前記表面の配線パターン7とにクリー
ム半田16により接続されている。これにより、テスト
ポイント18を介して表面の配線パターン7と内層配線
パターン13とが接続される。
【0009】図5は第3の実施例を示すものであり、印
刷配線基板の概略断面図である。この図において、前記
図6、図1〜図4と同一符号のものは同効のものを示
す。図において、19は第1の面実装部品、20は第2
の面実装部品であり、前記切り欠き12により露出され
た内層配線パターン13、14に第1の面実装部品19
を実装すると共に、第1の面実装部品19を覆うように
第2の面実装部品20が前記表面の配線パターン7、8
に実装されている。
【0010】上記実施例では、切り欠き12として、基
板2に開口部を設けたものについて説明したが、切り欠
き12は基板2の縁部近傍を切り欠くものであってもよ
い。また、この切り欠き12を基板2、3に設けてもよ
い。
【0011】
【発明の効果】この発明は以上説明したように構成され
ているため、前記の露出された内層配線パターンに面実
装部品を実装することにより、表面の配線パターンに面
実装部品を実装する場合に比較して、部品が実装された
印刷配線基板のトータルの厚みを薄くすることができ
る。また、露出された内層配線パターンと前記表面の配
線パターンとに導電体または実装部品を半田付けするこ
とにより、スルーホールを設けることなく表面の配線パ
ターンと内層配線パターンとを接続することができる。
また、前記露出された内層配線パターンに第1の面実装
部品を実装すると共に、第1の面実装部品を覆うように
第2の面実装部品を前記表面の配線パターンに実装する
ことにより、第1の面実装部品と第2の面実装部品を積
み重ねて実装することができるので、実装密度を大きく
することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施例を示す印刷配線基板の
斜視図である。
【図2】この発明の第1の実施例を示す印刷配線基板の
断面図であり、図1のA−A線断面図である。
【図3】この発明の第2の実施例を示す印刷配線基板の
斜視図である。
【図4】この発明の第2の実施例を示す印刷配線基板の
断面図であり、図3のB−B線断面図である。
【図5】この発明の第3の実施例を示す印刷配線基板の
断面図である。
【図6】従来の印刷配線基板を例示する斜視図である。
【符号の説明】
2 基板 3 基板 4 基板 7 表面の配線パターン 8 表面の配線パターン 10 面実装部品 11 クリーム半田 12 切り欠き 13 内層配線パターン 14 内層配線パターン 15 面実装部品 16 クリーム半田 18 テストポイント 19 第1の面実装部品 20 第2の面実装部品

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 二層以上の配線パターンを有する印刷配
    線基板において、表面の配線パターンが設けられた基板
    を部分的に切り欠いて内層配線パターンを露出せしめた
    ことを特徴とする印刷配線基板。
  2. 【請求項2】 二層以上の配線パターンを有する印刷配
    線基板において、表面の配線パターンが設けられた基板
    を部分的に切り欠いて内層配線パターンを露出せしめ、
    この露出された内層配線パターンに面実装部品を実装し
    たことを特徴とする印刷配線基板。
  3. 【請求項3】 二層以上の配線パターンを有する印刷配
    線基板において、表面の配線パターンが設けられた基板
    を部分的に切り欠いて内層配線パターンを露出せしめ、
    この露出された内層配線パターンと前記表面の配線パタ
    ーンとに導電体または実装部品を半田付けして表面の配
    線パターンと内層配線パターンとを接続したことを特徴
    とする印刷配線基板。
  4. 【請求項4】 二層以上の配線パターンを有する印刷配
    線基板において、表面の配線パターンが設けられた基板
    を部分的に切り欠いて内層配線パターンを露出せしめ、
    この露出された内層配線パターンに第1の面実装部品を
    実装すると共に、第1の面実装部品を覆うように第2の
    面実装部品を前記表面の配線パターンに実装したことを
    特徴とする印刷配線基板。
JP3203352A 1991-07-19 1991-07-19 印刷配線基板 Pending JPH0529747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3203352A JPH0529747A (ja) 1991-07-19 1991-07-19 印刷配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3203352A JPH0529747A (ja) 1991-07-19 1991-07-19 印刷配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6191167A Division JPH07254766A (ja) 1994-07-21 1994-07-21 印刷配線基板

Publications (1)

Publication Number Publication Date
JPH0529747A true JPH0529747A (ja) 1993-02-05

Family

ID=16472610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3203352A Pending JPH0529747A (ja) 1991-07-19 1991-07-19 印刷配線基板

Country Status (1)

Country Link
JP (1) JPH0529747A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774888A3 (en) * 1995-11-16 1998-10-07 Matsushita Electric Industrial Co., Ltd Printing wiring board and assembly of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4968686A (ja) * 1972-11-06 1974-07-03
JPH01112739A (ja) * 1987-10-27 1989-05-01 Matsushita Electric Works Ltd 電子部品実装用プリント配線板
JPH02201945A (ja) * 1989-01-30 1990-08-10 Nec Corp 表面実装型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4968686A (ja) * 1972-11-06 1974-07-03
JPH01112739A (ja) * 1987-10-27 1989-05-01 Matsushita Electric Works Ltd 電子部品実装用プリント配線板
JPH02201945A (ja) * 1989-01-30 1990-08-10 Nec Corp 表面実装型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774888A3 (en) * 1995-11-16 1998-10-07 Matsushita Electric Industrial Co., Ltd Printing wiring board and assembly of the same
US6324067B1 (en) 1995-11-16 2001-11-27 Matsushita Electric Industrial Co., Ltd. Printed wiring board and assembly of the same

Similar Documents

Publication Publication Date Title
US5644107A (en) Method of manufacturing a multilayer electronic component
US4856184A (en) Method of fabricating a circuit board
US5294755A (en) Printed wiring board having shielding layer
KR100365823B1 (ko) 전자유닛
JP2936833B2 (ja) 表面実装型電子部品
JPH0529747A (ja) 印刷配線基板
JPH10290054A (ja) プリント配線基板
JP3227648B2 (ja) 多層回路基板及びその製造方法
JPH05206308A (ja) 表面実装部品
JP2003069163A (ja) フレキシブルプリント基板
JP2846803B2 (ja) 多層配線基板
JPS63114299A (ja) プリント配線板
JPH057072A (ja) プリント配線板
JPH06204628A (ja) プリント配線板
JPH07254766A (ja) 印刷配線基板
JPH1041677A (ja) 電磁干渉シールド型印刷配線板及びその製造方法
JPH0637431A (ja) 表面実装用基板のランドパターン
JPH10200257A (ja) 多層回路基板及びその製造方法
JPH08204341A (ja) プリント基板内蔵型バイパスコンデンサ
JP2542630Y2 (ja) 多層プリント配線基板
JPH07240241A (ja) 電子部品のアース接続構造及び接続方法
JPH0548232A (ja) 組合せプリント配線板
JPH0534139Y2 (ja)
JPS587657Y2 (ja) 多層印刷配線板
JPH0553266U (ja) 多層印刷配線基板