JPH05291302A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 第１の半導体上に、第２のｎ型チャネル層、
第３の半導体層、および第４のｎ型半導体層を順次設
け、第３の半導体層の一部にｎ型不純物原子を選択的に
イオン注入し、注入された不純物を熱処理により活性化
し、第２および第３の半導体層の一部を除去し、その上
にゲート電極を形成し、第４の半導体層上に注入された
部分を挟みソース電極を形成し、かつ第４の半導体上に
注入されない部分を挟みドレイン電極を形成する。 【効果】 ｎ型ＧａＡｓＦＥＴの場合、イオン注入によ
りソースおよびドレイン間を低抵抗半導体層に変えるこ
とにより、ソース電極からチャネル層へ電子供給の経路
が形成され、伝導に寄与する。ドレイン側ではノンドー
プ層ＧａＡｓを用いることにより、高いゲート耐圧を維
持することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は化合物半導体を用いた電
界効果型半導体装置の製造方法に関する。

【０００２】

【従来の技術】化合物半導体、特に、ガリウム砒素（以
下ＧａＡｓ）を用いた電界効果トランジスタ（ＦＥＴ）
は伝導に寄与する電子がシリコン（以下Ｓｉ）と比較し
て高移動度であることにより、近年ますます着目されて
いる。例えば、通常のＧａＡｓ電界効果トランジスタで
は半絶縁性ＧａＡｓ上にｎ型ドープされたＧａＡｓチャ
ネル領域を形成し、ソース電極およびドレイン電極を施
し、チャネル層に存在する電子または正孔をゲート電極
の電圧で制御して動作する。

【０００３】このようなトランジスタにおいて、チャネ
ル層での電子の面電荷密度はＧａＡｓ層へのｎ型不純物
のドーピング量によって決定される。トランジスタの動
作時にはＧａＡｓ上に形成されたショットキー接合のゲ
ート電極に電圧を加え、電子濃度または正孔濃度を増減
させ、電流を調節する。

【０００４】ところでショットキー接合は電子または正
孔がゲート電極に流れるための障壁となるが、たとえば
ｎ型のＧａＡｓでは０．７ｅＶ程度であり、しかもドー
ピング濃度が高くなるに従い、障壁高さは低くなる。ま
たゲート・ドレイン間に電界が集中することにより、ブ
レイクダウンが生ずる。特に高出力を要求されるパワー
・トランジスタではゲートの形成方法が特性に大きく影
響を与える。

【０００５】チャネル層の形成方法は、ＧａＡｓを用い
た電界効果トランジスタでは従来より、半絶縁性基板上
にイオン注入を行う場合と、分子線エピタキシャル法
（以下ＭＢＥ）等を用いる場合がある。イオン注入法は
簡便な方法であり、量産性に優れ、また、選択的に導電
領域を形成することが可能である。一方、ＭＢＥ法を用
いた場合、シャッタの切り替えにより、エピタキシャル
層を構成する元素を急峻に切り替えることができるため
に、チャネル層の急峻性が高い。そのため、ドーピング
の切り替えが必要なエピタキシャル構造を形成すること
が可能である。

【０００６】

【発明が解決しようとする課題】ところで高出力を要求
されるパワー・トランジスタでは、ソース抵抗を下げる
ために、液晶表面を高濃度ドーピングしたキャップ層を
形成し、ゲート形成部のみをエッチング除去する構造を
とる。ここではゲート近くに高濃度エピタキシャル層を
配置するため、ソース抵抗が下がる。しかし、高濃度エ
ピタキシャル層のみの場合にはゲート耐圧が下がり、充
分にゲート・ドレイン間耐圧を高めることができない。
そこでノンドープ層を、チャネル層と結晶表面のキャッ
プ層の間に設け、ゲート端部分に電界が集中することを
防ぐ構造が採用されている。

【０００７】しかしこの場合、ノンドープ層部分で電子
の濃度が下がるため、ソース抵抗が上がるという新たな
問題が生ずる。

【０００８】本発明の目的は、ゲート耐圧を高く維持し
ながら、しかもソース抵抗を下げた、性能の高いトラン
ジスタ動作が可能な電界効果型半導体装置の製造方法を
提供することにある。

【０００９】

【課題を解決するための手段】本発明は、第１の半導体
上に、第２のｎ型（またはｐ型）チャネル層、第３の半
導体層、および第４のｎ型（またはｐ型）半導体層を順
次設ける工程と、第３の半導体層の一部にｎ型（または
ｐ型）不純物原子を選択的にイオン注入する工程および
注入された不純物を熱処理により活性化する工程と、第
２および第３の半導体層の一部を除去し、その上にゲー
ト電極を形成する工程と、第４の半導体層上に、注入さ
れた部分を挟みソース電極を形成する工程と、第４の半
導体上に、注入されない部分を挟みドレイン電極を形成
する工程とを含むことを特徴とする。

【００１０】

【作用】ゲート耐圧を高めるためには、ゲート端の電界
集中を防ぐことが重要であり、ノンドープ層をチャネル
層とキャップ層に挿入することが効果的である。

【００１１】しかし、ノンドープ層を挿入することによ
り、例えばｎ型ＦＥＴの場合、キャリアが減少し、抵抗
が高まる。特にソース抵抗の増大はデバイスの寄生成分
として、デバイスの特性の劣化をもたらす。そこで、ソ
ース電極とゲート電極間のノンドープ領域のみをイオン
注入によりｎ型半導体に変えることにより、従来のよう
な抵抗の高い領域をなくし、伝導率を上げ、ソース抵抗
を下げ、一方、ゲートおよびドレイン電極は注入される
ことがなく、ゲート端の電界集中を防ぐことができる。

【００１２】

【実施例】本発明の実施例を、図面を参照して説明す
る。

【００１３】図１は、半絶縁性ＧａＡｓ基板６上に、第
１の半導体層として高純度ＧａＡｓ層１、第２の半導体
層としてＳｉを４×１０¹⁷ｃｍ^-3ドーピングしたＧａＡ
ｓ層２、第３の半導体層としてノンドープＧａＡｓ層
３、第４の半導体層としてＳｉを３×１０¹⁸ｃｍ^-3ドー
ピングしたＧａＡｓ層４をエピタキシャル成長し、第５
の半導体層としてｎ型ＧａＡｓ層５を選択的にイオン注
入したｎ型層の断面図を示したものである。図中、７は
ソース電極、８はゲート電極、９はドレイン電極であ
る。ｎ型ＧａＡｓ層２はチャネル層、ノンドープＧａＡ
ｓ層３は電界集中を防ぐためのノンドープ層である。Ｇ
ａＡｓ層のｎ型不純物濃度は約３×１０¹⁸ｃｍ^-3とし
た。

【００１４】図２は、図１の半導体装置の製造方法を示
す。

【００１５】第１層から第４層までのエピタキシャル層
は分子線エピタキシャル法で、高純度ＧａＡｓ層１を８
０００オングストローム、不純物濃度が４×１０¹⁷ｃｍ
^-3のＧａＡｓ層２を１０００オングストローム成長さ
せ、さらに、ＧａＡｓ層３を１５００オングストローム
成長させ、ソース電極およびドレイン電極の低抵抗化の
ためキャップ層として不純物濃度が３×１０¹⁸ｃｍ^-3の
ｎ型ＧａＡｓ層４を５００オングストローム成長させた
（図２（ａ））。

【００１６】次にエピタキシャル層の一部をエッチング
除去し、さらにノンドープ層をエッチングし、リセス構
造とし、リセス内に耐熱性金属によりゲート電極８を形
成した（図２（ｂ））。

【００１７】次にレジスト１０で全面を覆い、ソース側
のみを選択除去する。（図２（ｃ））。ｎ型不純物とし
てシリコンをイオン注入する。注入条件として加速電圧
は１５０ＫｅＶ、ドーズ量として５×１０¹³ｃｍ^-2とし
た。アニール温度は８００℃で約２０分とした。次にソ
ースおよびドレイン部分をレジスト開口し、ソース電極
およびドレイン電極を金ゲルマニウムニッケル合金によ
り蒸着形成する（図２（ｄ））。

【００１８】図３は本発明の半導体装置の工程を変更し
た製造方法を示す。

【００１９】図２と同様に、第１層から第４層までのエ
ピタキシャル層は分子線エピタキシャル法で、高純度Ｇ
ａＡｓ層１を８０００オングストローム、ｎ型ＧａＡｓ
層２を１０００オングストローム成長させ、さらにＧａ
Ａｓ層３を１５００オングストローム成長させ、ソース
電極およびドレイン電極の低抵抗化のためキャップ層と
してｎ型ＧａＡｓ層４を５００オングストローム成長さ
せた（図３（ａ））。

【００２０】つぎにレジスト１０で全面を覆い、ソース
側のみを選択除去し、ｎ型不純物としてシリコンをイオ
ン注入し、アニール処理する（図３（ｂ））。

【００２１】次にエピタキシャル層の選択注入した領域
と、しない領域の境界近傍で、注入しない部分をエッチ
ング除去し、リセス構造とし、リセス内にショットキー
接合によるゲート電極８を形成した（図３（ｃ））。

【００２２】最後にソースおよびドレイン部分をレジス
ト開口し、ソース電極７およびドレイン電極９を金ゲル
マニウムニッケル合金により蒸着形成する（図３
（ｄ））。

【００２３】このようにして形成されたＦＥＴではゲー
ト・ソース間に選択的に低抵抗のｎ型（またはｐ型）半
導体が形成されており、ソース電極よりチャネル層まで
に低抵抗の半導体層を通して電子（または正孔）が流
れ、ソース抵抗は下がった。一方ゲート・ドレイン間は
このような半導体層がないため電界の集中はおこらな
い。したがってドレイン端でのブレイクダウンは従来と
同程度であった。

【００２４】なお本実施例ではＧａＡｓ層を用いたエピ
タキシャル層にシリコンのイオン注入によりｎ型導電層
を選択的に形成したが、他のｎ型不純物を用いた場合も
適切な構成、適切な組成を用いて適応可能である。また
結晶の膜厚も適切なものを選ぶことにより変更は可能で
ある。

【００２５】

【発明の効果】以上の説明から明らかなように、本発明
ではノンドープＧａＡｓ層を設け、イオン注入によりｎ
型ＧａＡｓ層をソース・ゲート間のみに形成することに
より、ソース・ゲート間に電流の流れる経路ができ、電
気的抵抗を小さくすることが可能となる。しかもゲート
・ドレイン間はノンドープ層があることにより、特にド
レイン端での電界集中を小さくすることが可能であり、
ＦＥＴにおいてはソース抵抗の低減および高いドレイン
耐圧を維持することが可能であり、高出力ＦＥＴ等の特
性を向上することとなる。

【図面の簡単な説明】

【図１】本発明により製造された半導体装置の構造を示
す断面図である。

【図２】本発明の半導体装置の製造工程を示す図であ
る。

【図３】本発明の半導体装置の他の製造工程を示す図で
ある。

【符号の説明】

１ 高純度ガリウム砒素層 ２ ｎ型ガリウム砒素層 ３ ノンドープガリウム砒素層 ４ ｎ型ガリウム砒素層 ５ ｎ型ガリウム砒素層 ６ 半絶縁性ガリウム砒素基板 ７ ソース電極 ８ ゲート電極 ９ ドレイン電極 １０ レジスト

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１の半導体上に、第２のｎ型（またはｐ
   型）チャネル層、第３の半導体層、および第４のｎ型
   （またはｐ型）半導体層を順次設ける工程と、 第３の半導体層の一部にｎ型（またはｐ型）不純物原子
   を選択的にイオン注入する工程および注入された不純物
   を熱処理により活性化する工程と、 第２および第３の半導体層の一部を除去し、その上にゲ
   ート電極を形成する工程と、 第４の半導体層上に、注入された部分を挟みソース電極
   を形成する工程と、 第４の半導体上に、注入されない部分を挟みドレイン電
   極を形成する工程とを含むことを特徴とする電界効果型
   半導体装置の製造方法。