JPH0528910B2 - - Google Patents
Info
- Publication number
- JPH0528910B2 JPH0528910B2 JP61088911A JP8891186A JPH0528910B2 JP H0528910 B2 JPH0528910 B2 JP H0528910B2 JP 61088911 A JP61088911 A JP 61088911A JP 8891186 A JP8891186 A JP 8891186A JP H0528910 B2 JPH0528910 B2 JP H0528910B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- region
- base
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は電流ミラー回路に関し、特に極く低下
した電源電圧でも正常動作可能な電流ミラー回路
に関する。 (ロ) 従来の技術 例えば特開昭60−117663号公報に記載されてい
る電流ミラー回路は、入力信号電流に基いて出力
に電流を流すものとしてバイポーラリニアICに
多く組み込まれている。 第５図はこのような電流ミラー回路を組み込ん
だ回路の一例を示し、NPN型の第１、第２のト
ランジスタ１，２で形成する第１の電流ミラー回
路３と、PNP型の第３、第４のトランジスタ４，
５で形成する第２の電流ミラー回路６と、第１の
トランジスタ１のコレクタに入力信号電流I1を流
す電流源７と、第４のトランジスタ５のコレクタ
に直列接続された負荷８とで構成され、入力信号
電流I1を流すことによつて第２、第３のトランジ
スタ２，４に電流I2を流し、第３、第４のトラン
ジスタ４，５のエミツタ面積比をｍ：ｎにするこ
とによつてI2：I3＝ｍ：ｎの電流I3を負荷８に流
すようにしてある。 第６図は上記回路の第１又は第２のトランジス
タ１又は２をIC化した時の断面構造を示し、Ｐ
型半導体基板１１上に積層して形成したＮ型エピ
タキシヤル層１２と、基板１１表面に形成した
N+型埋込層１３と、P+型分離領域１４によりエ
ピタキシヤル層１２を接合分離して形成したコレ
クタとなる島領域１５と、島領域１５表面に形成
したＰ型ベース領域１６、N+型エミツタ領域１
７及びコレクタコンタクト領域１８と、酸化膜１
９及び酸化膜１９に開孔したコンタクトホールを
介して各領域とオーミツクコンタクトする電極２
０，２１，２２とで構成される。 ところで前記第１の電流ミラー回路３は、第
２、第３のトランジスタ２，４をONさせて電流
I2を流すために、第３のトランジスタ４のVBEと
第２のトランジスタ２のVCEを加えた値、つまり
VBE＋VCEの最低電源電圧VCCを必要とする。その
ため使用時間や使用条件により電源電圧VCCが低
下するような電源で駆動した場合、極く低下した
電源電圧VCCでは正常動作できない欠点がある。 具体的に第５図において電源電圧VCCが1Vまで
低下したとすると、第２のトランジスタ２のコン
タクタにVBE＝0.65Vを要するダイオード接続型
の第３のトランジスタ４が接続されているため、
第２のトランジスタ２のVCEは0.35Vにしかなら
ない。VCEがこの様な値では第２のトランジスタ
２のhFEは、飽和領域で動作するため、極度に低
下し、電源電圧VCCが低下するのに伴つて最後に
は電流I1に対する電流I2を引込む能力を失つてし
まう。例えば第２のトランジスタ２のhFEが約30
に落込んだ時点が動作限界だと仮定すると、第６
図に示した構造のトランジスタではVCE＝約
0.11Vで動作限界になる。従つて電源電圧VCCが
0.65＋0.11＝0.76V以下になると正常動作できな
くなる。 この様な減電圧特性を少しでも改善する方法と
して、第３のトランジスタ４のエミツタ面積を増
加してVBEを低下せしめる方法がある。 第７図は斯る手法を用いた電流ミラー回路を
IC化した時の平面図で、同図にはベース領域１
６とエミツタ領域１７と島領域１５をコレクタと
して形成されるNPN型の第１、第２のトランジ
スタ１，２と、エミツタ領域２３とコレクタ領域
２４と島領域１５をベースとして形成されるラテ
ラルPNP型の第３のトランジスタ４が示されて
いる。第１、第２のトランジスタ１，２のベース
とエミツタは電極２０，２１で共通に接続され、
第２のトランジスタ２のコレクタは電極２２で第
３のトランジスタ４のコレクタに接続される。第
３のトランジスタ４のベースとコレクタは電極２
２で短絡され且つ図示せぬ第４のトランジスタ５
のベースに接続される。尚２６，２７はコンタク
ト領域である。そして第３のトランジスタ４のエ
ミツタ領域２３の面積を通常の４倍サイズにする
ことにより、VBE＝0.62Vとして0.03Vの減電圧特
性改善を図つている。 (ハ) 発明が解決しようとする問題点 斯上したように、従来の構造のトランジスタを
用いた電流ミラー回路は極く低い電源電圧VCCで
は正常動作できない欠点があつた。また従来の改
良された構造においても、第３のトランジスタ４
の面積増加に伴つて第４のトランジスタ５の面積
も増加するため、チツプ面積が増大する欠点があ
つた。 (ニ) 問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、第１の
電流ミラー回路３を構成する第１、第２のトラン
ジスタ１，２を、コレクタとなる島領域３５表面
に形成したP-型の活性ベース領域３６と、活性
ベース領域３６表面に形成したN+型のエミツタ
領域３７と、活性ベース領域３６に一部重畳する
Ｐ型のベースコンタクト領域３８とで形成するト
ランジスタを用いることにより、チツプ面積の増
加を伴わずに減電圧特性を大幅に改善した電流ミ
ラー回路を提供するものである。 (ホ) 作用 本発明に用いたトランジスタは、ベースを低濃
度の活性ベース領域３６で形成したので従来のト
ランジスタよりエミツタ・ベース接合の電流立上
り特性が良く、さらにベースでのキヤリア輸送効
率が高い。そのためコレクタの電位が十分でなく
てもエミツタから注入された少数キヤリア（電
子）がコレクタに到達する確率が高く、VCEが低
い領域でも高いhFEを保つことができる。 本願は、低濃度の活性ベース領域を採用したの
で、第２のトランジスタ２のVCEが例えば約
0.11V以下になつても、第３図イの如く、コレク
タ電流ICの駆動能力は、従来構造よりも向上し、
結局約0.05Vまで駆動できる。そのため、VCCは、
第３のトランジスタ４のVBE＝0.65Vと第２のト
ランジスタ２のVCE＝0.05Vを加えた値、つまり
0.7Vまで低下しても第１のトランジスタ１と第
２のトランジスタ２のバランスを崩すことなく動
作させることができる。 従つて本発明によれば、斯るトランジスタを第
１、第２のトランジスタ１，２に用いたので、か
なり低下した電源電圧VCCでも正常動作させるこ
とができる。 (ヘ) 実施例 以下、本発明の一実施例を図面を参照しながら
詳細に説明する。 第２図は本発明の電流ミラー回路を組み込んだ
回路の一例を示し、NPN型の第１、第２のトラ
ンジスタ１，２で形成する第１の電流ミラー回路
３と、PNP型の第３、第４のトランジスタ４，
５で形成する第２の電流ミラー回路６と、第１の
トランジスタ１のコレクタに入力信号電流I1を流
す電流源７と、第４のトランジスタ５のコレクタ
に直列接続された負荷８とで構成され、第２のト
ランジスタ２のコレクタは第３のトランジスタ４
のコレクタに接続される。また第１、第２のトラ
ンジスタ１，２の各エミツタは接地電位に接続さ
れ、第３、第４のトランジスタ４，５の各エミツ
タは電源電圧VCCに接続される。そして入力信号
電流I1を流すことによつて第２、第３のトランジ
スタ２，４に電流I2を流し、第３、第４のトラン
ジスタ４，５のエミツタ面積比をｍ：ｎにするこ
とによつてI2：I3＝ｍ：ｎの電流I3を負荷８に流
すようにしてある。 斯上した回路において、第１の電流電流ミラー
回路３を形成する第１、第２のトランジスタ１，
２は本発明の特徴とする、ベースを低濃度の領域
で形成したトランジスタを用いてあり、第２のト
ランジスタ２のコレクタと電源電圧VCCとの間に
直列接続された第３のトランジスタ４が、電位降
下VBEを生ずる回路素子となる。 第１図は第１、第２のトランジスタ１，２に用
いたトランジスタ構造を示し、Ｐ型半導体基板３
１上に積層して形成したＮ型エピタキシヤル層３
２と、基板３１表面に形成したN+型埋込層３３
と、P+型分離領域３４によりエピタキシヤル層
３２を接合分離して形成したコレクタとなる島領
域３５と、島領域３５表面に形成したP-型活性
ベース領域３６と、活性ベース領域３６表面に形
成したN+型エミツタ領域３７と、エミツタ領域
３７を取囲むように且つ活性ベース領域３６の一
部と重畳するＰ型のベースコンタクト領域３８
と、N+型コレクタコンタクト領域３９と、酸化
膜４０及び酸化膜４０に開孔したコンタクトホー
ルを介してオーミツクコンタクトする電極４１，
４２，４３とで構成している。ベースコンタクト
領域３８はベース取出抵抗を下げるためにエミツ
タ領域３７を取囲むように形成し、活性ベース領
域３６の不純物濃度はベースコンタクト領域３８
より低く1016cm-3程度とする。 斯上した如く形成したトランジスタは、従来の
トランジスタよりエミツタ・ベース接合の電流立
上り特性が良く、しかもベースでのキヤリア輸送
効率が高いのでコレクタの電位が十分でなくても
エミツタから注入された少数キヤリア（電子）が
コレクタに到達する確率が高い。従つてVCEが低
い領域でも高いhFEが保てる。 第３図イ，ロに各々第１図と第６図に示したト
ランジスタのVCE―IC特性を示す。同図から明ら
かな如く、第６図のトランジスタではVCE＝
0.11Vに低下した時点でhFE＝約30に落込むのに対
し、第１図のトランジスタではVCE＝0.11Vでま
だhFE＝約160を保つ。仮にI1＝40μA、I1に対する
I2の許容誤差が−５％で、第２のトランジスタ２
のhFEが約30に低下した時点でI2を引込む能力を
失うとするならば、第６図のトランジスタでは
VCE＝0.11Vが限界なのに対して第１図のトラン
ジスタではVCE＝0.05Vまでその能力を有する。 従つて本発明による電流ミラー回路は、電源電
圧VCCがVBE＋VCE＝0.65＋0.05＝0.70Vに低下する
まで動作可能になる。しかもチツプ面積の増大を
伴わない。 第４図は本発明による電流ミラー回路をIC化
した時の平面図で、同図には活性ベース領域３６
とエミツタ領域３７と島領域３５をコレクタとし
て形成されるNPN型の第１、第２のトランジス
タ１，２と、エミツタ領域４４とコレクタ領域４
５と島領域３５とベースとして形成されるラテラ
ルPNP型の第３のトランジスタ４とが示されて
いる。第１、第２のトランジスタ１，２のベース
とエミツタは電極４１，４２で各々共通接続さ
れ、第２のトランジスタ２のコレクタは電極４３
で第３のトランジスタ４のコレクタに接続され
る。第３のトランジスタ４のベースとコレクタ電
極４３で短絡され且つ図示せぬ第４のトランジス
タ５のベースに接続される。３９，４７はN+型
コンタクト領域、４８はベースコンタクト領域で
ある。そして第３のトランジスタ４のエミツタ領
域４４の面積は、第２のトランジスタ２がVCEが
低い領域で良好な特性を示すので同一IC内にお
ける通常のサイズとしてある。従つて本発明によ
る電流ミラー回路は第７図に示した第３のトラン
ジスタ４のように拡大する必要が無いので、チツ
プ面積の増大を招かない。またエミツタ領域３７
を通常のNPNトランジスタのエミツタ拡散工程
で、ベースコンタクト領域３８を通常のNPNト
ランジスタのベース拡散工程で形成できるので、
IC内の特定のトランジスタについてのみ、第１
図のトランジスタを効率率良く形成できる。 尚他の実施例として、第３のトランジスタ４の
エミツタ領域４４を第７図と同様に拡大すること
により、上記実施例より更に減電圧特性を改善で
きることは言うまでもない。 (ト) 発明の効果 以上説明した如く、本発明によれば電流ミラー
回路を構成する第１、第２のトランジスタ１，２
を、ベースを低濃度の活性ベース領域３６で形成
したトランジスタで形成したので、VCEが低くな
つても、コレクタ電流をより多く流せるトランジ
スタを達成でき、このVCEの低下電圧分だけ電源
電圧VCCが下がつてもミラー回路として正常動作
を達成できる。従つて、チツプ面積の増大を招く
ことなくかなり低下した電源電圧VCCまで正常動
作できる利点を有する。また通常のNPNトラン
ジスタに活性ベース領域３６の拡散工程を追加す
るだけで済むので、同一IC内の特定のトランジ
スタについてのみ、効率良く形成できる利点をも
有する。
した電源電圧でも正常動作可能な電流ミラー回路
に関する。 (ロ) 従来の技術 例えば特開昭60−117663号公報に記載されてい
る電流ミラー回路は、入力信号電流に基いて出力
に電流を流すものとしてバイポーラリニアICに
多く組み込まれている。 第５図はこのような電流ミラー回路を組み込ん
だ回路の一例を示し、NPN型の第１、第２のト
ランジスタ１，２で形成する第１の電流ミラー回
路３と、PNP型の第３、第４のトランジスタ４，
５で形成する第２の電流ミラー回路６と、第１の
トランジスタ１のコレクタに入力信号電流I1を流
す電流源７と、第４のトランジスタ５のコレクタ
に直列接続された負荷８とで構成され、入力信号
電流I1を流すことによつて第２、第３のトランジ
スタ２，４に電流I2を流し、第３、第４のトラン
ジスタ４，５のエミツタ面積比をｍ：ｎにするこ
とによつてI2：I3＝ｍ：ｎの電流I3を負荷８に流
すようにしてある。 第６図は上記回路の第１又は第２のトランジス
タ１又は２をIC化した時の断面構造を示し、Ｐ
型半導体基板１１上に積層して形成したＮ型エピ
タキシヤル層１２と、基板１１表面に形成した
N+型埋込層１３と、P+型分離領域１４によりエ
ピタキシヤル層１２を接合分離して形成したコレ
クタとなる島領域１５と、島領域１５表面に形成
したＰ型ベース領域１６、N+型エミツタ領域１
７及びコレクタコンタクト領域１８と、酸化膜１
９及び酸化膜１９に開孔したコンタクトホールを
介して各領域とオーミツクコンタクトする電極２
０，２１，２２とで構成される。 ところで前記第１の電流ミラー回路３は、第
２、第３のトランジスタ２，４をONさせて電流
I2を流すために、第３のトランジスタ４のVBEと
第２のトランジスタ２のVCEを加えた値、つまり
VBE＋VCEの最低電源電圧VCCを必要とする。その
ため使用時間や使用条件により電源電圧VCCが低
下するような電源で駆動した場合、極く低下した
電源電圧VCCでは正常動作できない欠点がある。 具体的に第５図において電源電圧VCCが1Vまで
低下したとすると、第２のトランジスタ２のコン
タクタにVBE＝0.65Vを要するダイオード接続型
の第３のトランジスタ４が接続されているため、
第２のトランジスタ２のVCEは0.35Vにしかなら
ない。VCEがこの様な値では第２のトランジスタ
２のhFEは、飽和領域で動作するため、極度に低
下し、電源電圧VCCが低下するのに伴つて最後に
は電流I1に対する電流I2を引込む能力を失つてし
まう。例えば第２のトランジスタ２のhFEが約30
に落込んだ時点が動作限界だと仮定すると、第６
図に示した構造のトランジスタではVCE＝約
0.11Vで動作限界になる。従つて電源電圧VCCが
0.65＋0.11＝0.76V以下になると正常動作できな
くなる。 この様な減電圧特性を少しでも改善する方法と
して、第３のトランジスタ４のエミツタ面積を増
加してVBEを低下せしめる方法がある。 第７図は斯る手法を用いた電流ミラー回路を
IC化した時の平面図で、同図にはベース領域１
６とエミツタ領域１７と島領域１５をコレクタと
して形成されるNPN型の第１、第２のトランジ
スタ１，２と、エミツタ領域２３とコレクタ領域
２４と島領域１５をベースとして形成されるラテ
ラルPNP型の第３のトランジスタ４が示されて
いる。第１、第２のトランジスタ１，２のベース
とエミツタは電極２０，２１で共通に接続され、
第２のトランジスタ２のコレクタは電極２２で第
３のトランジスタ４のコレクタに接続される。第
３のトランジスタ４のベースとコレクタは電極２
２で短絡され且つ図示せぬ第４のトランジスタ５
のベースに接続される。尚２６，２７はコンタク
ト領域である。そして第３のトランジスタ４のエ
ミツタ領域２３の面積を通常の４倍サイズにする
ことにより、VBE＝0.62Vとして0.03Vの減電圧特
性改善を図つている。 (ハ) 発明が解決しようとする問題点 斯上したように、従来の構造のトランジスタを
用いた電流ミラー回路は極く低い電源電圧VCCで
は正常動作できない欠点があつた。また従来の改
良された構造においても、第３のトランジスタ４
の面積増加に伴つて第４のトランジスタ５の面積
も増加するため、チツプ面積が増大する欠点があ
つた。 (ニ) 問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、第１の
電流ミラー回路３を構成する第１、第２のトラン
ジスタ１，２を、コレクタとなる島領域３５表面
に形成したP-型の活性ベース領域３６と、活性
ベース領域３６表面に形成したN+型のエミツタ
領域３７と、活性ベース領域３６に一部重畳する
Ｐ型のベースコンタクト領域３８とで形成するト
ランジスタを用いることにより、チツプ面積の増
加を伴わずに減電圧特性を大幅に改善した電流ミ
ラー回路を提供するものである。 (ホ) 作用 本発明に用いたトランジスタは、ベースを低濃
度の活性ベース領域３６で形成したので従来のト
ランジスタよりエミツタ・ベース接合の電流立上
り特性が良く、さらにベースでのキヤリア輸送効
率が高い。そのためコレクタの電位が十分でなく
てもエミツタから注入された少数キヤリア（電
子）がコレクタに到達する確率が高く、VCEが低
い領域でも高いhFEを保つことができる。 本願は、低濃度の活性ベース領域を採用したの
で、第２のトランジスタ２のVCEが例えば約
0.11V以下になつても、第３図イの如く、コレク
タ電流ICの駆動能力は、従来構造よりも向上し、
結局約0.05Vまで駆動できる。そのため、VCCは、
第３のトランジスタ４のVBE＝0.65Vと第２のト
ランジスタ２のVCE＝0.05Vを加えた値、つまり
0.7Vまで低下しても第１のトランジスタ１と第
２のトランジスタ２のバランスを崩すことなく動
作させることができる。 従つて本発明によれば、斯るトランジスタを第
１、第２のトランジスタ１，２に用いたので、か
なり低下した電源電圧VCCでも正常動作させるこ
とができる。 (ヘ) 実施例 以下、本発明の一実施例を図面を参照しながら
詳細に説明する。 第２図は本発明の電流ミラー回路を組み込んだ
回路の一例を示し、NPN型の第１、第２のトラ
ンジスタ１，２で形成する第１の電流ミラー回路
３と、PNP型の第３、第４のトランジスタ４，
５で形成する第２の電流ミラー回路６と、第１の
トランジスタ１のコレクタに入力信号電流I1を流
す電流源７と、第４のトランジスタ５のコレクタ
に直列接続された負荷８とで構成され、第２のト
ランジスタ２のコレクタは第３のトランジスタ４
のコレクタに接続される。また第１、第２のトラ
ンジスタ１，２の各エミツタは接地電位に接続さ
れ、第３、第４のトランジスタ４，５の各エミツ
タは電源電圧VCCに接続される。そして入力信号
電流I1を流すことによつて第２、第３のトランジ
スタ２，４に電流I2を流し、第３、第４のトラン
ジスタ４，５のエミツタ面積比をｍ：ｎにするこ
とによつてI2：I3＝ｍ：ｎの電流I3を負荷８に流
すようにしてある。 斯上した回路において、第１の電流電流ミラー
回路３を形成する第１、第２のトランジスタ１，
２は本発明の特徴とする、ベースを低濃度の領域
で形成したトランジスタを用いてあり、第２のト
ランジスタ２のコレクタと電源電圧VCCとの間に
直列接続された第３のトランジスタ４が、電位降
下VBEを生ずる回路素子となる。 第１図は第１、第２のトランジスタ１，２に用
いたトランジスタ構造を示し、Ｐ型半導体基板３
１上に積層して形成したＮ型エピタキシヤル層３
２と、基板３１表面に形成したN+型埋込層３３
と、P+型分離領域３４によりエピタキシヤル層
３２を接合分離して形成したコレクタとなる島領
域３５と、島領域３５表面に形成したP-型活性
ベース領域３６と、活性ベース領域３６表面に形
成したN+型エミツタ領域３７と、エミツタ領域
３７を取囲むように且つ活性ベース領域３６の一
部と重畳するＰ型のベースコンタクト領域３８
と、N+型コレクタコンタクト領域３９と、酸化
膜４０及び酸化膜４０に開孔したコンタクトホー
ルを介してオーミツクコンタクトする電極４１，
４２，４３とで構成している。ベースコンタクト
領域３８はベース取出抵抗を下げるためにエミツ
タ領域３７を取囲むように形成し、活性ベース領
域３６の不純物濃度はベースコンタクト領域３８
より低く1016cm-3程度とする。 斯上した如く形成したトランジスタは、従来の
トランジスタよりエミツタ・ベース接合の電流立
上り特性が良く、しかもベースでのキヤリア輸送
効率が高いのでコレクタの電位が十分でなくても
エミツタから注入された少数キヤリア（電子）が
コレクタに到達する確率が高い。従つてVCEが低
い領域でも高いhFEが保てる。 第３図イ，ロに各々第１図と第６図に示したト
ランジスタのVCE―IC特性を示す。同図から明ら
かな如く、第６図のトランジスタではVCE＝
0.11Vに低下した時点でhFE＝約30に落込むのに対
し、第１図のトランジスタではVCE＝0.11Vでま
だhFE＝約160を保つ。仮にI1＝40μA、I1に対する
I2の許容誤差が−５％で、第２のトランジスタ２
のhFEが約30に低下した時点でI2を引込む能力を
失うとするならば、第６図のトランジスタでは
VCE＝0.11Vが限界なのに対して第１図のトラン
ジスタではVCE＝0.05Vまでその能力を有する。 従つて本発明による電流ミラー回路は、電源電
圧VCCがVBE＋VCE＝0.65＋0.05＝0.70Vに低下する
まで動作可能になる。しかもチツプ面積の増大を
伴わない。 第４図は本発明による電流ミラー回路をIC化
した時の平面図で、同図には活性ベース領域３６
とエミツタ領域３７と島領域３５をコレクタとし
て形成されるNPN型の第１、第２のトランジス
タ１，２と、エミツタ領域４４とコレクタ領域４
５と島領域３５とベースとして形成されるラテラ
ルPNP型の第３のトランジスタ４とが示されて
いる。第１、第２のトランジスタ１，２のベース
とエミツタは電極４１，４２で各々共通接続さ
れ、第２のトランジスタ２のコレクタは電極４３
で第３のトランジスタ４のコレクタに接続され
る。第３のトランジスタ４のベースとコレクタ電
極４３で短絡され且つ図示せぬ第４のトランジス
タ５のベースに接続される。３９，４７はN+型
コンタクト領域、４８はベースコンタクト領域で
ある。そして第３のトランジスタ４のエミツタ領
域４４の面積は、第２のトランジスタ２がVCEが
低い領域で良好な特性を示すので同一IC内にお
ける通常のサイズとしてある。従つて本発明によ
る電流ミラー回路は第７図に示した第３のトラン
ジスタ４のように拡大する必要が無いので、チツ
プ面積の増大を招かない。またエミツタ領域３７
を通常のNPNトランジスタのエミツタ拡散工程
で、ベースコンタクト領域３８を通常のNPNト
ランジスタのベース拡散工程で形成できるので、
IC内の特定のトランジスタについてのみ、第１
図のトランジスタを効率率良く形成できる。 尚他の実施例として、第３のトランジスタ４の
エミツタ領域４４を第７図と同様に拡大すること
により、上記実施例より更に減電圧特性を改善で
きることは言うまでもない。 (ト) 発明の効果 以上説明した如く、本発明によれば電流ミラー
回路を構成する第１、第２のトランジスタ１，２
を、ベースを低濃度の活性ベース領域３６で形成
したトランジスタで形成したので、VCEが低くな
つても、コレクタ電流をより多く流せるトランジ
スタを達成でき、このVCEの低下電圧分だけ電源
電圧VCCが下がつてもミラー回路として正常動作
を達成できる。従つて、チツプ面積の増大を招く
ことなくかなり低下した電源電圧VCCまで正常動
作できる利点を有する。また通常のNPNトラン
ジスタに活性ベース領域３６の拡散工程を追加す
るだけで済むので、同一IC内の特定のトランジ
スタについてのみ、効率良く形成できる利点をも
有する。
第１図及び第２図は夫々本発明を説明するため
の断面図及び回路図、第３図イ，ロはトランジス
タのVCE―IC特性図、第４図は第１、第２、第３
のトランジスタ１，２，４をIC化した時の平面
図、第５図乃至第７図は夫々従来の技術を説明す
るための回路図、断面図、平面図である。 １，２は第１、第２のトランジスタ、３は第１
の電流ミラー回路、４は第３のトランジスタ、３
１はＰ型半導体基板、３５は島領域、３６はP-
型活性ベース領域、４１，４２，４３，４６は電
極である。
の断面図及び回路図、第３図イ，ロはトランジス
タのVCE―IC特性図、第４図は第１、第２、第３
のトランジスタ１，２，４をIC化した時の平面
図、第５図乃至第７図は夫々従来の技術を説明す
るための回路図、断面図、平面図である。 １，２は第１、第２のトランジスタ、３は第１
の電流ミラー回路、４は第３のトランジスタ、３
１はＰ型半導体基板、３５は島領域、３６はP-
型活性ベース領域、４１，４２，４３，４６は電
極である。
Claims (1)
- 【特許請求の範囲】 １ ベースおよびエミツタが共通接続された第
１、第２のトランジスタと、該第２のトランジス
タのコレクタと使用時間や使用条件により電位が
低下する基準電位との間に直列接続され、この間
に電位を生ずる少なくとも１つの回路素子とを具
備する電流ミラー回路において、 このミラー回路が組み込まれたICの一構成と
なる縦型のNPNトランジスタと、 前記第１、第２のトランジスタは、 コレクタとなる島領域表面に形成し、前記
NPNトランジスタのベースより低濃度の一導電
型の活性ベース領域と、 該活性ベース領域表面に形成し、前記NPNト
ランジスタのエミツタと同時に形成した逆導電型
のエミツタ領域と、 前記活性ベース領域に一部重畳し、前記NPN
トランジスタのベースと同時に形成したベースコ
ンタクト領域とを具備することを特徴とする電流
ミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61088911A JPS62245708A (ja) | 1986-04-17 | 1986-04-17 | 電流ミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61088911A JPS62245708A (ja) | 1986-04-17 | 1986-04-17 | 電流ミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62245708A JPS62245708A (ja) | 1987-10-27 |
| JPH0528910B2 true JPH0528910B2 (ja) | 1993-04-27 |
Family
ID=13956124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61088911A Granted JPS62245708A (ja) | 1986-04-17 | 1986-04-17 | 電流ミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62245708A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52100978A (en) * | 1976-02-20 | 1977-08-24 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
| JPS53121587A (en) * | 1977-03-31 | 1978-10-24 | Toshiba Corp | Semiconductor device |
| JPS616906A (ja) * | 1984-06-21 | 1986-01-13 | Matsushita Electric Ind Co Ltd | 電流増幅器 |
-
1986
- 1986-04-17 JP JP61088911A patent/JPS62245708A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52100978A (en) * | 1976-02-20 | 1977-08-24 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
| JPS53121587A (en) * | 1977-03-31 | 1978-10-24 | Toshiba Corp | Semiconductor device |
| JPS616906A (ja) * | 1984-06-21 | 1986-01-13 | Matsushita Electric Ind Co Ltd | 電流増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62245708A (ja) | 1987-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002064106A (ja) | 半導体装置 | |
| JPH06232151A (ja) | 半導体装置 | |
| JPH0528910B2 (ja) | ||
| US4987469A (en) | Lateral high-voltage transistor suitable for use in emitter followers | |
| US5155572A (en) | Vertical isolated-collector PNP transistor structure | |
| JP2517229B2 (ja) | 差動増幅回路 | |
| JP2597753B2 (ja) | Ｎｐｎトランジスターのラッチ電圧を利用した静電耐力向上ラテラルｐｎｐトランジスター | |
| JP3128885B2 (ja) | 半導体装置 | |
| RU2306632C1 (ru) | Тиристорный триод-тирод | |
| JPS6025905B2 (ja) | 半導体装置 | |
| JP2763432B2 (ja) | 半導体装置 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPH0583190B2 (ja) | ||
| KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
| JPH0646371B2 (ja) | 定電流回路 | |
| JPS63128746A (ja) | 半導体記憶装置 | |
| JPH07312427A (ja) | ダイオード | |
| JPH0578944B2 (ja) | ||
| JPS62294306A (ja) | プツシユプル増幅回路 | |
| JPS59181058A (ja) | 半導体装置 | |
| JPS59125651A (ja) | 抵抗負荷型集積回路装置 | |
| JPH0828369B2 (ja) | 半導体装置 | |
| JPS611046A (ja) | 半導体集積回路装置 | |
| JPH069207B2 (ja) | ラテラルトランジスタ | |
| JPH02186664A (ja) | バイポーラ集積回路 |