JPH0646371B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0646371B2 JPH0646371B2 JP11411886A JP11411886A JPH0646371B2 JP H0646371 B2 JPH0646371 B2 JP H0646371B2 JP 11411886 A JP11411886 A JP 11411886A JP 11411886 A JP11411886 A JP 11411886A JP H0646371 B2 JPH0646371 B2 JP H0646371B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は定電流回路に関し、特に減電圧特性を大幅に改
善した定電流回路に関する。
善した定電流回路に関する。
(ロ) 従来の技術 低電源電圧で動作する定電流回路として、例えば実願昭
５９−１９３２６４号に記載の回路がある。
５９−１９３２６４号に記載の回路がある。
第４図は斯る回路を示し、ベース及びエミッタが共通接
続された第１，第２のトランジスタ(1)(2)と、ベース及
びエミッタが前記第１及び第２トランジスタ(1)(2)のベ
ース及びエミッタと共通接続されたダイオード接続型の
第３トランジスタ(3)と、第３トランジスタ(3)のコレク
タに接続された起動抵抗(4)と、コレクタが第１トラン
ジスタ(1)のコレクタに接続された第４トランジスタ(5)
と、第４トランジスタ(5)のコレクタ・エミッタ間に並
列接続された分流抵抗(6)と、第４トランジスタ(5)と電
流ミラー接続されると共に、そのコレクタが第２トラン
ジスタ(2)のコレクタに接続された第５トランジスタ(7)
と、第２と第５トランジスタ(2)(7)とのコレクタ電流の
差電流を取出す電流ミラー回路(8)と、電流ミラー回路
(8)を構成する第６トランジスタ(9)及びこれとベース及
びエミッタが共通接続され且つコレクタが第１乃至第３
トランジスタ(1)(2)(3)の共通ベースに接続された帰還
トランジスタ(10)と、第６トランジスタ(9)と電流ミラ
ー接続されるとともにそのコレクタが出力端子(11)に接
続された第７トランジスタ(12)とで、構成されている。
この回路は、VBE＋VCE（但しVBEは第３トランジスタ(3)
のベース・エミッタ間電圧、VCEは帰還トランジスタ(1
0)のコレクタ・エミッタ間電圧）の最低電源電圧VCCで
動作する定電流回路として有用である。
続された第１，第２のトランジスタ(1)(2)と、ベース及
びエミッタが前記第１及び第２トランジスタ(1)(2)のベ
ース及びエミッタと共通接続されたダイオード接続型の
第３トランジスタ(3)と、第３トランジスタ(3)のコレク
タに接続された起動抵抗(4)と、コレクタが第１トラン
ジスタ(1)のコレクタに接続された第４トランジスタ(5)
と、第４トランジスタ(5)のコレクタ・エミッタ間に並
列接続された分流抵抗(6)と、第４トランジスタ(5)と電
流ミラー接続されると共に、そのコレクタが第２トラン
ジスタ(2)のコレクタに接続された第５トランジスタ(7)
と、第２と第５トランジスタ(2)(7)とのコレクタ電流の
差電流を取出す電流ミラー回路(8)と、電流ミラー回路
(8)を構成する第６トランジスタ(9)及びこれとベース及
びエミッタが共通接続され且つコレクタが第１乃至第３
トランジスタ(1)(2)(3)の共通ベースに接続された帰還
トランジスタ(10)と、第６トランジスタ(9)と電流ミラ
ー接続されるとともにそのコレクタが出力端子(11)に接
続された第７トランジスタ(12)とで、構成されている。
この回路は、VBE＋VCE（但しVBEは第３トランジスタ(3)
のベース・エミッタ間電圧、VCEは帰還トランジスタ(1
0)のコレクタ・エミッタ間電圧）の最低電源電圧VCCで
動作する定電流回路として有用である。
そして斯る回路をＩＣ化した場合、ＮＰＮ型の第４乃至
第６及び帰還トランジスタ(5)(7)(9)及び(10)には以下
の様なトランジスタを用いていた。
第６及び帰還トランジスタ(5)(7)(9)及び(10)には以下
の様なトランジスタを用いていた。
第５図は斯るトランジスタの構造を示し、Ｐ型半導体基
板(21)上に積層して形成したＮ型エピタキシャル層(22)
と、基板(21)表面に形成したＮ＋型埋込層(23)と、Ｐ＋
型分離領域(24)によりエピタキシャル層(22)を接合分離
して形成したコレクタとなる島領域(25)と、島領域(25)
表面に形成したＰ型ベース領域(26)、Ｎ＋型エミッタ領
域(27)及びコレクタコンタクト領域(28)と、酸化膜(29)
及び酸化膜(29)を開孔したコンタクトホールを介して各
領域上に配設した電極(30)とで構成される。
板(21)上に積層して形成したＮ型エピタキシャル層(22)
と、基板(21)表面に形成したＮ＋型埋込層(23)と、Ｐ＋
型分離領域(24)によりエピタキシャル層(22)を接合分離
して形成したコレクタとなる島領域(25)と、島領域(25)
表面に形成したＰ型ベース領域(26)、Ｎ＋型エミッタ領
域(27)及びコレクタコンタクト領域(28)と、酸化膜(29)
及び酸化膜(29)を開孔したコンタクトホールを介して各
領域上に配設した電極(30)とで構成される。
(ハ)発明が解決しようとする問題点 しかしながら、従来の定電流回路を使用時間や使用条件
によって電源電圧VCCが低下するような電源で駆動した
場合、極く低下した電源電圧では正常動作できない、又
はその時期が早期に訪れる欠点があった。
によって電源電圧VCCが低下するような電源で駆動した
場合、極く低下した電源電圧では正常動作できない、又
はその時期が早期に訪れる欠点があった。
例えば電源電圧VCCが0.8Vまで低下したとすると、第４
乃至第６トランジスタ(5)(7)(9)のコレクタ・エミッタ
間にVCC−VCE≒0.6V（VCEは第１，第２トランジスタ(1)
(2)のコレクタ・エミッタ間電圧）が印加されてこれを
高hFEの状態で動作させることができる。ところが帰還
トランジスタ(10)のコレクタ・エミッタ間にはそのコレ
クタにダイオード接続型の第３トランジスタ(3)が接続
されているため、VCC−0.65＝0.15Vしか印加されず、こ
のトランジスタのhFEは極度に低下してしまう。そして
電源電圧VCCの低下が進むにつれて最後には所定のコレ
クタ電流を引込む能力を失い、出力端子(11)に出力電流
を流せなくなってしまう。
乃至第６トランジスタ(5)(7)(9)のコレクタ・エミッタ
間にVCC−VCE≒0.6V（VCEは第１，第２トランジスタ(1)
(2)のコレクタ・エミッタ間電圧）が印加されてこれを
高hFEの状態で動作させることができる。ところが帰還
トランジスタ(10)のコレクタ・エミッタ間にはそのコレ
クタにダイオード接続型の第３トランジスタ(3)が接続
されているため、VCC−0.65＝0.15Vしか印加されず、こ
のトランジスタのhFEは極度に低下してしまう。そして
電源電圧VCCの低下が進むにつれて最後には所定のコレ
クタ電流を引込む能力を失い、出力端子(11)に出力電流
を流せなくなってしまう。
仮に帰還トランジスタ(10)のhFEが30に低下した時点で
その能力を失うと定義するならば、第５図のトランジス
タではVCE＝0.11V、即ち電流電圧VCCが0.65＋0.11＝0.7
6Vに低下した時点で使用限界を迎えてしまう。
その能力を失うと定義するならば、第５図のトランジス
タではVCE＝0.11V、即ち電流電圧VCCが0.65＋0.11＝0.7
6Vに低下した時点で使用限界を迎えてしまう。
(ニ) 問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、定電流回路を構
成するＮＰＮ型トランジスタのうち、少なくとも帰還ト
ランジスタ(10)に、コレクタとなる島領域(35)表面に形
成したＰ−型活性ベース領域(36)と、活性ベース領域(3
6)表面に形成したＮ＋型エミッタ領域(37)と、活性ベー
ス領域(36)に一部重畳したＰ型ベースコンタクト領域(3
8)とで形成したトランジスタを用いることにより、かな
り低下した電源電圧VCCでも正常動作可能な定電流回路
を提供するものである。
成するＮＰＮ型トランジスタのうち、少なくとも帰還ト
ランジスタ(10)に、コレクタとなる島領域(35)表面に形
成したＰ−型活性ベース領域(36)と、活性ベース領域(3
6)表面に形成したＮ＋型エミッタ領域(37)と、活性ベー
ス領域(36)に一部重畳したＰ型ベースコンタクト領域(3
8)とで形成したトランジスタを用いることにより、かな
り低下した電源電圧VCCでも正常動作可能な定電流回路
を提供するものである。
(ホ) 作用 本発明に用いたトランジスタは、ベースを低濃度の活性
ベース領域(36)で形成したので、従来のトランジスタよ
りエミッタ・ベース接合の電流立上り特性が良く、しか
もベースでのキャリア輸送効率が高い。そのためコレク
タの電位が不十分でもエミッタから注入された少数キャ
リア（電子）がコレクタに到達する確率が高く、VCEが
極く低い領域でも高いhFEを保つ。
ベース領域(36)で形成したので、従来のトランジスタよ
りエミッタ・ベース接合の電流立上り特性が良く、しか
もベースでのキャリア輸送効率が高い。そのためコレク
タの電位が不十分でもエミッタから注入された少数キャ
リア（電子）がコレクタに到達する確率が高く、VCEが
極く低い領域でも高いhFEを保つ。
従って本発明によれば、このようなトランジスタを帰還
トランジスタ(10)に用いたので、電源電圧VCCがかなり
低下した領域まで正常動作させることができる。
トランジスタ(10)に用いたので、電源電圧VCCがかなり
低下した領域まで正常動作させることができる。
(ヘ) 実施例 以下、本発明を図面を参照しながら詳細に説明する。
第２図は本発明による定電流回路を示し、(1)はエミッ
タが電源に接続されたＰＮＰ型の第１トランジスタ、
(2)はベース及びエミッタが第１トランジスタのベース
及びエミッタに共通接続されたＰＮＰ型の第２トランジ
スタ、(3)は第１，第２トランジスタ(1)(2)のベースバ
イアスを行うダイオード接続型の第３トランジスタ、
(4)は第３トランジスタ(3)に起動電流を流すための起動
抵抗、(5)はコレクタが第１トランジスタ(1)のコレクタ
に接続されたＮＰＮ型の第４トランジスタ、(6)は第１
トランジスタ(1)のコレクタ電流を分流する抵抗、(7)は
第４トランジスタ(5)と電流ミラー接続された第５トラ
ンジスタ、(8)は第２と第５トランジスタ(2)と(7)との
コレクタ電流の差電流を取り出す電流ミラー回路、(9)
は電流ミラー回路(8)の一方を構成するＮＰＮ型の第６
トランジスタ、(10)は電流ミラー回路(8)の他方を構成
し且つコレクタが第１乃至第３トランジスタ(1)(2)(3)
の共通ベースに接続された帰還トランジスタ、(11)は第
６トランジスタ(9)と電流ミラー接続された第７トラン
ジスタ(12)のコレクタに接続された出力端子である。
タが電源に接続されたＰＮＰ型の第１トランジスタ、
(2)はベース及びエミッタが第１トランジスタのベース
及びエミッタに共通接続されたＰＮＰ型の第２トランジ
スタ、(3)は第１，第２トランジスタ(1)(2)のベースバ
イアスを行うダイオード接続型の第３トランジスタ、
(4)は第３トランジスタ(3)に起動電流を流すための起動
抵抗、(5)はコレクタが第１トランジスタ(1)のコレクタ
に接続されたＮＰＮ型の第４トランジスタ、(6)は第１
トランジスタ(1)のコレクタ電流を分流する抵抗、(7)は
第４トランジスタ(5)と電流ミラー接続された第５トラ
ンジスタ、(8)は第２と第５トランジスタ(2)と(7)との
コレクタ電流の差電流を取り出す電流ミラー回路、(9)
は電流ミラー回路(8)の一方を構成するＮＰＮ型の第６
トランジスタ、(10)は電流ミラー回路(8)の他方を構成
し且つコレクタが第１乃至第３トランジスタ(1)(2)(3)
の共通ベースに接続された帰還トランジスタ、(11)は第
６トランジスタ(9)と電流ミラー接続された第７トラン
ジスタ(12)のコレクタに接続された出力端子である。
電源（VCC）を投入すると、起動抵抗(4)により第３トラ
ンジスタ(3)のコレクタＩ１が流れ、それに応じて第
１，第２トランジスタ(1)(2)に各々Ｉ２のコレクタ電流
が流れる。第１トランジスタ(1)のコレクタ電流Ｉ１は
抵抗(6)と第４トランジスタ(5)のコレクタとに分流して
夫々Ｉ３，Ｉ４となり、第４トランジスタ(5)と電流ミ
ラー接続された第５トランジスタ(7)のコレクタ電流も
Ｉ４になる。ところが第２トランジスタ(2)にはＩ２の
コレクタ電流が流れているので、電流ミラー回路(8)に
それらの差電流Ｉ２−Ｉ４＝Ｉ３が流れ、帰還トランジ
スタ(10)のコレクタ電流及び第７トランジスタ(12)のコ
レクタ電流も夫々Ｉ３と等しくなる。
ンジスタ(3)のコレクタＩ１が流れ、それに応じて第
１，第２トランジスタ(1)(2)に各々Ｉ２のコレクタ電流
が流れる。第１トランジスタ(1)のコレクタ電流Ｉ１は
抵抗(6)と第４トランジスタ(5)のコレクタとに分流して
夫々Ｉ３，Ｉ４となり、第４トランジスタ(5)と電流ミ
ラー接続された第５トランジスタ(7)のコレクタ電流も
Ｉ４になる。ところが第２トランジスタ(2)にはＩ２の
コレクタ電流が流れているので、電流ミラー回路(8)に
それらの差電流Ｉ２−Ｉ４＝Ｉ３が流れ、帰還トランジ
スタ(10)のコレクタ電流及び第７トランジスタ(12)のコ
レクタ電流も夫々Ｉ３と等しくなる。
そして、例えば第１，第２トランジスタ(1)(2)と第３ト
ランジスタ(3)とのミラー比を２：１とし、電流Ｉ３を
Ｉ０に設定すれば、帰還作用により第３トランジスタ
(3)のコレクタ電流（エミッタ電流）が全て帰還トラン
ジスタ(10)のコレクタ電流Ｉ０となり、第１，第２トラ
ンジスタ(1)(2)のコレクタ電流が２Ｉ０になって安定化
される。従って第４トランジスタ(5)のコレクタ電流も
Ｉ０となり、第７トランジスタ(12)のコレクタに接続さ
れた出力端子(11)にはＩ０の安定した出力電流が流れ
る。
ランジスタ(3)とのミラー比を２：１とし、電流Ｉ３を
Ｉ０に設定すれば、帰還作用により第３トランジスタ
(3)のコレクタ電流（エミッタ電流）が全て帰還トラン
ジスタ(10)のコレクタ電流Ｉ０となり、第１，第２トラ
ンジスタ(1)(2)のコレクタ電流が２Ｉ０になって安定化
される。従って第４トランジスタ(5)のコレクタ電流も
Ｉ０となり、第７トランジスタ(12)のコレクタに接続さ
れた出力端子(11)にはＩ０の安定した出力電流が流れ
る。
斯上した回路において、本発明の最も特徴とする点は、
ＮＰＮ型の帰還トランジスタ(10)として以下の構造のト
ランジスタを用いた点にある。
ＮＰＮ型の帰還トランジスタ(10)として以下の構造のト
ランジスタを用いた点にある。
第１図は斯るトランジスタを示し、Ｐ型半導体基板(31)
上に積層して形成したＮ型エピタキシャル層(32)と、基
板(31)表面に埋込んだＮ＋型埋込層(33)と、Ｐ＋型分離
領域(34)によりエピタキシャル層(32)を接合分離して形
成したコレクタとなる島領域(35)と、島領域(35)表面に
形成したＰ−型活性ベース領域(36)と、活性ベース領域
(36)表面に形成したＮ＋型エミッタ領域(37)と、活性ベ
ース領域(36)に一部重畳したベースコンタクト領域(38)
と、Ｎ＋型コレクタコンタクト領域(39)と、酸化膜(40)
と、酸化膜(40)に開孔したコンタクトホールを介して各
領域とオーミックコンタクトする電極(41)とで構成して
いる。ベースコンタクト領域(38)はベース取出し抵抗を
下げるためにエミッタ領域(37)を囲む様に形成し、活性
ベース領域(36)がベースコンタクト領域(38)より浅い深
いは任意である。但しエミッタ領域(37)より深く且つ所
定の耐圧が得られるだけの拡散深さを要するのは言うま
でもない。またベースコンタクト領域(38)はＮＰＮトラ
ンジスタのベース拡散工程で、エミッタ領域(37)及びコ
レクタコンタクト領域(39)はＮＰＮトランジスタのエミ
ッタ拡散工程で夫々形成する。そして活性ベース領域(3
6)の不純物濃度はベースコンタクト領域(38)より低く、
1016cm-3程度とする。
上に積層して形成したＮ型エピタキシャル層(32)と、基
板(31)表面に埋込んだＮ＋型埋込層(33)と、Ｐ＋型分離
領域(34)によりエピタキシャル層(32)を接合分離して形
成したコレクタとなる島領域(35)と、島領域(35)表面に
形成したＰ−型活性ベース領域(36)と、活性ベース領域
(36)表面に形成したＮ＋型エミッタ領域(37)と、活性ベ
ース領域(36)に一部重畳したベースコンタクト領域(38)
と、Ｎ＋型コレクタコンタクト領域(39)と、酸化膜(40)
と、酸化膜(40)に開孔したコンタクトホールを介して各
領域とオーミックコンタクトする電極(41)とで構成して
いる。ベースコンタクト領域(38)はベース取出し抵抗を
下げるためにエミッタ領域(37)を囲む様に形成し、活性
ベース領域(36)がベースコンタクト領域(38)より浅い深
いは任意である。但しエミッタ領域(37)より深く且つ所
定の耐圧が得られるだけの拡散深さを要するのは言うま
でもない。またベースコンタクト領域(38)はＮＰＮトラ
ンジスタのベース拡散工程で、エミッタ領域(37)及びコ
レクタコンタクト領域(39)はＮＰＮトランジスタのエミ
ッタ拡散工程で夫々形成する。そして活性ベース領域(3
6)の不純物濃度はベースコンタクト領域(38)より低く、
1016cm-3程度とする。
この様に形成したトランジスタは、ベースを低濃度の活
性ベース領域(36)で形成したので、従来のトランジスタ
よりエミッタ・ベース接合の電流立上り特性が良く、し
かもベースでのキャリア輸送効率が高い。そのためコレ
クタの電位が不十分でもエミッタから注入された少数キ
ャリア（電子）がコレクタに到達する確率が高く、飽和
領域でhFEが高いだけでなくVCEが低い非飽和領域に近い
領域でも高いhFEを保ち続ける。
性ベース領域(36)で形成したので、従来のトランジスタ
よりエミッタ・ベース接合の電流立上り特性が良く、し
かもベースでのキャリア輸送効率が高い。そのためコレ
クタの電位が不十分でもエミッタから注入された少数キ
ャリア（電子）がコレクタに到達する確率が高く、飽和
領域でhFEが高いだけでなくVCEが低い非飽和領域に近い
領域でも高いhFEを保ち続ける。
第３図(イ)(ロ)に夫々第１図のトランジスタと第５図のト
ランジスタのVCE−ＩＣ特性線図を示す。同図から明ら
かな如く、第５図のトランジスタはVCE＝0.11VでhFE＝
約30に落込むのに対し、第１図のトランジスタでは電流
の立上り特性が急激なのでVCE＝0.11VでまだhFE＝約160
を保つ。
ランジスタのVCE−ＩＣ特性線図を示す。同図から明ら
かな如く、第５図のトランジスタはVCE＝0.11VでhFE＝
約30に落込むのに対し、第１図のトランジスタでは電流
の立上り特性が急激なのでVCE＝0.11VでまだhFE＝約160
を保つ。
従って本発明によれば、帰還トランジスタ(10)にこのよ
うなトランジスタを用いたので、帰還トランジスタ(10)
のVCEが不足して所定値以上の出力電流Ｉ０が流せなく
なる（動作限界）ような電源電圧VCCの最小値が、従来
のものより小となる。例えば、仮に帰還トランジスタ(1
0)のhFEが30に落込んだ時点で前記動作限界を迎えると
するならば、第５図のトランジスタではVCE＝0.11Vが下
限であり、最低動作電源電圧VCCは、0.65＋0.11＝0.76V
になる。これに対し、第１図のトランジスタではVCE＝
0.05VまでhFE＝30以上を保つので、本発明による定電流
回路は0.65＋0.05＝0.70Vが最低動作電源電圧VCCとな
る。
うなトランジスタを用いたので、帰還トランジスタ(10)
のVCEが不足して所定値以上の出力電流Ｉ０が流せなく
なる（動作限界）ような電源電圧VCCの最小値が、従来
のものより小となる。例えば、仮に帰還トランジスタ(1
0)のhFEが30に落込んだ時点で前記動作限界を迎えると
するならば、第５図のトランジスタではVCE＝0.11Vが下
限であり、最低動作電源電圧VCCは、0.65＋0.11＝0.76V
になる。これに対し、第１図のトランジスタではVCE＝
0.05VまでhFE＝30以上を保つので、本発明による定電流
回路は0.65＋0.05＝0.70Vが最低動作電源電圧VCCとな
る。
尚、上記実施例において、電流ミラー回路(8)を構成す
る双方のトランジスタの特性を等しくするため、第６，
第７トランジスタ(9)(12)にも第１図のトランジスタを
用いた方が好ましく、更には第４，第５トランジスタ
(5)(7)にも用いた方が望ましい。
る双方のトランジスタの特性を等しくするため、第６，
第７トランジスタ(9)(12)にも第１図のトランジスタを
用いた方が好ましく、更には第４，第５トランジスタ
(5)(7)にも用いた方が望ましい。
(ト) 発明の効果 以上説明した如く、本発明によれば、少なくとも帰還ト
ランジスタ(10)にベースを低濃度の活性ベース領域(36)
で形成したトランジスタを用いたので、かなり低下した
電源電圧VCCまで正常に動作させることができる利点を
有する。しかもＩＣの立上り特性が良いので、動作限界
点付近まで高hFEを保ち続け、良好な特性を示す利点を
有する。さらに第１図のトランジスタは、通常のＮＰＮ
トランジスタに活性ベース領域(36)の拡散工程を追加す
るだけで済むので、特にチップ面積を増大させることな
く同一チップ上の特定のトランジスタについてのみ効率
的に形成できる。従って本発明の定電流回路は容易にＩ
Ｃ化できる利点を有する。
ランジスタ(10)にベースを低濃度の活性ベース領域(36)
で形成したトランジスタを用いたので、かなり低下した
電源電圧VCCまで正常に動作させることができる利点を
有する。しかもＩＣの立上り特性が良いので、動作限界
点付近まで高hFEを保ち続け、良好な特性を示す利点を
有する。さらに第１図のトランジスタは、通常のＮＰＮ
トランジスタに活性ベース領域(36)の拡散工程を追加す
るだけで済むので、特にチップ面積を増大させることな
く同一チップ上の特定のトランジスタについてのみ効率
的に形成できる。従って本発明の定電流回路は容易にＩ
Ｃ化できる利点を有する。
第１図及び第２図は夫々本発明を説明するための断面図
及び回路図、第３図(イ)(ロ)はトランジスタのVCE−ＩＣ
特性線図、第４図及び第５図は夫々従来の技術を説明す
るための回路図及び断面図である。 (1)(2)(3)はＰＮＰ型の第１，第２，第３トランジス
タ、(4)は分流抵抗、(5)(7)(9)及び(12)はＮＰＮ型の第
４，第５，第６及び第７トランジスタ、(10)はＮＰＮ型
の帰還トランジスタ、(31)はＰ型半導体基板、(35)は島
領域、(36)はＰ−型活性ベース領域、(38)はＰ型ベース
コンタクト領域である。
及び回路図、第３図(イ)(ロ)はトランジスタのVCE−ＩＣ
特性線図、第４図及び第５図は夫々従来の技術を説明す
るための回路図及び断面図である。 (1)(2)(3)はＰＮＰ型の第１，第２，第３トランジス
タ、(4)は分流抵抗、(5)(7)(9)及び(12)はＮＰＮ型の第
４，第５，第６及び第７トランジスタ、(10)はＮＰＮ型
の帰還トランジスタ、(31)はＰ型半導体基板、(35)は島
領域、(36)はＰ−型活性ベース領域、(38)はＰ型ベース
コンタクト領域である。
Claims (1)
- 【請求項１】ベース及びエミッタが共通接続され且つエ
ミッタが電源に接続された第１及び第２トランジスタ
と、ベース及びエミッタが前記第１及び第２トランジス
タのベース及びエミッタと共通接続されたダイオード接
続型の第３トランジスタと、コレクタが前記第１トラン
ジスタのコレクタに接続されたダイオード接続型の第４
トランジスタと、該第４トランジスタと電流ミラー接続
されると共に、コレクタが前記第２トランジスタのコレ
クタに接続された第５トランジスタと、前記第４トラン
ジスタのコレクタ・エミッタ間に並列接続された抵抗
と、前記第２及び第５トランジスタのコレクタ電流の差
電流を取出す電流ミラー回路と、該電流ミラー回路を構
成する第６トランジスタとベース及びエミッタが共通接
続され且つコレクタが前記第１乃至第３トランジスタの
共通ベースに接続された帰還トランジスタと、前記第６
トランジスタとベースおよびエミッタが共通接続された
第７トランジスタと、前記第７トランジスタのコレクタ
に接続された出力端子とを備えた定電流回路において、 少なくとも前記帰還トランジスタは、コレクタとなる島
領域表面に形成した一導電型の活性ベース領域と、該活
性ベース領域表面に形成した逆導電型のエミッタ領域
と、前記活性ベース領域に一部重畳するベースコンタク
ト領域とを具備し、前記エミッタ領域は他のＮＰＮトラ
ンジスタのエミッタ拡散により、前記ベースコンタクト
領域は他のＮＰＮトランジスタのベース拡散により各々
形成され、且つ前記活性ベース領域は他のＮＰＮトラン
ジスタのベースより低不純物濃度であることを特徴とす
る定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11411886A JPH0646371B2 (ja) | 1986-05-19 | 1986-05-19 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11411886A JPH0646371B2 (ja) | 1986-05-19 | 1986-05-19 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62295128A JPS62295128A (ja) | 1987-12-22 |
| JPH0646371B2 true JPH0646371B2 (ja) | 1994-06-15 |
Family
ID=14629587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11411886A Expired - Lifetime JPH0646371B2 (ja) | 1986-05-19 | 1986-05-19 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646371B2 (ja) |
-
1986
- 1986-05-19 JP JP11411886A patent/JPH0646371B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62295128A (ja) | 1987-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| EP0043007A2 (en) | Saturation-limited bipolar transistor circuit structure and method of making | |
| JPH06232151A (ja) | 半導体装置 | |
| JPH0646371B2 (ja) | 定電流回路 | |
| US5604373A (en) | Circuit and method of reverse voltage protection using a lateral transistor having a collector ring surrounding its base region | |
| JP2517229B2 (ja) | 差動増幅回路 | |
| JP3199857B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH0244805A (ja) | 集積電流ミラー回路 | |
| JPH0618296B2 (ja) | プツシユプル増幅回路 | |
| JPH1065112A (ja) | 誘導ドライバ回路とその方法 | |
| JPH0528910B2 (ja) | ||
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
| JPH083763B2 (ja) | リップルフイルタ | |
| JPH069207B2 (ja) | ラテラルトランジスタ | |
| JPH05121426A (ja) | 半導体装置 | |
| JPS60152062A (ja) | 半導体装置 | |
| JPH0629470A (ja) | 半導体集積回路 | |
| JPS5951568A (ja) | 半導体集積回路 | |
| JPS63128741A (ja) | 半導体注入集積論理回路装置 | |
| JPS628565A (ja) | 半導体装置 | |
| JPS6216026B2 (ja) | ||
| JPH06120745A (ja) | バイポーラ集積回路 | |
| JPS6370569A (ja) | ダンパ−ダイオ−ド内蔵型トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |