JPH05282163A

JPH05282163A - 情報処理装置

Info

Publication number: JPH05282163A
Application number: JP4074505A
Authority: JP
Inventors: Hiromitsu Kikuchi; 洋光菊池; Hiromasa Yamaoka; 弘昌山岡; Mitsuaki Kobayashi; 光明小林; Ryuichi Watabe; 隆一渡部; Hisao Nagayama; 久雄長山
Original assignee: Hitachi Ltd; Hitachi Process Computer Engineering Inc
Current assignee: Hitachi Ltd; Hitachi Information and Control Systems Inc
Priority date: 1992-03-30
Filing date: 1992-03-30
Publication date: 1993-10-29
Anticipated expiration: 2014-08-23
Also published as: JP2938263B2

Abstract

(57)【要約】【目的】タスク間またはプロセス間で、互いに影響を与
えること無くデバッグができる情報処理装置を提供す
る。【構成】シーケンスプログラムメモリ４の各命令ごとに
対応した、該命令を強制ＯＮ／ＯＦＦさせるか否かの情
報を持った強制ＯＮ／ＯＦＦ有効無効ビットメモリ６
と、上記ビットが有効のときは該命令を強制ＯＮ、或い
は強制ＯＦＦさせる情報（第１のデータ）を含んだ強制
ＯＮ／ＯＦＦビットメモリ５、又強制ＯＮ／ＯＦＦ有効
無効ビットメモリ６が有効の時には強制ＯＮ／ＯＦＦビ
ットメモリ５のデータを、無効の時にはＰＩＯのデータ
をＣＰＵへと、データの切り替えを行なう切り替え器３
とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプラント制御用コントロ
ーラ等の情報処理装置に係り、特にマルチタスク方式の
プログラムの実行を行なうような場合、または対象プラ
ントの増設、改修または、プログラムの処理追加等によ
りその制御プログラムをデバッグする必要が生じた場
合、デバッグに無関係なタスクを停止させずに、該タス
クのみをオンラインデバッグする、または該制御プログ
ラムのアクセス先を、プログラマブルにかつ該制御プロ
グラムの各ステップ毎にオンライン／オフライン切替可
能とする情報処理装置に関する。

【０００２】

【従来の技術】プログラマブルコントローラは１台で複
数のタスクを制御することが出来る。従って既存のプロ
セスに新たにプロセスを増設したような場合、プログラ
マブルコントローラに増設したプロセスのタスクを追加
する。更に、この追加した該タスクのデバッグを既存の
プロセスは実行させたまま行ないたい、というニーズが
増えている。

【０００３】これを実現する手段として、従来は例えば
特開昭６２−９９８０７号公報記載のように、シーケン
スプログラムメモリの他に入出力メモリと、入出力メモ
リと同一構成のプロセス接続状態メモリと模擬入出力メ
モリを設け、入出力実行時にこの入出力メモリとプロセ
ス接続状態メモリおよび模擬入出力メモリの間で論理演
算を行なうことにより、入出力メモリの各アドレス毎の
強制ＯＮ／ＯＦＦを可能としている。

【０００４】この方式によれば、シーケンスプログラム
中で一部入力信号が得られなくても、該入力点を強制Ｏ
Ｎ／ＯＦＦすることによりシーケンスプログラムを実行
することが可能となる。従って将来増設されるであろう
入出力点を含んだ完全なシーケンスプログラムを最初に
作っておくことが出来れば、後から入出力点が追加され
た場合に対応を容易にする事が出来る。

【０００５】一方、プロセスコントローラも高性能化の
一途をたどり、１台のプロセスコントローラで複数のプ
ラントを制御するシステムが増加している。この為化学
プラント等の様に途中で制御を停止させる事のできない
プラントにおいて、対象プラントの増設、改修、制御プ
ログラムの処理追加等により、制御プログラムのデバッ
グが必要となった場合、各プラントに対応した制御プロ
グラムの内、デバッグの対象となる制御プログラム以外
の制御プログラムを停止させる事無く、当該制御プログ
ラムのみのデバッグを行なえることが必須となってきて
いる。

【０００６】この様な背景のもと、特開昭６０−９３５
１９号公報記載の様に信号バスにシミュレーションデコ
ード部を接続し、このシミュレーションデコード部には
中央処理装置より送出されるアドレス信号をアドレスと
して当該アドレスに対しては実際のプロセス入出力装置
をアクセスするか、イメージ入出力メモリをアクセスす
るかを示すフラグを記憶し、実際のプロセス入出力装置
へも或はイメージ入出力メモリへもアクセスできる様に
する事で、デバッグ作業に関連するプロセス入出力装置
だけをオフライン化し、他のプロセス入出力装置をオン
ラインのまま停止させることなく、デバッグ作業を可能
とする方法がある。

【０００７】この方式は、プロセス入出力装置の単独デ
バッグ作業を目的としており、プロセス入出力装置に対
してのみオンライン／オフラインを切替するもので、プ
ラント制御用プログラムのデバッグの点に配慮がなされ
ていない。

【０００８】またこの方式は、１台のプロセスコントロ
ーラで制御する各々のプラント間で共有メモリ上の同一
アドレスのデータを用い情報伝達を行なっているシステ
ムの１つのプラントに改修等が発生し当該プラントの制
御プログラムにデバッグ作業を行なう際、シミュレーシ
ョンデコード部でアドレス単位にオンライン／オフライ
ン切替をしてしまうため運転し続けたいプラントまでも
オフライン化してしまう。つまりデバッグを行ないたい
制御プログラムのみをオフライン化するという点を配慮
していなかった。

【０００９】さらに、プロセス入出力装置をアクセスす
る度にそのアドレスをデコード後オンライン／オフライ
ンの判定及び切替をする為に、デコード時間がプログラ
ム実行時間含まれるためプログラム実行時間が増大する
という問題があった。

【００１０】さらに、別の技術としては、プロセスコン
トローラを２重化としプラントの制御を行なう常用系と
プラントの制御を行なわない待機系とに分担し、プラン
ト増設等による当該プラントの制御プログラムのデバッ
グは、オフライン化された待機側で行ないデバッグ終了
時に常用系と待機系を瞬時に切替える方法がとられてい
た。

【００１１】この技術では、プロセスコントローラの２
重化により、コストが倍増するという問題と、２重化に
することにより、該プロセスコントローラの制御アルゴ
リズムが複雑になり、プラント制御プログラムのデバッ
グ作業量も１重化プロセスコントローラに比較し多いと
いう問題があった。

【００１２】

【発明が解決しようとする課題】近年の制御の高度化に
伴い、同一入力点を複数のタスクで使用することが増え
てきている。このような同一入力点が複数のタスクで使
用されている場合、あるタスクをデバッグしようとした
時、該タスク中の同一入力点のオン、オフが他のタスク
に影響してしまい正常に動作しなくなってしまう。そこ
で、該タスク中の同一入力点のオン、オフが他のタスク
に影響を及ぼさないようにする手段が必要になってく
る。

【００１３】上記従来技術は、入出力メモリの各アドレ
ス毎に強制ＯＮ／ＯＦＦを行なう方式の為、同一入力点
を複数のタスクで使用する場合、該入力点は入出力メモ
リ内では一つのアドレスで処理されているため、上記課
題であるタスク間での同一入力点のＯＮ／ＯＦＦの影響
という問題は解決することが出来ない。

【００１４】又、メモリ間の論理演算を行なうため、演
算の為の回路と演算の為の時間が必要となってくる。
又、入出力メモリとプロセス接続状態メモリ、模擬入出
力メモリを設けているため、メモリの容量が非常に多
い。

【００１５】このことも近年の小型化、高速化が要求さ
れているプログラマブルコントローラにおいては重大な
問題となってくる。

【００１６】本発明の目的は、タスク間またはプロセス
間で、互いに影響を与えること無くデバッグができる情
報処理装置を提供することである。

【００１７】

【課題を解決するための手段】本発明は、上記課題を解
決するため、第１のデータと第２のデータを同一プログ
ラムで処理する情報処理装置において、上記第１のデー
タの有効、無効に関する情報を格納しておく記憶手段
と、上記プログラムを実行する処理装置と、上記第１の
データの有効、無効に関する情報により、上記第１のデ
ータまたは上記第２のデータのどちらかを上記処理装置
に送る切り替え部とを有し、上記処理装置は、送られて
きた第１または第２のデータを処理することとしたもの
である。

【００１８】

【作用】第１のデータと第２のデータを同一プログラム
で処理する情報処理装置において、記憶手段は、上記第
１のデータの有効、無効に関する情報を格納しておく。
処理装置は、上記プログラムを実行する。切り替え部
は、上記第１のデータの有効、無効に関する情報によ
り、上記第１のデータまたは上記第２のデータのどちら
かを上記処理装置に送る。上記処理装置は、送られてき
た第１または第２のデータを処理する。

【００１９】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。

【００２０】図１は本発明の一実施例に係る情報処理装
置であるプログラマブルコントローラの全体構成図であ
る。

【００２１】シーケンスプログラムメモリ４の各命令ご
とに対応した、該命令を強制ＯＮ／ＯＦＦさせるか否か
の情報を持った強制ＯＮ／ＯＦＦ有効無効ビットメモリ
６と、上記ビットが有効のときは該命令を強制ＯＮ、或
いは強制ＯＦＦさせる情報（第１のデータ）を含んだ強
制ＯＮ／ＯＦＦビットメモリ５、又強制ＯＮ／ＯＦＦ有
効無効ビットメモリ６が有効の時には強制ＯＮ／ＯＦＦ
ビットメモリ５のデータを、無効の時にはＰＩＯのデー
タをＣＰＵへと、データの切り替えを行なう切り替え器
３とを組み合わせることによって上記課題を解決するこ
とが出来る。

【００２２】本発明は、シーケンスプログラムの各命令
毎に強制ＯＮ／ＯＦＦ有効無効ビット、強制ＯＮ／ＯＦ
Ｆビットを付加することで、当該デバッグ中のタスク以
外に同一入出力点が含まれていても、該タスク中の入出
力点のＯＮ／ＯＦＦの影響を他のタスクに与えることが
無くなり、当該タスクのオンラインデバッグを容易に実
現することが出来る。

【００２３】図２は本発明の一実施例に係るプログラマ
ブルコントローラを有するシステムの全体構成図であ
る。このプログラマブルコントローラ（ＰＣ）１は、Ｐ
ＩＯ（プロセス入出力装置）８において、共通Ｉ／Ｆカ
ードを介してスイッチ９、ＰＩＯカード１を介してセン
サＡ１０、モータＡ１１、ＰＩＯカード２を介してセン
サＢ１４、モータＢ１５等と接続されている。よって本
例では、ＰＩＯカードを追加していくことにより既存の
プロセスを停止させることなく、新規のプロセスが増設
可能である。又、プログラマブルコントローラ１とＰＩ
Ｏ８との間のデータの転送は、シリアル転送、パラレル
転送のどちらでも可能である。

【００２４】又、モータＡ１１、ベルトコンベアＡ１
２、センサＡ１０は以前よりある既存のプロセスであ
り、モータＢ１５、ベルトコンベアＢ１６、センサＢ１
４は今回新たに増設したプロセスである。各プロセスは
ベルトコンベアＡ１２、ベルトコンベアＢ１６の上にそ
れぞれ乗っているＢＯＸＡ１３，ＢＯＸＢ１７をそれぞ
れのセンサＡ１０、センサＢ１４の下まで移動すること
を目的とする。

【００２５】図３は、図２の各プロセスのタスクをシー
ケンス回路で表したものである。タスクＡのＡ接点Ｘ０
００は、スイッチ９によりオンされる。Ｂ接点Ｘ００１
はセンサＡ１０がＢＯＸＡ１３を検出するまでオンのま
まである。Ｘ０００とＸ００１がオンすると出力コイル
Ｙ００１がオンされモータＡ１１を駆動し、ベルトコン
ベアＡ１２が動きだす。センサＡ１０がＢＯＸＡ１３を
検出するとＢ接点Ｘ００１がオフされ、出力コイルＹ０
０１がオフする。従ってモータＡ１１は停止し、ベルト
コンベアＡ１２も停止する。よってＢＯＸＡ１３はセン
サＡ１０の下まで移動することが出来た。

【００２６】タスクＢの動作も同様である。

【００２７】図４はプログラミング装置７の表示部７ｂ
に表示される表示形式の一例である。

【００２８】本実施例で新たに増設されたプロセスのタ
スクＢをデバッグする為の詳細動作を図１により説明す
る。

【００２９】（１）まず強制ＯＮ／ＯＦＦビットメモリ
５を初期化する為に、プログラミング装置７の操作部７
ｃよりＣＰＵ内のレジスタ２ａをアクセスし、このレジ
スタ中の１ビットを設定することで強制ＯＮ／ＯＦＦビ
ットメモリ５は、全データが強制オフ側（本実施例では
０とする。）に設定される。

【００３０】（２）プログラミング装置７の操作部７ｃ
と表示部７ｂに図４のように表示されるタスクＢのシー
ケンス回路図において強制ＯＮ／ＯＦＦさせたい命令、
本例ではＡ接点Ｘ０００をキーイン、ライトペン、タッ
チパネル等の入力方式により選択し、強制ＯＮ／ＯＦＦ
有効無効ビットメモリ６を有効側（本例では１とす
る。）に設定し、更に本実施例では該命令を強制ＯＮし
たいので、強制ＯＮ／ＯＦＦビットメモリ５をＯＮ側
（本例では１とする。）に設定する。

【００３１】強制ＯＮ／ＯＦＦ有効無効ビットメモリ６
及び強制ＯＮ／ＯＦＦビットメモリ５の入力は、強制Ｏ
Ｎ／ＯＦＦさせたい命令を選択すると図４に示すように
表示部７ｂに値を入力するためのスペースが現われ、そ
こに命令を選択したときと同様な入力方式により入力す
る。又強制ＯＮ／ＯＦＦさせる命令は複数個の選択が可
能である。

【００３２】設定値はプログラミング装置７の本体及び
ＣＰＵを介し、選択された命令に対応したアドレスの強
制ＯＮ／ＯＦＦ有効無効ビットメモリ６、強制ＯＮ／Ｏ
ＦＦビットメモリ５に書き込まれる。

【００３３】強制ＯＮ／ＯＦＦ有効無効ビットメモリ
６、強制ＯＮ／ＯＦＦビットメモリ５への設定は一命令
ごとに行なう。

【００３４】（３）設定値を確認したいときは（２）と
同様に、操作部７ｃと表示部７ｂに図４のように表示さ
れるタスクＢのシーケンス回路図から確認したい命令を
選択することにより、強制ＯＮ／ＯＦＦ有効無効ビット
メモリ６、強制ＯＮ／ＯＦＦビットメモリ５のデータが
ＣＰＵ及びプログラミング装置７の本体を介し表示部７
ｂに表示され、又この値を訂正することも出来る。訂正
値の入力は（２）と同様に行なう。

【００３５】（４）上記にて設定されたデータは切り替
え器３により、強制ＯＮ／ＯＦＦ有効無効ビットメモリ
６のデータが有効の時は、強制ＯＮ／ＯＦＦビットメモ
リ５のデータとＡＮＤされ、無効の時はＰＩＯのデータ
とＡＮＤされる。この両者のＡＮＤの結果をＯＲしたデ
ータをデータバスに流しているので、ＣＰＵがシーケン
スプログラムの各命令を順に実行していくと、ＣＰＵは
強制ＯＮ／ＯＦＦ有効無効ビットメモリ６のデータによ
り強制ＯＮ／ＯＦＦビットメモリ５或いはＰＩＯのデー
タを受け取ることになり、このデータにより処理を実行
していく。

【００３６】従って本例では、ＣＰＵがシーケンスプロ
グラムの命令を順に実行していくと、タスクＢのＡ接点
Ｘ０００は強制ＯＮ／ＯＦＦ有効無効ビットメモリ６の
データがＯＮの為、強制ＯＮ／ＯＦＦビットメモリ５の
データにより強制ＯＮされることになり、タスクＡのＡ
接点Ｘ０００の動作とは無関係にタスクＢのオンライン
デバッグが可能となる。

【００３７】他の実施例を図５に示す。

【００３８】図５は、制御部へ設定値と制御対象からの
フィードバック値を入力することにより制御対象を制御
し、又制御部の出力と制御対象のフィードバック値によ
り故障診断を行なう診断部を備えた制御系である。

【００３９】図６は制御部タスクと診断部タスクのシー
ケンス回路図例である。制御部タスクはＡ接点Ｘ００
０，Ｘ００１，Ｘ００２がＯＮした時にコイルＲ００１
がＯＮする。同様にＡ接点Ｘ０００，Ｘ００３，Ｘ００
４がＯＮした時にコイルＲ００２がＯＮする。更にＡ接
点Ｘ０００，Ｘ００５，Ｘ００６がＯＮした時にコイル
Ｒ００３はＯＮする。

【００４０】診断部タスクはＢ接点Ｘ０００がＯＮし、
更にＡ接点Ｒ００１がＯＮすればエラーコイルＹ００１
がＯＮ、Ａ接点Ｒ００２がＯＮすればエラーコイルＹ０
０２がＯＮ、Ａ接点Ｒ００３がＯＮすればエラーコイル
Ｙ００３がＯＮされる。ここでＹ００１，Ｙ００２，Ｙ
００３はそれぞれエラー信号をＯＮ／ＯＦＦする。

【００４１】通常、診断部タスクのＢ接点Ｘ０００はＯ
Ｎしていないのでエラー信号は出力されない。しかし、
もし異常があった場合にエラー信号が正常に出力される
か確認したいような場合がある。その為には診断部タス
クのＢ接点Ｘ０００をＯＮしなければならず、そうする
と制御部タスクのＡ接点Ｘ０００はＯＦＦしてしまい、
制御部タスクは停止してしまう。制御部タスクを通常動
作させたまま、診断部タスクの動作確認をしたい時に本
発明を利用すれば、上記の実施例と同様に診断部タスク
のＢ接点Ｘ０００を制御部タスクのＡ接点Ｘ０００の動
作に関係無く強制ＯＮ／ＯＦＦする事が出来、診断部タ
スクの動作確認が可能となる。

【００４２】本実施例によれば、マルチタスク方式のラ
ダープログラムのオンラインデバッグがタスク毎に、該
タスク以外との共通入出力点の有無に関係なく容易に実
行することができる。

【００４３】本実施例によれば、実際の制御系に影響を
与えずに故障診断のプログラムなど通常は使用されてい
ないようなプログラムについても、動作確認、デバッグ
等を行なう事が出来る。

【００４４】他の実施例を図７により説明する。図７
は、本発明の一実施例に係るプロセスコントローラ５１
と、制御プログラム、オフラインメモリデータの書込み
読み出しを行なうプログラミング装置５２、制御対象と
して既設のプラントＡ６６ａ、プラントＢ６６ｂと増設
プラントＣ６６ｃより成るシステムである。プロセスコ
ントローラ５１はプラント制御プログラムを逐次読み出
し実行する中央処理装置（ＣＰＵ）５３と、ＣＰＵ５３
とＣＰＵバス５４を介して接続されるプラント制御プロ
グラム格納メモリ５５（以下プログラムメモリ）と、オ
ンライン／オフライン切替フラグ格納メモリ５６（以下
フラグメモリ）と、ＣＰＵバス５４およびフラグメモリ
データ６１よりバスバッファ８１，８２に対しオンライ
ン／オフライン制御信号６２を出力するオンライン／オ
フライン切替制御部５７（以下切替制御部）と、バッフ
ァ８１，８２を介しＣＰＵバス５４に接続されるオンラ
インメモリ５９と、オフラインメモリ６０より構成され
る。ここでオンラインメモリ５９は実際の記憶部とプロ
セス入出力装置を除くＣＰＵ５３に接続される全ての周
辺素子、機器、装置を代表するものとする。

【００４５】ここでプログラムメモリ５５は、プラント
Ａ６６ａ及びＢ６６ｂと増設によりデバッグ作業を必要
とするプラントＣ６６ｃ用の制御プログラムが混在し、
プログラムステップ１〜４の内ステップ２がプラントＣ
６６ｃ用制御プログラムでデバッグが必要であり、ステ
ップ１はプラントＡ６６ａ、ステップ３，４はプラント
Ｂ６６ｂ用の制御プログラムとし、次にフラグメモリ５
６は、プログラムメモリ５５の各ステップに対応したオ
ンライン／オフライン切替フラグを持ち、フラグのアド
レスは、プログラムメモリ５５の格納アドレスに対応す
るものとする。またフラグメモリ５６のデータについて
は、０はオンライン、１はオフラインとする。

【００４６】中央処理装置５３は命令を逐次読み出し実
行する為プログラムメモリ５のプログラムステップ１を
読み込む。この時プログラムステップ１に対応したフラ
グメモリ５６のデータは０、すなわちオンラインである
ため切替制御部５７はオンラインバスバッファ８１をイ
ネーブルにする。次に命令を実行する段階ではオンライ
ンバスバッファ８１はイネーブルとなっているのでオン
ラインメモリ５９へのデータの読み出し書き込み、また
はプロセス入出力装置６５を介し、プラントＡ６６ａを
制御することができる。次に中央処理装置５３はプログ
ラムメモリ５５のプログラムステップ２を読み込む。こ
の時プログラムステップ２に対応したフラグメモリ５６
のデータは１、すなわちオフラインであるため切替制御
部５７は、オフラインバスバッファ８２をイネーブルと
し、オンラインバスバッファ８１をディセーブルにす
る。そして中央処理装置５３が読み込んだ命令に従い実
行を開始する時には、バスバッファの設定は完了してい
るため，オフラインバスバッファ８２を介し、オフライ
ンメモリ６０に対し読出し書込みが可能となる。

【００４７】また、プログラミング装置５２は、ＣＰＵ
５３を介しオンライン／オフラインの切替を切替制御部
５７に対し設定を行ない、オンラインメモリ（プロセス
入出力装置）５９とオフラインメモリ６０のどちらにも
アクセス可能とする事で、オフラインメモリ６０を用い
て、デバッグ対象プログラムへのデータを操作したり、
該プログラムの出力の検証を行なえるためデバッグ作業
の効率向上が図れ、また、デバッグの終了したプログラ
ムは、随時オンライン化していくことでプラント立上げ
時間が大幅に短縮できる。

【００４８】上記発明を実プラントに用いた実施例を図
９に示す。

【００４９】図９は、既設プラント（ライン）である組
立てラインに対し、試験プラントを増設した例を示した
ものである。

【００５０】既設組立てプラント（ライン）は、起動ス
イッチ２８、モータＡ２１、ベルトコンベアＡ２３、組
立てロボット６７、組立て位置決めセンサ６９、終了ラ
ンプ２０により構成され、該構成要素はプロセス入出力
６５ａを介し、プロセスコントローラ５１内に取り込ま
れる。

【００５１】これらの制御プログラムの１例を図１０に
示す。

【００５２】制御の概略は、モータＡ２１をＯＮし、組
立て対象６８を組立て位置決めセンサ６９下まで移動
し、該組立て対象に部品を組立てロボット６７によって
組込み、組み込み終了時点で終了ランプ２０を点灯させ
る。

【００５３】該組立て制御の流れを制御プログラムの１
例である図１０により説明すると、起動スイッチ２８Ｘ
０００をＯＮすることでプロセス入出力装置６５ａを介
しプログラム中のａ接点Ｘ０００がＯＮし、これにつな
がるコイルＹ０００を励磁する。これにより、モータＡ
２１が起動し、組立て位置決めセンサ６９下まで移動す
ると、センサ信号であるａ接点Ｘ００１がＯＮする。こ
れによってコイルＲ０００が励磁され、自己保持中であ
ったＹ０００（モータＯＮ）に対して、ｂ接点Ｒ０００
をＯＦＦし、Ｙ０００（モータＯＮ）もＯＦＦとする。

【００５４】又、Ｘ００１（センサ信号）がＯＮするこ
とで組立てロボット動作開始信号コイルＹ１００が励磁
され、組立てロボット６７が動作し始める。組立てロボ
ット６７が動作終了すると、信号Ｘ１００によりＲ００
１が励磁され、ｂ接点Ｒ００１をＯＦＦし、組立てロボ
ット開始信号Ｙ０００をＯＦＦし、組立てロボット６７
の動作を終了させる。更にＹ００１を励磁して、終了ラ
ンプ２０を点灯させる。

【００５５】試験装置２５が完成するまでは、終了ラン
プ２０を人が見て、人手試験を行ない梱包後出荷する。

【００５６】上記プロセス制御（自動組立て及び、人手
検査）は、次に説明する試験装置２５増設及び該試験装
置用制御プログラム完成まで行ない、試験装置２５増設
中あるいは該試験装置用プログラムデバッグ中に於いて
も、停止してはならない状態にあるとする。

【００５７】次に増設プラントについて説明する。制御
の概略は、組立てプラント（ライン）の組立て終了時点
で該組立てプラント用モータＡ２１と試験プラント用モ
ータＢ２２を動作させ、対象物を試験装置用センサ２６
の下まで移動後、試験装置２５で試験終了後合格ランプ
２７を点灯させる。

【００５８】上記動作をプログラム例図５に従って説明
すると、既設組立てプロセス（ライン）の組立て終了信
号であるＸ１００をａ接点により取り込み、組立てプロ
セス（ライン）のモータＡ２１をコイルＹ０００、試験
プロセス（ライン）のモータＢ２２をコイルＹ０１０を
励磁することで両ベルトコンベアＡ２３，Ｂ２４を動作
させ、試験装置センサ２６Ｘ００２がＯＮするまで両モ
ータＡ２１，Ｂ２２を動作させる。センサ２６が対象物
を検出し試験装置２５下まで対象物を移動するとコイル
Ｒ００３が励磁され、ｂ接点Ｒ００３によって、コイル
Ｙ０００及びＹ０１０がＯＦＦし、モータＡ２１，Ｂ２
２が停止する。試験装置２５が試験を終了するとａ接点
Ｘ１００がＯＮし、コイルＹ０１１が励磁され、合格ラ
ンプ２７が点灯する。

【００５９】ここで問題となるのは、上述の組立てプラ
ント（ライン）と試験プラント（ライン）のプログラム
図１０と図１１でＸ１００及びＹ０００は、両プログラ
ムに使用しており、従来技術はプロセス入出力のアドレ
ス単位で設定する為、Ｘ１００をオフラインとしたとす
ると、増設する試験プラント用制御プログラムのデバッ
グに伴ない、組立てプラントの動作終了も一緒にオフラ
インとなり、オフラインのデータを勝手にＯＮ，ＯＦＦ
すると、オンライン中（稼動中）のプラント、ここでは
組立てプラントが、実制御に合わない終了信号を出力し
てしまう。

【００６０】本実施例では、プログラムのステップ毎に
オンライン、オフラインを指定できるので、同一の入出
力アドレスであっても個別にオンライン、オフラインの
指定ができ、図１１の様に試験プラントのＸ１００，Ｙ
０００の命令を格納したプログラムステップに対応した
フラグメモリの位置にオフラインビットをセットするこ
とで実施できる。但しフラグメモリは“０”でオンライ
ン“１”でオフラインとする。

【００６１】本実施例の効果の１つは、１台で複数のプ
ラントを制御するプロセスコントローラにおいてプラン
トの増設、改修等により、当該プラント制御プログラム
のデバッグが必要となった場合、当該プラント以外のプ
ラントに影響を与えることなく、当該プラントの制御プ
ログラムのみをオフライン化し、オフラインメモリにデ
ータを格納し、プログラミング装置等のデバッグ機器に
より検証、操作を行なうことで、デバッグ作業の効率向
上を図り、更に、デバッグの終了した該制御プログラム
を随時、オンライン化していくことで、増設、改修プラ
ントの立上げ時間の大幅な短縮ができる。

【００６２】本実施例の効果の２つめは図８に示すよう
に従来方式と比較してプログラム実行時間の短縮が図れ
る点にある。以下詳細に説明する。

【００６３】従来方式においては中央処理装置の送出す
るアドレスにより、オンライン／オフラインの切替フラ
グ抽出を行なっているため命令実行には次の手順が必要
となる。先ず、中央処理装置はプログラムメモリより命
令を読み込む、そしてその命令を実行する段階でアドレ
スのデコードを行ない、オンライン／オフライン切替フ
ラグを抽出し、オンライン／オフライン切替を行なった
あと実際の命令実行に移るためプログラム実行時間が増
大するという問題があった。それを、本実施例によれ
ば、中央処理装置がプログラムメモリより命令を読込む
のと同時にオンライン／オフライン切替フラグの抽出
と、切替を行なってしまうため、命令の実行時間に影響
を与えることなくプログラム実行時間を最短にすること
ができる。

【００６４】本実施例の３つめの効果として、１台のプ
ロセスコントローラにて複数のプラントを制御するシス
テムにおいて、制御対象プラントの増設、改修等により
当該制御プログラムのデバッグ作業が必要となった際
に、既設のプラントと増設、改修等のプラントとの間に
共有メモリを媒体としてデータの受け渡しがあった場
合、従来方式ではアドレスによりオンライン／オフライ
ンを決定しているため、同一アドレス間のオンライン／
オフライン切替ができずデバッグに関係ないプラントも
停止させて、制御プログラムのデバッグを行なう必要が
あったが、本実施例によりプログラムの各ステップ毎に
オンライン／オフライン切替可能なため、同一アドレス
であっても、プログラムのステップが異なればオンライ
ン／オフライン切替可能とすることで、他プラントに影
響を与えずに当該プラントのみのデバッグ作業を可能と
したことにある。

【００６５】なお、本発明においては、プログラムが処
理する命令および上記命令の有効、無効に関する情報を
格納しておく記憶手段と、上記プログラムを実行する処
理装置と、上記命令の有効、無効に関する情報により、
有効なときは上記命令を上記処理装置に送り、無効なと
きは、上記命令をスキップさせる切り換え部とを有し、
上記処理装置は、送られてきた上記命令を処理すること
としても良い。この時は、用意するデータを減らすこと
ができる。また、上述のように、逐一命令を実行するこ
とが無いため、実行速度が早くなる。

【００６６】

【発明の効果】本発明に選れば、タスク間またはプロセ
ス間で、互いに影響を与えること無くデバッグができる
情報処理装置を提供できる。

【図面の簡単な説明】

【図１】本発明に係るプログラマブルコントローラの構
成図。

【図２】本発明の一実施例に係るプログラマブルコント
ローラを含むシステムの全体構成図。

【図３】図２に係るプログラムの説明図。

【図４】図２に係るプログラミング装置の表示部の表示
形式の説明図。

【図５】本発明の一実施例に係る制御系の全体構成図。

【図６】図５に係るプログラムの説明図。

【図７】発明のプロセスコントローラとプログラミング
装置、プラントとの接続構成の説明図。

【図８】従来方式によるプログラム実行時間と今回発明
方式によるプログラム実行時間を比較した説明図。

【図９】本発明方式を採用したシステム構成図。

【図１０】図９における組立てラインのプログラム例の
説明図。

【図１１】図９における試験ラインのプログラム例の説
明図。

【符号の説明】

１プログラマブルコントローラ２ＣＰＵ（中央処理装置）２ａレジスタ３切り替え器４シーケンスプログラムメモリ部５強制ＯＮ／ＯＦＦビットメモリ部６強制ＯＮ／ＯＦＦ有効無効ビットメモリ部７プログラミング装置７ａ本体７ｂ表示部７ｃ操作部８ＰＩＯ（プロセス入出力制御装置）９スイッチ１０センサＡ１１モータＡ１２ベルトコンベアＡ１３ＢＯＸＡ１４センサＢ１５モータＢ１６ベルトコンベアＢ１７ＢＯＸＢ２０組立て終了ランプ２１モータＡ２２モータＢ２３ベルトコンベアＡ２４ベルトコンベアＢ２５試験装置２６試験センサ２７合格ランプ２８起動スイッチ５１プロセスコントローラ５２プログラミング装置５３中央処理装置（ＣＰＵ）５４ＣＰＵバス５５プラント制御用プログラム格納メモリ５６オンライン／オフライン切替フラグ記憶メモリ５７オンライン／オフライン切替制御部５９オンラインメモリ６０オフラインメモリ６１オンライン／オフライン切替信号６２オンライン／オフライン切替制御信号６３オンラインバス６４オフラインバス６５プロセス入出力装置６６制御対象プラント（Ａ，Ｂ，Ｃ）６７組立てロボット６８組立て対象６９組立て位置決めセンサ８１オンラインバスバッファ８２オフラインバスバッファ

───────────────────────────────────────────────────── フロントページの続き (72)発明者山岡弘昌茨城県日立市大みか町五丁目２番１号株式会社日立製作所大みか工場内 (72)発明者小林光明茨城県日立市大みか町五丁目２番１号株式会社日立製作所大みか工場内 (72)発明者渡部隆一茨城県日立市大みか町五丁目２番１号日立プロセスコンピュータエンジニアリング株式会社 (72)発明者長山久雄茨城県日立市大みか町五丁目２番１号日立プロセスコンピュータエンジニアリング株式会社

Claims

【特許請求の範囲】

【請求項１】第１のデータと第２のデータを同一プログ
ラムで処理する情報処理装置であって、上記第１のデータの有効、無効に関する情報を格納して
おく記憶手段と、上記プログラムを実行する処理装置と、上記第１のデータの有効、無効に関する情報により、上
記第１のデータまたは上記第２のデータのどちらかを上
記処理装置に送る切り替え部とを有し、上記処理装置
は、送られてきた第１または第２のデータを処理するこ
とを特徴とする情報処理装置。
【請求項２】第１のデータと第２のデータを同一プログ
ラムで処理する情報処理装置であって、上記第１のデータおよび上記第２のデータに同一アドレ
スが割り当てられているときに上記第１のデータを有効
とするか、無効とするかに関する情報を格納しておく記
憶手段と、上記プログラムを実行する処理装置と、上記第１のデータの有効、無効に関する情報により、上
記第１のデータまたは上記第２のデータのどちらかを上
記処理装置に送る切り替え部とを有し、上記処理装置
は、送られてきた第１または第２のデータを処理するこ
とを特徴とする情報処理装置。
【請求項３】第１のデータと第２のデータを同一プログ
ラムで処理する情報処理装置であって、上記第１のデータの有効、無効に関する情報を、命令ご
とに格納しておく記憶手段と、上記プログラムを実行する処理装置と、上記第１のデータの有効、無効に関する情報により、上
記第１のデータまたは上記第２のデータのどちらかを命
令ごとに上記処理装置に送る切り替え部とを有し、上記
処理装置は、送られてきた第１または第２のデータを処
理することを特徴とする情報処理装置。
【請求項４】第１の処理モードと第２の処理モードを同
一プログラムで処理する情報処理装置であって、上記第１の処理モードの有効、無効に関する情報を格納
しておく記憶手段と、上記プログラムを実行する処理装置と、上記第１の処理モードの有効、無効に関する情報によ
り、上記第１の処理モードで処理する第１のデータまた
は上記第２の処理モードで処理する第２のデータのどち
らかを上記処理装置に送る切り替え部とを有し、上記処
理装置は、送られてきたデータを処理することを特徴と
する情報処理装置。
【請求項５】第１の処理モードと第２の処理モードを同
一プログラムで処理する情報処理装置であって、上記第１および第２の処理モードで処理する第１および
第２のデータに同一アドレスが割り当てられているとき
に、上記第１の処理モードを有効とするか、無効とする
かに関する情報を格納しておく記憶手段と、上記プログラムを実行する処理装置と、上記第１の処理モードの有効、無効に関する情報によ
り、上記第１のデータまたは上記第２のデータのどちら
かを上記処理装置に送る切り替え部とを有し、上記処理
装置は、送られてきた第１または第２のデータを処理す
ることを特徴とする情報処理装置。
【請求項６】第１の処理モードと第２の処理モードを同
一プログラムで処理する情報処理装置であって、上記第１の処理モードを有効とするか、無効とするかに
関する情報を命令ごとに格納しておく記憶手段と、上記プログラムを実行する処理装置と、上記第１の処理モードの有効、無効に関する情報によ
り、上記第１および第２の処理モードで処理する第１お
よび第２のデータのどちらかを上記処理装置に送る切り
替え部とを有し、上記処理装置は、送られてきた第１ま
たは第２のデータを処理することを特徴とする情報処理
装置。
【請求項７】請求項１、２、３、４、５または６記載の
情報処理装置において、上記第１のデータを用いたプログラムデバッグ用のプロ
グラミング装置を有し、上記記憶手段は、上記第１のデータを格納し、上記プログラミング装置は、上記第１のデータおよびプ
ログラムデバッグの指示を受付ける入力部と、上記第１
のデータの出力部とを有し、上記プログラミング装置は、上記記憶手段への上記第１
のデータの格納、上記記憶手段からの上記第１のデータ
の読み込みを行なうことを特徴とする情報処理装置。
【請求項８】請求項１、２、３、４、５、６または７記
載の情報処理装置において、上記第１のデータの有効、無効に関する情報をすべて一
括して無効とする手段を有することを特徴とする情報処
理装置。
【請求項９】情報処理装置であって、プログラムが処理する命令および上記命令の有効、無効
に関する情報を格納しておく記憶手段と、上記プログラムを実行する処理装置と、上記命令の有効、無効に関する情報により、有効なとき
は上記命令を上記処理装置に送り、無効なときは、上記
命令をスキップさせる切り替え部とを有し、上記処理装置は、送られてきた上記命令を処理すること
を特徴とする情報処理装置。
【請求項１０】請求項１、２、３、４、５、６または７
記載の情報処理装置において、上記切り替え部は、上記処理装置が命令の読み込みが完
了するときまでに、データバスラインを切り替えて、第
１のデータと第２のデータを取り込みを変えることを特
徴とする情報処理装置。