JPH0528130U - Ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】 【目的】 本考案はＡ／Ｄ変換器に関し、その目的は、
入出力関係の直線性の優れたＡ／Ｄ変換器を提供するこ
とにある。 【構成】 未知アナログ信号Ｖ_ｘおよびリファレンス電
圧Ｖ_ＲＥＦを選択的にホールドするサンプルホールド回
路と、ランプ信号を出力するランプ波形発振器と、サン
プルホールド回路のホールド信号とランプ信号を加算す
る加算器と、該加算器の出力信号と比較基準信号を比較
する第１の比較器と、前記ランプ信号と比較基準信号を
比較する第２の比較器と、これら第１の比較器の出力信
号と第２の比較器の出力信号の時間差に基づいて未知ア
ナログ信号Ｖ_ｘに関連したカウントデータｎ_ｘとリファ
レンス電圧Ｖ_ＲＥＦに関連したカウントデータｎ_ＲＥＦ
を出力するカウンタと、該カウンタのカウントデータお
よびリファレンス電圧Ｖ_{ＲＥ Ｆ}に基づいて、Ｖ_ｘ＝Ｖ
_ＲＥＦ（ｎ_ｘ／Ｖ_ＲＥＦ）を演算する演算部とで構成す
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はＡ／Ｄ変換器に関し、更に詳しくは、直線性の改善に関する。

【０００２】

【従来の技術】

Ａ／Ｄ変換器は、積分方式と比較方式の２種類に大別できる。 積分方式は変換時間は長いものの分解能が高く、比較方式は変換時間は短いも のの分解能が低いという両者相反する長所，短所をもっている。

【０００３】 そこで、分解能を必要とする用途の場合には、一般的には積分方式が用いられ ている。

【０００４】

【考案が解決しようとする課題】

しかしながら、積分方式では、演算増幅器やコンパレータ等の能動部品の性能 がＡ／Ｄ変換器の特性に直接的に影響を与えてしまう。例えば、これら部品にオ フセット電圧が存在している時には、Ａ／Ｄ変換器の入出力関係の直線性に問題 を与えてしまう欠点と、充放電用のＣＲ受動素子の影響を受ける欠点がある。

【０００５】 本考案は、このような問題点に鑑みてなされたものであり、その目的は、入出 力関係の直線性の優れたＡ／Ｄ変換器を提供することにある。

【０００６】

【課題を解決するための手段】

本考案は、 未知アナログ信号Ｖ_ｘおよびリファレンス電圧Ｖ_ＲＥＦを選択的にホールドす るサンプルホールド回路と、 ランプ信号を出力するランプ波形発振器と、 サンプルホールド回路のホールド信号とランプ信号を加算する加算器と、 該加算器の出力信号と比較基準信号を比較する第１の比較器と、 前記ランプ信号と比較基準信号を比較する第２の比較器と、 これら第１の比較器の出力信号と第２の比較器の出力信号の時間差に基づいて 未知アナログ信号Ｖ_ｘに関連したカウントデータｎ_ｘとリファレンス電圧Ｖ_{ＲＥ Ｆ} に関連したカウントデータｎ_ＲＥＦを出力するカウンタと、 該カウンタのカウントデータおよびリファレンス電圧Ｖ_ＲＥＦに基づいて、 Ｖ_ｘ＝Ｖ_ＲＥＦ（ｎ_ｘ／Ｖ_ＲＥＦ） を演算する演算部、 とで構成されたことを特徴とするものである。

【０００７】

【作用】

ランプ信号の絶対電位差を時間差に変換してディジタル出力を得るため、直線 性の優れた高精度のＡ／Ｄ変換が行える。

【０００８】

【実施例】

以下、図面を参照して、本考案の実施例を詳細に説明する。 図１は本考案の一実施例の構成ブロック図である。

【０００９】 図１において、１は未知アナログ信号Ｖ_ｘの入力端子であり、アナログスイッ チ２Ａを介してサンプルホールド回路３に接続されている。４はリファレンス電 圧Ｖ_ＲＥＦを出力するリファレンス電源であり、アナログスイッチ２Ｂを介して サンプルホールド回路３に接続されている。なお、アナログスイッチ２Ａ，２Ｂ は相補的にオン，オフ駆動される。５はランプ信号Ｖ_ＯＳＣを出力するランプ波 形発振器である。６は加算器であり、サンプルホールド回路３の出力信号Ｖ_Ｈと ランプ波形発振器６から出力されるランプ信号Ｖ_ＯＳＣを加算する。７は第１の 比較器であり、一方の入力端子には加算器６の出力信号Ｖ_ａｄｄが加えられ、他 方の入力端子には比較基準信号（本実施例ではアース電位）が加えられている。 ８は第２の比較器であり、一方の入力端子にはランプ波形発振器６から出力され るランプ信号Ｖ_ＯＳＣが加えられ、他方の入力端子には比較基準信号（本実施例 ではアース電位）が加えられている。９はイクスクルーシブオアゲートであり、 一方の入力端子には第１の比較器７の出力信号COMP_ａｄｄが加えられ、他方の入 力端子には第２の比較器８の出力信号COMP_ｏｓｃが加えられている。１０はカウ ンタであり、イクスクルーシブオアゲート９の出力信号OUT に基づいて第１の比 較器７の出力信号COMP_ａｄｄと第２の比較器８の出力信号COMP_ｏｓｃの時間差を カウントする。１１は演算部として用いるマイクロプロセッサであり、カウンタ １０のカウントデータに基づいて未知アナログ信号Ｖ_ｘに対応したディジタル信 号を演算して出力端子１２に出力する。１３は各部の動作のタイミングを制御す るタイミングコントローラである。

【００１０】 図２は図１の動作を説明するタイミングチャートである。 図１の動作を、図２（Ａ）に示した各ランプ波形の下降部でＡ／Ｄ変換を行な った場合に関して リファレンス電圧Ｖ_ＲＥＦのＡ／Ｄ変換 未知アナログ信号Ｖ_ｘのＡ／Ｄ変換 ディジタル演算 の３ステップに分けて説明する。

【００１１】 リファレンス電圧Ｖ_ＲＥＦのＡ／Ｄ変換 １）アナログスイッチ２Ａをオフにしてアナログスイッチ２Ｂをオンにし、サ ンプルホールド回路３に図２（Ａ）に示すリファレンス電源４のリファレンス電 圧Ｖ_ＲＥＦを入力してサンプルホールドさせる。

【００１２】 ２）これにより、加算器６からリファレンス電圧Ｖ_ＲＥＦの直流分を有する図 ２（Ａ）に示すＶ_ａｄｄ１が出力される。 ３）各比較器７，８の比較基準信号をアースレベルとすると、比較器７の出力 信号は図２（Ｃ）に示すCOMP_ａｄｄ１になり、比較器８の出力信号は図２（Ｂ） に示すCOMP_ｏｓｃになる。

【００１３】 ４）イクスクルーシブオアゲート９は図２（Ｅ）に示すようにｔ_ＲＥＦ（ｔ_{Ｒ ＥＦ} ＝Ｔ_ＲＥＦ−Ｔ_１）の期間がＨレベルのこれら比較器７の出力信号COMP_{ａｄ ｄ１} と比較器８の出力信号COMP_ｏｓｃのイクスクルーシブオア信号OUT1を出力す る。

【００１４】 ５）カウンタ１０はｔ_ＲＥＦがＨレベルの期間をカウントして、そのカウント データｎ_ＲＥＦをマイクロプロセッサ１１に送り出す。 未知アナログ信号Ｖ_ｘのＡ／Ｄ変換 １）アナログスイッチ２Ａをオンにしてアナログスイッチ２Ｂをオフにし、サ ンプルホールド回路３に図２（Ａ）に示す未知アナログ信号Ｖ_ｘを入力してサン プルホールドさせる。

【００１５】 ２）これにより、加算器６から未知アナログ信号Ｖ_ｘの直流分を有する図２（ Ａ）に示すＶ_ａｄｄ２が出力される。 ３）各比較器７，８の比較基準信号をアースレベルとすると、比較器７の出力 信号は図２（Ｄ）に示すCOMP_ａｄｄ２なり、比較器８の出力信号は図２（Ｂ）に 示すCOMP_ｏｓｃになる。

【００１６】 ４）イクスクルーシブオアゲート９は図２（Ｆ）に示すようにｔ_ｘ（ｔ_ｘ＝Ｔ _ｘ −Ｔ_１）の期間がＨレベルのこれら比較器７の出力信号COMP_ａｄｄ２と比較器 ８の出力信号COMP_ｏｓｃのイクスクルーシブオア信号OUT2を出力する。

【００１７】 ５）カウンタ１０はｔ_ｘがＨレベルの期間をカウントして、そのカウントデー タｎ_ｘをマイクロプロセッサ１１に送り出す。 ディジタル演算 ランプ信号Ｖ_ＯＳＣの傾きは一定のため、サンプルホールド回路３の入力電圧 Ｖ_ｉｎとカウンタ１０のカウントデータｎ_ｏｕｔは比例し、 ｎ_ｏｕｔ＝ａＶ_ｉｎ ａ：ランプ信号Ｖ_ＯＳＣの傾きで決まる係数 の関係が成立する。

【００１８】 従って、 ｎ_ＲＥＦ＝ａＶ_ＲＥＦ…(1) ｎ_ｘ＝ａＶ_ｘ…(2) の関係が成立し、これら(1),(2) 式から、 Ｖ_ｘ＝Ｖ_ＲＥＦ（ｎ_ｘ／Ｖ_ＲＥＦ）…(3) となり、該(3) 式をマイクロプロセッサ１１で演算させることにより、未知アナ ログ信号Ｖ_ｘをディジタル信号で表現できる。

【００１９】 なお、上述実施例では各比較器７，８の比較基準信号をアースレベルにしてい るが、用途に応じて適宜のレベルに設定可能である。 また、上述実施例では各ランプ信号Ｖ_ＯＳＣ，Ｖ_ａｄｄ１，Ｖ_ａｄｄ２の下降 部でｔ_ＲＥＦ，ｔ_ｘ期間をカウンタ１０でカウントした例を説明したが、各ラン プ信号の上昇部でも同様にＡ／Ｄ変換が可能である。したがって、ランプ信号の １周期で２回Ａ／Ｄ変換が可能となる。

【００２０】

【考案の効果】

以上詳細に説明した本考案によれば、以下のような効果が得られる。 ランプ信号Ｖ_ＯＳＣの絶対電位差を時間差に変換してディジタル出力を得るた め、積分方式のような未知アナログ信号の交流変化分はなくて直流変化分のみに なり、誤差要因を含まないことから直線性のよい高精度のＡ／Ｄ変換結果が得ら れる。

【００２１】 また、上述(3) 式で未知アナログ信号が表現できるので、比較器等のオフセッ ト、アナログ部分のノイズ等は上述(1),(2) 式の係数ａに含まれることになり、 ディジタル出力に影響を与えない。

【００２２】 また、クロックを一定とすると、ランプ信号Ｖ_ＯＳＣの上昇部，下降部の傾き の大小によりＡ／Ｄ変換の変換時間，分解能は決まることになり、Ａ／Ｄ変換特 性を柔軟に設定できる。

【００２３】 さらに、ランプ信号Ｖ_ＯＳＣを上述実施例のようにアース電位とクロスさせる ことにより、正負の未知アナログ信号についてＡ／Ｄ変換が行える。

【図面の簡単な説明】

【図１】本考案の一実施例の構成ブロック図である。

【図２】図１の動作を説明するタイミングチャートであ
る。

【符号の説明】

１ 未知アナログ信号入力端子 ２ アナログスイッチ ３ サンプルホールド回路 ４ リファレンス電源 ５ ランプ波形発振器 ６ 加算器 ７，８ 比較器 ９ イクスクルーシブオアゲート １０ カウンタ １１ マイクロプロセッサ １２ ディジタル信号出力端子 １３ タイミングコントローラ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 未知アナログ信号Ｖ_ｘおよびリファレン
   ス電圧Ｖ_ＲＥＦを選択的にホールドするサンプルホール
   ド回路と、 ランプ信号を出力するランプ波形発振器と、 サンプルホールド回路のホールド信号とランプ信号を加
   算する加算器と、 該加算器の出力信号と比較基準信号を比較する第１の比
   較器と、 前記ランプ信号と比較基準信号を比較する第２の比較器
   と、 これら第１の比較器の出力信号と第２の比較器の出力信
   号の時間差に基づいて未知アナログ信号Ｖ_ｘに関連した
   カウントデータｎ_ｘとリファレンス電圧Ｖ_{ＲＥ Ｆ}に関連
   したカウントデータｎ_ＲＥＦを出力するカウンタと、 該カウンタのカウントデータおよびリファレンス電圧Ｖ
   _ＲＥＦに基づいて、 Ｖ_ｘ＝Ｖ_ＲＥＦ（ｎ_ｘ／Ｖ_ＲＥＦ） を演算する演算部、 とで構成されたことを特徴とするＡ／Ｄ変換器。