JPH0528039A

JPH0528039A - 記憶装置

Info

Publication number: JPH0528039A
Application number: JP3206321A
Authority: JP
Inventors: Takashi Ishidoshiro; 敬石徹白
Original assignee: MELCO KK
Current assignee: MELCO KK
Priority date: 1991-07-22
Filing date: 1991-07-22
Publication date: 1993-02-05
Anticipated expiration: 2011-10-30
Also published as: JP2549034B2

Abstract

(57)【要約】【目的】電気的に消去可能なＥＥＰＲＯＭを用いた記
憶手段におけるデータの書き換えを現実的な使用の態様
に合致したものとする。【構成】ブロック単位で消去可能なＥＥＰＲＯＭを用
い、ＣＰＵ２１から書き込まれるデータを一旦キャッシ
ュメモリ１５に蓄える。コントローラ１２は、ＣＰＵ２
１からデータが書き込まれると、そのデータに対応する
ＥＥＰＲＯＭ１１のデータを消去する。ＣＰＵ２１から
のそのデータへのアクセスが完了してから所定時間後
や、キャッシュメモリ１５に余裕がなくなったとき、あ
るいは電源断が検出されたとき、キャッシュメモリ１５
上のデータをＥＥＰＲＯＭ１１に書き込む。コンピュー
タ３のＣＰＵ２１から見た場合、ＥＥＰＲＯＭ１１のデ
ータの消去と書込の完了までＣＰＵ２１が拘束されると
いうことがなく、現実的に使用可能な速度で書込・読み
出し可能な記憶装置が構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブルリード
オンリーメモリを用いて構成された記憶装置に関し、コ
ンピュータ等の内部もしくは外部記憶装置として機能す
る記憶装置に関する。

【０００２】

【従来の技術】従来、記憶内容の消去に紫外線を利用す
るプログラマブルリードオンリーメモリ（以下、ＰＲＯ
Ｍと呼ぶ）に対して、記憶内容の電気的消去が可能なＰ
ＲＯＭが開発され、実用に供されている。こうしたＰＲ
ＯＭをＥＥＰＲＯＭ（Electrically Erasable PROM）と
呼ぶ。ＥＥＰＲＯＭは、電源を長期に亘って落としても
記憶内容が変化することはないので、コンピュータやプ
リンタ、その他の電気機器の設定値などを記憶しておく
といった用途での利用が始まっている。ＥＥＰＲＯＭを
使用すると、変更した設定値などを保持するのにバック
アップ用のバッテリ等を必要としないという利点があ
る。

【０００３】ところで、ＥＥＰＲＯＭの場合、記憶内容
を直接書き換えることはできず、記憶したデータを変更
する場合には、まず変更しようとするアドレスのデータ
を消去し、その後そのアドレスにデータを書き込まなけ
ればならない。従って、データを書き換える場合には、
消去と書き込みという二つの処理を必ず必要とするので
ある。

【０００４】

【発明が解決しようとする課題】しかしながら、ＥＥＰ
ＲＯＭは、そのデータの消去が電気化学的反応により行
なわれるから、１バイトのデータの消去にもその後の書
き込みにも、かなりの時間を要するという短所がある。
従って、複数バイトのデータを書き換えようとすると、
消去と書き込みの処理を繰り返すので、全データの書き
換えが完了するのに数十秒といった長時間を要し、主記
憶の一部として用いることはおろか、外部記憶装置とし
て用いることも困難であった。

【０００５】最近になって、ＥＥＰＲＯＭのデータを一
括して消去可能なタイプや、あるいはＥＥＰＲＯＭの内
部をいくつかのブロックに分けてブロック毎に消去可能
なタイプも提案されてはいるが、その場合には、コンピ
ュータが１バイトのデータを書き換えようとしたとき対
処することができない。

【０００６】本発明はこうした問題を解決し、ＥＥＰＲ
ＯＭを用いた記憶手段におけるデータの書き換えを現実
的な使用の態様に合致したものとすることを目的として
なされた。そのために、本発明は次の構成を採った。

【０００７】

【課題を解決するための手段】本発明の記憶装置は、図
１に基本的構成を例示するように、記憶しているデータ
を、複数のアドレスが含まれるブロックを単位として電
気的に消去可能なプログラマブルリードオンリメモリＰ
Ｍを用いた記憶手段Ｍ１と、該記憶手段Ｍ１へのデータ
の書き込み動作が生じたとき、このデータを一時的に蓄
えるキャッシュメモリＭ２と、該キャッシュメモリＭ２
にデータが蓄えられたとき、該データの格納先が属する
ブロックのデータを電気的に消去するデータ消去手段Ｍ
３と、該データの消去後の所定のタイミングで、前記キ
ャッシュメモリＭ２に蓄えられたデータを前記ブロック
に書き込む書込手段Ｍ４とを備えたことを要旨とする。

【０００８】なお、上記構成に加えて、図１に破線で示
したように、キャッシュメモリＭ２に蓄えられたデータ
がそのデータの格納先が属するブロックの一部分に該当
するとき、データ消去手段Ｍ３によるブロックのデータ
の消去に先だってこのブロックのデータを読み出す先読
手段Ｍ１１と、書込手段Ｍ４によるデータの書き込みに
備えて、このデータに、先読手段Ｍ１１が読みだしたデ
ータを合成するデータ合成手段Ｍ１２とを備えることも
好適である。キャッシュメモリＭ２に蓄えられたデータ
が、そのデータの格納先が属するブロックの一部分に該
当するときには、残部のデータを保存する必要があるか
らである。

【０００９】また、図１に一点鎖線で示したように、記
憶手段Ｍ１へのデータの読み出し動作が生じたとき、こ
のデータがキャッシュメモリＭ２に存在する場合には、
このデータをキャッシュメモリＭ２から出力するデータ
読出手段Ｍ２１を備えることもできる。キャッシュメモ
リＭ２からデータを読み出すので、データの読出までに
データを記憶手段Ｍ１に書き込んでおく必要がなく、デ
ータの読み出し時間の短縮を図ることもできる。

【００１０】更に、この記憶装置の電源が不意に遮断さ
れる場合を考えて、図１に二点鎖線で示したように、電
源断を検出する電源断検出手段Ｍ３１と、電源断が検出
されたとき、記憶手段Ｍ１に未だ書き込まれていないデ
ータがキャッシュメモリＭ２にあるか否かを判断する未
書込データ判断手段Ｍ３２と、未書込のデータが存在す
ると判断された場合に、データ消去手段Ｍ３および書込
手段Ｍ４を動作させる電源断時処理手段Ｍ３３と、電源
断が検出されてからデータ消去手段Ｍ３および書込手段
Ｍ４の動作が完了するまでの間、記憶装置の電源をバッ
クアップする電源バックアップ手段Ｍ３４と、を備える
ことも好適である。

【００１１】

【作用】以上のように構成された本発明の記憶装置は、
記憶手段Ｍ１へのデータの書き込み動作が生じたとき、
キャッシュメモリＭ２はこのデータを一時的に蓄える。
キャッシュメモリＭ２にデータが蓄えられたとき、デー
タ消去手段Ｍ３が、データの格納先が属するブロックの
データを電気的に消去する。データの消去後の所定のタ
イミングで、書込手段Ｍ４が、キャッシュメモリＭ２に
蓄えられたデータを記憶手段Ｍ１の対応するブロックに
書き込む。記憶手段Ｍ１は、記憶しているデータを、複
数のアドレスが含まれるブロックを単位として電気的に
消去可能なプログラマブルリードオンリメモリＰＭを用
いたものなので、ブロック単位でデータの書き換えが行
なわれる。

【００１２】

【実施例】以上説明した本発明の構成・作用を一層明ら
かにするために、以下本発明の好適な実施例について説
明する。図２は、本発明の一実施例としての記憶装置１
を実装したコンピュータ３の概略構成を示すブロック図
である。

【００１３】この記憶装置１は、コンピュータ３の拡張
スロット７に装着されるボードタイプのものであり、ボ
ード上には８ビット×２５６ＫのＥＥＰＲＯＭ１１が４
０個搭載されている。従って、全体の記憶容量は１０メ
ガバイトである。更に、記憶装置１には、このＥＥＰＲ
ＯＭ１１を制御するコントローラ１２やスタティックＲ
ＡＭからなるキャッシュメモリ１５、およびコンピュー
タ３のシステムバス１６とのデータのやり取りを司るイ
ンタフェース１８などが備えられている。なお、本実施
例で用いたＥＥＰＲＯＭ１１は、その消去端子を所定時
間ハイレベルに保つことで、２５６Ｋ全部を１ブロック
として、全データを一度に消去する機能を有するが、全
体を複数のブロック（例えば４ブロック）に分け、ブロ
ック毎に消去可能なＥＥＰＲＯＭも開発されており、こ
れを用いることも何等差し支えない。なお、本実施例で
用いたＥＥＰＲＯＭ１１の場合、消去に要する時間は、
約４０秒である。

【００１４】一方、コンピュータ３は、図示するよう
に、周知のＣＰＵ２１，ＲＯＭ２２，ＲＡＭ２３，タイ
マ２５，電源回路２７などから構成されており、内部の
システムバス１６には、ＣＲＴ３１への画像信号の出力
を制御するＣＲＴコントローラであるＣＲＴＣ３３、キ
ーボード３５とのインタフェースを司るキーボードイン
タフェース３７、フレキシブルディスクドライブ４１の
コントローラであるＦＤＣ４３、ハードディスク４５の
コントローラであるＨＤＣ４７も接続されている。

【００１５】コンピュータ３に内蔵された電源回路２７
は、商用交流１００Ｖから安定化された電源電圧ＶCCを
コンピュータ３全体に供給する回路であり、図示しない
電源スイッチによる電源の遮断や停電あるいは瞬停等を
検出する機能も備える。電源遮断の検出信号は、割込要
求信号としてシステムバス１６に出力され、拡張スロッ
ト７にも接続されている。

【００１６】コンピュータ３内部のシステムバス１６に
は、フルアドレス信号はもとよりデータ信号，制御信号
など、ＣＰＵ２１が扱うほとんどの信号の信号線が含ま
れており、これらの信号は、総て拡張スロット７にも与
えられている。従って、この拡張スロット７に実装され
た記憶装置１は、ＦＤＣ４３やＨＤＣ４７などの他のコ
ントローラと同様に、システムバス１６を介したアドレ
ス，データ，制御信号のやり取りが可能である。拡張ス
ロット７に実装された記憶装置１は、ＣＰＵ２１から
は、フレキシブルディスクドライブ４１やハードディス
ク４５と同様、外部記憶装置のひとつとして扱われる。

【００１７】次に、コンピュータ３のＣＰＵ２１から記
憶装置１にデータの書き込みが行なわれる場合の処理に
ついて説明する。ＣＰＵ２１からみれば、記憶装置１は
外部記憶装置のひとつに過ぎず、所定の論理アドレスを
有するデバイスとしてアクセスされる。記憶装置１のコ
ントローラ１２は、ＲＯＭ，ＲＡＭ，タイマ等を内蔵し
た１チップマイクロプロセッサであり、図３ないし図５
に示す種々の処理を実行する。コンピュータ３のＣＰＵ
２１から、システムバス１６を介して、データの書込要
求が生じたとき、記憶装置１のコントローラ１２は、図
３に示す書込要求対応処理ルーチンを実行する。なお、
本実施例ではコントローラ１２に１チップマイクロプロ
セッサを用い、ソフトウェアによりその機能を実現して
いるが、ハードウェアにより同等の機能を実現すること
も容易である。

【００１８】図３に示したルーチンを起動すると、コン
トローラ１２は、まずキャッシュメモリ１５に余裕があ
るか否かの判断を行なう（ステップＳ１００）。通常、
ＣＰＵ２１から記憶装置１に書き込まれるデータは、一
旦キャッシュメモリ１５に蓄えられるが、ＣＰＵ２１か
ら短期間に大量の書込要求が生じると、キャッシュメモ
リ１５の余裕がなくなってしまうことがある。ステップ
Ｓ１００では、これを判断するのである。

【００１９】キャッシュメモリ１５に余裕がある場合に
は、そのままＣＰＵ２１から書込要求のあったデータを
キャッシュメモリ１５に記憶する処理を行なう（ステッ
プＳ１１０）。ＣＰＵ２１からキャッシュメモリ１５へ
のデータの転送は、システムバス１６，インタフェース
１８を介して行なわれるが、ＣＰＵ２１の管理の下で１
バイトずつ行なってもよいし、コンピュータ３にダイレ
クトメモリアクセスコントローラ（ＤＭＡ）が設けられ
ている場合には、ブロック転送により行なってもよい。

【００２０】キャッシュメモリ１５にデータを転送した
後、キャッシュメモリ１５にＥＥＰＲＯＭ１１に書き込
むべきデータがあるとして、これを示すフラグＦに値１
を設定し（ステップＳ１２０）、次に、ＥＥＰＲＯＭ１
１に書き込むべきデータの大きさがＥＥＰＲＯＭ１１の
消去単位と較べて十分に大きいか否かの判断を行なう
（ステップＳ１３０）。本実施例のＥＥＰＲＯＭ１１は
チップ毎で消去するタイプのものであり、ＥＥＰＲＯＭ
１１の消去単位は２５６Ｋバイトである。書込データの
大きさが消去単位より十分に大きい場合には、書込デー
タの格納先に対応するブロック（ここではＥＥＰＲＯＭ
１１のあるチップ）のデータを消去する処理を行なう
（ステップＳ１４０）。

【００２１】ＣＰＵ２１からデータの書込要求が出され
てから、ＥＥＰＲＯＭ１１の該当するブロックのデータ
の消去が行なわれるまでの様子を図４に区間１として示
した。一方、ステップＳ１３０の判断において、書込要
求のあったデータの大きさが消去単位より小さいと判断
された場合には、該当ブロック、即ちデータの書込先の
チップの全データをキャッシュメモリ１５に読み出す処
理を行ない（ステップＳ１５０）、このデータとキャッ
シュメモリ１５に記憶されたデータとを合成する処理を
行なう（ステップＳ１６０）。ＥＥＰＲＯＭ１１のデー
タとキャッシュメモリ１５のデータとが合成される様子
を図５に示した。ＥＥＰＲＯＭ１１は、全データが一括
して消去されるので、新たに書き込まれる部分以外のデ
ータが失われないよう予めキャッシュメモリ１５に読み
出し、新たに書き込まれるデータと合成しておくのであ
る。データを合成した後、該当ブロックのデータを消去
する処理を行なう（ステップＳ１４０）。この場合の各
信号のやり取りを図６に区間１１として示した。

【００２２】以上説明した処理によりＣＰＵ２１からデ
ータの書込要求があると、このデータをキャッシュメモ
リ１５に記憶し、必要があればデータを合成した後、Ｅ
ＥＰＲＯＭ１１の対応するブロックを消去する処理を行
ない、ＥＥＰＲＯＭ１１へのデータの書込準備を完了す
る。ＣＰＵ２１からデータの書込要求があっても一旦キ
ャッシュメモリ１５にデータを蓄えてＥＥＰＲＯＭ１１
に直ちに書き込まないのは、ＥＥＰＲＯＭ１１にデータ
を書き込むためには、データの消去が必要であり、これ
に長時間（本実施例のＥＥＰＲＯＭ１１では約４０秒、
図４ないし図６に示す区間２，１２）を要するからであ
る。

【００２３】ＥＥＰＲＯＭ１１へのデータの書込準備が
完了した状態では、ＥＥＰＲＯＭ１１に書き込まれるべ
きデータはキャッシュメモリ１５上にのみ存在すること
になる。このデータは、直ちにＥＥＰＲＯＭ１１に書き
込まれる訳ではないので、ＣＰＵ２１からデータの書込
が次々になされているような場合には、キャッシュメモ
リ１５へのデータの記憶とＥＥＰＲＯＭ１１の消去のみ
行なわれることになり、ＥＥＰＲＯＭ１１に書き込まれ
ていないデータがキャッシュメモリ１５上に残った状態
となる。キャッシュメモリ１５上に未書込のデータが存
在する場合には、所定のタイミングで、キャッシュメモ
リ１５上のデータをＥＥＰＲＯＭ１１に書き込むことに
なるが、その書込のタイミングは、本実施例では次の通
りである。

【００２４】ＣＰＵ２１から記憶装置１の該当部位
へのアクセスが終了してから所定時間経過したとき。即
ち、書き込まれたデータが書き直される可能性は低いと
判断できるとき。キャッシュメモリ１５にＣＰＵ２１からのデータを
記憶する余裕がないとき。即ち、そのままキャッシュメ
モリ１５にデータを書き込んだのでは、データがオーバ
ーフローしてしまうとき。電源遮断の条件が検出されたとき。即ち、ＥＥＰＲ
ＯＭ１１に書き込まなければキャッシュメモリ１５上の
データが失われる恐れがあるとき。

【００２５】これらの条件におけるＥＥＰＲＯＭ１１へ
のデータの書込について説明する。の条件に該当する
場合の処理を、図７に示した。図７に示したフローチャ
ートは、ＣＰＵ２１からの記憶装置１へのアクセスがな
い場合に、コントローラ１２に内蔵したタイマにより所
定時間毎に起動されるタイマ割込処理ルーチンである。
この割込処理が起動されると、まずフラグＦが値１であ
るか否かの判断を行なう（ステップＳ２００）。フラグ
Ｆは、キャッシュメモリ１５に未書込のデータがある場
合に値１にセットされるので、その場合には、この未書
込のデータに対するＣＰＵ２１からの最終アクセスがあ
ってから所定の時間が経過しているか否かの判断を行な
う（ステップＳ２１０）。

【００２６】一般にコンピュータにおける特定のデータ
へのアクセスはある時間内に集中する傾向にあるから、
キャッシュメモリ１５に新たなデータが書き込まれたか
らといって直ちにＥＥＰＲＯＭ１１に書き込むと、直後
にデータが書き直され、データの更新に無用な時間を要
することになりやすい。こうした問題を回避するため
に、キャッシュメモリ１５に書き込まれたデータに対す
るＣＰＵ２１からのアクセスが終了してから所定時間Ｔ
ｐだけ、このデータのＥＥＰＲＯＭ１１への書込を待つ
のである。

【００２７】最終アクセスから所定時間経過したと判断
された場合には、キャッシュメモリ１５の未書込データ
であって対応するＥＥＰＲＯＭ１１の消去が終わってい
るデータを、ブロック単位でＥＥＰＲＯＭ１１に書き込
む処理を行なう（ステップＳ２２０）。本実施例では、
ＥＥＰＲＯＭ１１の１チップが１ブロックに相当するの
で、２５６Ｋバイトを単位としてデータの書込を行なう
ことになる。データの書込のタイミングを、図４に区間
３として例示する。

【００２８】ブロック単位でのデータの書込が完了する
と、未書込のデータの全ブロックの書込が完了したか否
かを判断し（ステップＳ２３０）、全ブロックの書込が
完了していればフラグＦを値０にリセットして（ステッ
プＳ２４０）、「ＲＴＮ」に抜けて本ルーチンを終了す
る。なお、ステップＳ２００，Ｓ２１０，Ｓ２３０での
判断が「ＮＯ」の場合には、いずれも「ＲＴＮ」に抜け
て、何も行なわずに本ルーチンを終了する。

【００２９】以上の処理により、記憶装置１は、ＣＰＵ
２１からの該当データへのアクセスが終了してから所定
時間経過したとき、即ち書き込まれたデータが書き直さ
れる可能性は低いと判断できるとき、キャッシュメモリ
１５上の未書込データをＥＥＰＲＯＭ１１の所定の部位
に、ブロック単位で書き込む処理を行なう。

【００３０】次に既述したの条件、即ちキャッシュメ
モリ１５にＣＰＵ２１からのデータを記憶する余裕がな
いと判断された場合に行なわれるデータの書込について
説明する。この場合には、ＣＰＵ２１がキャッシュメモ
リ１５にそのままデータを書き込んだのでは、データが
オーバーフローしてしまうので、ＣＰＵ２１からキャッ
シュメモリ１５にデータを受け取る前に、キャッシュメ
モリ１５上の未書込データをＥＥＰＲＯＭ１１の所定の
部位に書き込むのである。

【００３１】この場合、即ち図３に示したフローチャー
トのステップＳ１００において、キャッシュメモリ１５
に余裕がないと判断された場合には、コントローラ１２
は、まずインタフェース１８，システムバス１６を介し
てＢＵＳＹ信号を出力する処理を行なう（ステップＳ１
７０）。このＢＵＳＹ信号は、ＣＰＵ２１に対して待機
を要求する信号である。続いて、コントローラ１２は、
キャッシュメモリ１５上の１ブロック（２５６Ｋバイ
ト）分の未書込データをＥＥＰＲＯＭ１１に書き込む処
理を行ない（ステップＳ１８０）、その後、ＢＵＳＹ信
号を解除する処理を行なう（ステップＳ１９０）。

【００３２】ＢＵＳＹ信号の解除によりＣＰＵ２１は記
憶装置１に対してデータの転送を開始する。ステップＳ
１７０ないしステップＳ１９０の処理により、キャッシ
ュメモリ１５上の少なくとも１ブロックについては、デ
ータがＥＥＰＲＯＭ１１に書き込まれ消去可能となって
いるから、記憶装置１はキャッシュメモリ１５のこのブ
ロックにデータを記憶する（ステップＳ１１０）。ステ
ップＳ１１０以下の処理は既述した通りである。

【００３３】次に、の条件、即ち電源断の場合の処理
について、図８のフローチャートに基づいて説明する。
電源スイッチの操作や停電による電源断を電源回路２７
が検出すると、この検出信号はシステムバス１６，イン
タフェース１８を介してコントローラ１２に入力され、
コントローラ１２に対して、最高の優先順位を持つ電源
断時割込要求を起こす。この割込要求を受けて、コント
ローラ１２は図８の電源断時割込処理ルーチンを起動す
る。

【００３４】この割込ルーチンが起動されると、まずキ
ャッシュメモリ１５上に未書込のデータがあるか否かの
判断を行ない（ステップＳ３００）、未書込のデータが
なければそのまま処理を終了する。一方、未書込のデー
タがあると判断された場合には、上述したケースと同
様、キャッシュメモリ１５上のそのデータをＥＥＰＲＯ
Ｍ１１にブロック単位で書き込む処理を行なう（ステッ
プＳ３１０）。かかる処理の間中、電源回路２７は、記
憶装置１全体の電源を保持する。

【００３５】以上説明した本実施例の記憶装置１は、電
気的に消去可能なプログラマブルリードオンリーメモリ
であるＥＥＰＲＯＭ１１を用いて、コンピュータ３用の
大容量な外部記憶装置を実現することができる。この記
憶装置１は、電源を長期に亘って落としても記憶内容が
失われることはない。更に、使用中に電源が落ちるよう
な事態が生じてもデータを失うことがない。また、キャ
ッシュメモリ１５を用いているので、コンピュータ３の
ＣＰＵ２１から見た場合、ＥＥＰＲＯＭ１１のデータの
消去と書込の完了までＣＰＵ２１が拘束されるというこ
とがなく、アクセスに過大なオーバーヘッドを生じるこ
とがない。

【００３６】なお、フローチャートには示さなかった
が、図４，図６に示すように、キャッシュメモリ１５上
にデータが存在する間に、ＣＰＵ２１から同じデータの
読み出し要求がなされた場合には、ＥＥＰＲＯＭ１１に
書き込んだ後であっても、ＥＥＰＲＯＭ１１からではな
くキャッシュメモリ１５からデータを読み出してＣＰＵ
２１に出力するよう構成することができる。この場合に
は、データの読み出し時間を短縮することもできる。

【００３７】以上本発明の実施例について説明したが、
本発明の記憶装置はこうした実施例に何等限定されるも
のではなく、例えば１チップのＥＥＰＲＯＭの内部を複
数のブロックに分けブロック毎に消去可能なタイプのプ
ログラマブルリードオンリーメモリを用いた構成、コン
ピュータの主記憶に用いた構成、キャッシュメモリを二
重化しキャッシュメモリからＥＥＰＲＯＭへのデータの
書込をコンピュータ３のＣＰＵ２１の動作とは完全に分
離して行なう構成、キャッシュメモリ１５をバッテリに
よりバックアップし電源断の際のＥＥＰＲＯＭへのデー
タの書込を行なわなくともデータが保存される構成、１
メガバイトのＥＥＰＲＯＭなど更に容量の大きな素子を
用い大容量化を図った構成、あるいは記憶装置１へのデ
ータの書込にＤＭＡ転送を用いた構成など、本発明の要
旨を逸脱しない範囲内において、種々なる態様で実施し
得ることは勿論である。

【００３８】

【発明の効果】以上説明したように本発明によれば、電
気的に消去可能なプログラマブルリードオンリーメモリ
を用いて、現実の使用に耐える速度で読み書き自在な記
憶装置を構成することができるという極めて優れた効果
を奏する。プログラマブルリードオンリーメモリを用い
ているので、電源を長期に亘って落としても記憶内容が
失われることはない。更に、使用中に電源が落ちるよう
な事態が生じても、最悪でもキャッシュメモリ上のデー
タを除いてはデータを失うことがない。また、キャッシ
ュメモリを用いているので、この記憶装置にアクセスす
る側から見た場合、プログラマブルリードオンリーメモ
リのデータの消去と書込の完了まで外部の装置が拘束さ
れるということがなく、アクセスに過大なオーバーヘッ
ドを生じることがない。

【図面の簡単な説明】

【図１】本発明の基本的構成を例示するブロック図であ
る。

【図２】本発明の一実施例である記憶装置１とこれを組
み込んだコンピュータ３の概略構成図である。

【図３】記憶装置１のコントローラ１２が実行する書込
要求対応処理ルーチンを示すフローチャートである。

【図４】書込データの容量が十分に大きい場合の記憶装
置１内部でのデータ消去、書込等のタイミングを示すタ
イミングチャートである。

【図５】ＥＥＰＲＯＭ１１のブロックの一部のデータの
みを書き換える場合のデータのやり取りの様子を示す模
式図である。

【図６】書込データの容量がＥＥＰＲＯＭ１１の一部に
当たる場合の記憶装置１内部でのデータ消去、書込等の
タイミングを示すタイミングチャートである。

【図７】記憶装置１のコントローラ１２が実行するタイ
マ割込処理ルーチンを示すフローチャートである。

【図８】電源回路２７により電源断が検出された場合
に、コントローラ１２が実行する割込処理ルーチンを示
すフローチャートである。

【符号の説明】

１記憶装置３コンピュータ１１ＥＥＰＲＯＭ１２コントローラ１５キャッシュメモリ２１ＣＰＵ２７電源回路Ｍ１記憶手段Ｍ２キャッシュメモリＭ３データ消去手段Ｍ４書込手段ＰＭプログラマブルリードオンリメモリ

Claims

【特許請求の範囲】

【請求項１】記憶しているデータを、複数のアドレス
が含まれるブロックを単位として電気的に消去可能なプ
ログラマブルリードオンリメモリを用いた記憶手段と、該記憶手段へのデータの書き込み動作が生じたとき、こ
のデータを一時的に蓄えるキャッシュメモリと、該キャッシュメモリにデータが蓄えられたとき、該デー
タの格納先が属するブロックのデータを電気的に消去す
るデータ消去手段と、該データの消去後の所定のタイミングで、前記キャッシ
ュメモリに蓄えられたデータを前記ブロックに書き込む
書込手段とを備えた記憶装置。
【請求項２】請求項１記載の記憶装置であって、キャッシュメモリに蓄えられたデータが該データの格納
先が属するブロックの一部分に該当するとき、データ消
去手段による該ブロックのデータの消去に先だって該ブ
ロックのデータを読み出す先読手段と、書込手段によるデータの書き込みに備えて、該データ
に、前記先読手段が読みだしたデータを合成するデータ
合成手段とを備えた記憶装置。
【請求項３】請求項１記載の記憶装置であって、記憶手段へのデータの読み出し動作が生じたとき、この
データがキャッシュメモリに存在する場合には、該デー
タをキャッシュメモリから出力するデータ読出手段を備
えた記憶装置。
【請求項４】請求項１記載の記憶装置であって、電源断を検出する電源断検出手段と、電源断が検出されたとき、キャッシュメモリに記憶手段
に未だ書き込まれていないデータがあるか否かを判断す
る未書込データ判断手段と、未書込のデータが存在すると判断された場合に、データ
消去手段および書込手段を動作させる電源断時処理手段
と、電源断が検出されてから、前記データ消去手段および書
込手段の動作が完了するまでの間、記憶装置の電源をバ
ックアップする電源バックアップ手段とを備えた記憶装
置。