JPH05275450A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH05275450A
JPH05275450A JP29269292A JP29269292A JPH05275450A JP H05275450 A JPH05275450 A JP H05275450A JP 29269292 A JP29269292 A JP 29269292A JP 29269292 A JP29269292 A JP 29269292A JP H05275450 A JPH05275450 A JP H05275450A
Authority
JP
Japan
Prior art keywords
thin film
gate insulating
insulating film
photoresist
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29269292A
Other languages
English (en)
Inventor
Kazuhiro Kobayashi
和弘 小林
Hiroyuki Murai
博之 村井
Takao Sakamoto
孝雄 坂本
Yuichi Masutani
雄一 升谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to US08/094,954 priority Critical patent/US5668019A/en
Publication of JPH05275450A publication Critical patent/JPH05275450A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 オフセット構造あるいはLDD構造を有し、
オフ時のドレイン電流を低減させることができる薄膜ト
ランジスタをマスク数の増加やマスク間の位置合せ精度
の向上などの写真工程上の精度を要求されることなく製
造する。 【構成】 絶縁性基板1上にチャネル用のSi薄膜2を形
成後、SiO2を主成分とするゲート絶縁膜3を形成し、こ
のゲート絶縁膜3上に不純物をドーピングしたSi薄膜に
よるゲート電極4を形成し、このゲート電極4をホトレ
ジスト11をマスクとして等方性エッチングによりパタ
ーニングするとともに、このホトレジスト11をマスク
として異方性エッチングによりゲート絶縁膜3をゲート
電極4よりも広めにパターニングしてソース・ドレイン
領域から除去し、不純物をSi薄膜2に注入してソース・
ドレイン領域にオフセット構造を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、アクティブマトリク
ス液晶ディスプレイ等のスイッチとして用いられる薄膜
トランジスタの製造方法に関するものである。
【0002】
【従来の技術】図6(d)は図5(a)〜図5(d)及
び図6(a)〜図6(c)の工程断面図に沿って製造さ
れた従来のLDD(Lightly Doped Drain)構造を持つ薄
膜トランジスタの断面図であり、例えば特公平3−38
755号公報に示されたものである。図6(d)におい
て、1は絶縁性基板、2は絶縁性基板1上に形成された
チャネルとして働くSi薄膜、3はSi薄膜2上に形成され
たゲート絶縁膜、4はゲート絶縁膜3上に形成されたゲ
ート電極、5はリン、ホウ素などの不純物を低濃度にSi
薄膜2中にドーピングしたソース・ドレイン領域、6は
リン、ホウ素などの不純物を高濃度にSi薄膜2上にドー
ピングしたソース・ドレイン領域である。
【0003】7は金属薄膜からなるソース電極、8は金
属薄膜からなるドレイン電極、9はソース電極7及びド
レイン電極8とソース・ドレイン領域6とを接続するコ
ンタクトホールである。
【0004】次に、図5(a)〜図5(d)、及び図6
(a)〜図6(d)の工程断面に基づいて、図6(d)
に示す薄膜トランジスタの製造方法について説明する。
まず、図5(a)〜図5(d)に示す第1段の工程段階
から説明する。
【0005】まず、図5(a)に示すように絶縁性基板
1上にチャネル層となるSi薄膜2を形成する。次に、図
5(b)に示すように、SiO2からなるゲート絶縁膜3を
例えば熱酸化法あるいはスパッタ法で1400Å成膜す
る。このゲート絶縁膜3上に例えばリンをドープしたド
ープドSi薄膜を成膜し、次いでパターニングすることに
より図5(c)に示すようにゲート電極4を形成する。
このゲート電極4をマスクとして、例えばリンを低濃度
にイオン注入して図5(d)に示すようにSi薄膜2にソ
ース・ドレイン領域5を形成する。
【0006】次に、図6(a)〜図6(d)に示す第2
段の工程段階に入り、図6(a)に示すようにホトレジ
スト10を用いてゲート電極4よりも広めのパターンを
ゲート電極4上に形成する。次に、ホトレジスト10を
マスクとして、高濃度に例えばリンをSi薄膜2にイオン
注入する。これにより、不純物のリンが低濃度にドーピ
ングされたソース・ドレイン領域5と不純物のリンが高
濃度にドーピングされたソース・ドレイン領域6が図6
(b)に示すように形成される。
【0007】次に、図6(c)に示すようにゲート絶縁
膜3にコンタクトホール9を形成し、次に図6(d)に
示すようにコンタクトホール9を介してソース電極7と
ドレイン電極8を同時に形成する。これにより、LDD
構造の薄膜トランジスタが形成される。又、図5(d)
に示した低濃度のイオン注入を行わないと、領域5は意
図的に不純物ドーピングを行わない領域となり、オフセ
ット構造の薄膜トランジスタが実現できる。
【0008】次に、動作について説明する。ソース電極
7とドレイン電極8との間に電圧を印加した状態で、ソ
ース電極7とゲート電極4との間に印加する電圧を変化
させることによりソース電極7とドレイン電極8の間に
流れるドレイン電流を変化させることができ、図6
(d)に示す薄膜トランジスタをスイッチング素子とし
て使用することができる。
【0009】例えば、アクティブマトリクス液晶ディス
プレイのスイッチング素子として使用する場合は、薄膜
トランジスタのオフ時の抵抗は少なくとも液晶の比抵抗
以下にすることが必要であり、このためトランジスタの
オフ時のドレイン電流を低減することが必要になる。
【0010】特に、オン時のドレイン電流を大きくする
ために、チャネルを形成するためのSi薄膜2として多結
晶Si膜を用いた場合は、多結晶Si中に存在する結晶粒界
のためにField enhanced emmission電流が流れ、オフ時
のドレイン電流が増加する。このオフ時のドレイン電流
は結晶粒界に存在する未結合手の数及びドレイン近傍の
電界強度に比例すると、一般的に言われている。
【0011】このため、図6(d)において、ドレイン
近傍の電界強度を低減する目的で不純物を低濃度にドー
ピングしたソース・ドレイン領域5を形成し、Si薄膜2
とソース・ドレイン領域6との間に形成される空乏層幅
を広げ、電界強度を低減させる。その結果として、オフ
時のドレイン電流を低減できるLDD構造となってい
る。
【0012】
【発明が解決しようとする課題】従来のLDD構造を持
つ薄膜トランジスタは以上のように構成されており、不
純物濃度が低い領域5と不純物濃度が高い領域6を作り
分けるために2回の写真製版工程が必要であった。又、
不純物濃度が低い領域5の長さが長くなるとその領域5
の抵抗成分が増加し、薄膜トランジスタのオン時のドレ
イン電流が低減するため、図6(a)におけるゲート電
極4とレジスト10の位置合せに精度が要求された。特
に、オフ時のドレイン電流を低下させるために、低濃度
にドーピングした領域5の不純物濃度を低下させると、
この低濃度領域5の抵抗成分が増加し、オン時のドレイ
ン電流の低下を引き起こすために、ゲート電極4とレジ
スト10の位置合せに精度の向上が要求された。
【0013】又、不純物濃度が低い領域5に不純物を意
図的に入れないオフセット構造を作り、オフ時のドレイ
ン電流を低下させることも行われるが、この部分の抵抗
成分が増加するため、その長さを精度良く制御しないと
オン時のドレイン電流の急激な低下をもたらし、精度良
く露光することがきわめて難しかった。液晶ディスプレ
イのように、デバイスの表示部の対角線の長さが数イン
チを越えるような大型のデバイスにおいては、大面積露
光ができかつ位置合せ精度が高い露光機の利用が比較的
難かしく、上記要求を満すことができなかった。
【0014】この発明は上記のような課題を解決するた
めに成されたものであり、ドレイン近傍の電界強度を弱
めてオフ時のドレイン電流を減少させることができるオ
フセット構造あるいはLDD構造を有する薄膜トランジ
スタをマスク数の増加やマスク間の位置合せ精度の向上
を特別に要求されることなく製造することができる薄膜
トランジスタの製造方法を得ることを目的とする。
【0015】
【課題を解決するための手段】請求項1に係る薄膜トラ
ンジスタの製造方法は、ゲート絶縁膜上にドープドSi薄
膜を成膜してホトレジストをマスクとして等方性エッチ
ングによりパターン化してゲート電極を形成する工程
と、上記ホトレジストをマスクとして異方性エッチング
によりゲート電極パターン幅よりも広めにゲート絶縁膜
をパターニングしてソース・ドレイン領域から取り除く
工程と、チャネル用のSi薄膜にイオン注入してソース・
ドレイン領域にオフセット構造を形成する工程を設けた
ものである。
【0016】請求項2に係る薄膜トランジスタの製造方
法は、イオン注入に際して、ゲート絶縁膜に不純物が十
分通過しない低い加速電圧で高濃度にチャネル用Si薄膜
にイオン注入する工程と、ゲート絶縁膜に不純物が十分
通過する高い加速電圧でチャネル用Si薄膜に低濃度にイ
オン注入してソース・ドレイン領域にLDD構造を形成
する工程を設けたものである。
【0017】請求項3に係る薄膜トランジスタの製造方
法は、イオン注入に際して上記した高濃度のイオン注入
の後にゲート電極両端のゲート絶縁膜をエッチング除去
し、その後に上記した低濃度のイオン注入を行う工程を
設けたものである。
【0018】請求項4に係る薄膜トランジスタの製造方
法は、ゲート絶縁膜上に不純物をドーピングしたSi薄膜
を成膜してホトレジストをマスクとして等方性エッチン
グによりパターン化してホトレジストより狭いゲート電
極を形成する工程と、上記ホトレジストをマスクとして
ゲート絶縁膜を介してチャネル用Si薄膜に不純物をイオ
ン注入してソース・ドレイン領域にオフセット構造を形
成する工程を設けたものである。
【0019】請求項5に係る薄膜トランジスタの製造方
法は、イオン注入に際して、ホトレジストをマスクとし
てゲート絶縁膜を介してチャネル用Si薄膜に不純物を高
濃度にイオン注入する工程と、ホトレジストを除去した
後、ゲート電極をマスクとしてゲート絶縁膜を介してチ
ャネル用Si薄膜に不純物を低濃度にイオン注入してソー
ス・ドレイン領域にLDD構造を形成する工程を設けた
ものである。
【0020】
【作用】請求項1,2においては、ゲート電極パターン
幅よりも広めにゲート絶縁膜がパターニングされてソー
ス・ドレイン領域から取り除かれ、マスク数の増加や高
精度のマスク位置合せが不必要となり、またソース・ド
レイン領域にイオン注入してオフセット構造又はLDD
構造が形成され、オフ時のドレイン電流が減少する。
【0021】請求項3においては、高濃度のイオン注入
に際して高い加速電圧を必要としない。
【0022】請求項4においては、ゲート電極のパター
ン形成時に等方性エッチングが行われてホトレジストよ
りも狭くゲート電極が形成され、イオン注入もこのホト
レジストをマスクとして行われる。このため、マスク数
の増加や高精度のマスク位置合せを必要とせずにオフセ
ット構造が形成され、オフ時のドレイン電流が減少す
る。
【0023】請求項5においては、ゲート電極がホトレ
ジストより狭く形成され、不純物の高濃度のイオン注入
もこのホトレジストをマスクとして行われる。又、この
ホトレジストを除去した後ゲート電極をマスクとして不
純物の低濃度のイオン注入が行われる。このため、マス
ク数の増加や高精度のマスク位置合せを必要とせずにL
DD構造が形成され、オフ時のドレイン電流が低減され
る。
【0024】
【実施例】実施例1 以下、この発明の実施例について説明する。図1(a)
〜図1(d)はこの実施例の薄膜トランジスタの製造方
法の第1段の工程断面図であり、図2(a)〜図2
(c)は同じく第2段の工程断面図である。まず、図2
(c)の最終工程図により構成を述べると、絶縁性基板
1上にチャネルとして働くSi薄膜2が形成され、このSi
薄膜2上にゲート絶縁膜3が形成され、このゲート絶縁
膜3上にゲート電極4が形成されている。
【0025】又、Si薄膜2中にはリン、ホウ素などの不
純物を高濃度にドーピングして、ソース・ドレイン領域
6aを形成する。又、保護膜12にはコンタクトホール
9が形成されており、このコンタクトホール9にはソー
ス電極7及びドレイン電極8が形成され、それぞれソー
ス・ドレイン領域6aとコンタクトをとるようにしてい
る。なお、ソース電極7及びドレイン電極8は金属薄膜
により形成されている。
【0026】次に、製造方法について説明する。まず、
図1(a)に示すように、絶縁性基板1上にチャネル層
としてSi薄膜2を形成し、次に図1(b)に示すように
SiO2からなるゲート絶縁膜3を例えば熱酸化法あるいは
スパッタ法により1400Å程度の膜厚で成膜する。
【0027】このゲート絶縁膜3上には図1(c)に示
すように、例えばリンをドーピングしたSi薄膜を150
0Å程度の膜厚で成膜し、次いでホトレジスト11をマ
スクとして例えばSF6 ガスを用いてプラズマ中でドライ
エッチングを行い、パターニングすることによりゲート
電極4を形成する。このとき、SF6 ガスは等方性のエッ
チングを行う。例えば、SF6 ドライエッチング条件を
高周波電力0.08W/cm2 、圧力40mTorrとしてエ
ッチングを行うと、同時にゲート電極4はサイドエッチ
ングされ、ホトレジスト11のパターン端部より0.5
μm程度内側に入る。
【0028】次に、図1(d)に示すように、ゲート絶
縁膜3をCHF3ガスを用いてドライエッチングする。この
場合のドライエッチングの条件は高周波電力0.25W
/cm 2 、圧力40mTorrとする。このCHF3ガスによるド
ライエッチングは異方性であるため、ゲート絶縁膜3は
ゲート電極4上のホトレジスト11と同一パターンにエ
ッチングされる。このため、ゲート絶縁膜3のエッチン
グを完了したとき、ドープSi膜からなるゲート電極4は
ゲート絶縁膜3よりも0.5μmほど内側に入った構造
となる。
【0029】次に、図2(a)に示すようにホトレジス
ト11を剥離した後、ゲート電極4及びゲート絶縁膜3
をマスクとして、例えばリンなどの不純物を高濃度にSi
薄膜2にイオン注入する。このときのイオン注入の加速
電圧は、ゲート絶縁膜3をリンが通過しない電圧に設定
する。このイオン注入により、SiO2からなるゲート絶縁
膜3がない領域ではリンの不純物が高濃度にドーピング
されたソース・ドレイン領域6aが形成されるが、その
他のSi薄膜2中には不純物がイオン注入されない。
【0030】次に、図2(b)に示すように保護膜12
を形成後、コンタクトホール9を形成し、次に図2
(c)に示すようにソース電極7とドレイン電極8を同
時に形成する。この結果、オフセット構造をもつ薄膜ト
ランジスタが形成される。
【0031】次に、上記構成の薄膜トランジスタの動作
について説明する。ソース電極7とドレイン電極8の間
に電圧を印加した状態でソース電極7とゲート電極4間
に印加する電圧を変化させると、ソース電極7とドレイ
ン電極8間に流れるドレイン電流を変化させることがで
き、図2(c)の薄膜トランジスタをスイッチング素子
として使用することができる。
【0032】既に述べたように、アクティブマトリクス
液晶ディスプレイのスイッチング素子として使用する場
合には、薄膜トランジスタのオフ時の抵抗は少なくとも
液晶の比抵抗以下にすることが必要であり、このために
薄膜トランジスタのオフ時にのドレイン電流を低減する
ことが必要である。特にオン時のドレイン電流を大きく
するためにチャネルを形成するSi薄膜2として多結晶Si
膜を用いた場合は、多結晶Si膜中に存在する結晶粒界の
ためにField enhanced emission 電流が流れ、オフ時の
ドレイン電流が増加する。
【0033】このオフ時のドレイン電流は結晶粒界に存
在する未結合手の数及びドレイン近傍の電界強度に比例
すると言われており、オフ時のドレイン電流低減のため
にはドレイン近傍の電界強度を低減することが大切であ
る。図2(c)の薄膜トランジスタはチャネル端部がオ
フセット構造となっており、ドレイン近傍の電界強度を
弱めることができ、薄膜トランジスタのオフ時のドレイ
ン電流を低減することができる。しかも、ホトレジスト
11をゲート電極4及びゲート絶縁膜3のエッチングに
使用でき、マスク数の増加や高精度のマスク位置合せが
不要となる。
【0034】実施例2 実施例1では、ソース・ドレイン領域6aを形成するた
めのイオン注入時において、イオン注入の加速電圧をリ
ンがゲート絶縁膜3を通過しない程度以下としたので、
オフセット構造の薄膜トランジスタを製造することがで
きたが、実施例2ではイオン注入時に、リンなどの不純
物をゲート絶縁膜3を通過しない程度以下の加速電圧で
高濃度にSi薄膜2中にイオン注入し、ソース・ドレイン
領域6aを形成する工程と、ゲート絶縁膜3を通過する
高い加速電圧でリンなどの不純物を低濃度にSi薄膜2中
にさらにイオン注入する工程を用いることにより、図3
に示すように低濃度に不純物がドーピングされた領域5
aをもつLDD構造の薄膜トランジスタを製造すること
ができ、オン時のドレイン電流の低減をあまり生じるこ
となく、オフ時のドレイン電流の低減に貢献することが
できる。
【0035】実施例3 実施例2ではLDD構造を実現するためには、ゲート電
極4の両端にゲート絶縁膜3を残し、イオン注入時の加
速電圧を変化させた。これに対し、例えば図2(a)で
示した高濃度のイオン注入後、例えばバッファーフッ酸
のように、ゲート電極4として用いるドーブドSiはエッ
チングしないがゲート絶縁膜3として用いるSiO2はエッ
チングするエッチャントに漬け、ゲート電極4の両端の
ゲート絶縁膜3をエッチングし、次に低濃度にイオン注
入することにより図4に示したLDD構造の薄膜トラン
ジスタを製造することができる。実施例2では、高い加
速電圧を印加する必要がなくなる。
【0036】なお、上記各実施例ではゲート電極4のエ
ッチングにSF6 を用いたが、Cl2 ,NF3 ,CF4 等を主成
分とする等方性ドライエッチングを実現できるガスを用
いてもよい。又、ゲート絶縁膜3のエッチングにCHF3
スを用いたが、CF4 ,CF3Cl,CF2Cl2,C2F6,C2F5Cl,C
2F4Cl2 ,C3F8などを主成分とする異方性ドライエッチ
ングを実現できるガスを用いてもよい。
【0037】実施例4 図7(a)〜(c)及び図8(a)〜(c)は実施例4
による薄膜トランジスタの製造方法の工程断面図であ
り、まず図7(a)に示すように絶縁性基板1上にチャ
ネル層としてSi薄膜2を形成し、次に図7(b)に示す
ようにSiO2からなるゲート絶縁膜3を例えば熱酸化法あ
るいはスパッタ法により1400Å程度成膜する。次
に、図7(c)に示すように、ゲート絶縁膜3上に例え
ばリンをドーピングしたSi薄膜を1500Å成膜した
後、ホトレジスト11をマスクとして例えばSF6 ガスを
用いてプラズマ中でドライエッチングを行い、パターニ
ングすることによりゲート電極4を形成する。SF6 ガス
は等方性のエッチングを行う。例えば、高周波電力0.
08W/cm2 、圧力40mtorrの条件で上記ドライエッ
チングを行うと、ゲート電極4はサイドエッチされ、ホ
トレジスト11の端部より0.5μm程度内側に入る。
【0038】次に、図8(a)に示すように、ホトレジ
スト11を残したまま、これをマスクとして、例えばリ
ンなどの不純物をSi薄膜2にイオン注入する。このと
き、ホトレジスト11はゲート電極4よりも少し幅が広
いため、ゲート電極4よりも広い範囲のSi薄膜2にイオ
ンが注入されない。上記したイオン注入により、不純物
が高濃度にドーピングされたソース・ドレイン領域6b
が形成される。
【0039】次に、図8(b)に示すように、ホトレジ
スト11を取り除き、保護膜12を形成後コンタクトホ
ール9をあけ、次に図8(c)に示すように金属薄膜か
らなるソース電極7とドレイン電極8を同時に形成す
る。この結果、オフセット構造をもつ薄膜トランジスタ
が形成される。なお、実施例4の動作は実施例1の動作
と同様であるので説明を省略する。
【0040】実施例5 実施例4ではオフセット構造について示したが、ソース
・ドレイン領域6bを形成するためのイオン注入工程
後、ホトレジスト11を取り除いてゲート電極4をマス
クとして例えばリンなどの不純物を今度は低濃度でSi薄
膜2にイオン注入することにより、図9に示したように
低濃度に不純物がドーピングされた領域5bを持つLD
D構造の薄膜トランジスタを製造することができ、薄膜
トランジスタのオフ時のドレイン電流を低減することが
できる。又、この際、ゲート電極4をゲート絶縁膜3よ
りも厚くすることにより、2回目のイオン注入時におい
て、ゲート電極4の下のゲート絶縁膜3に注入不純物が
混入するのを防ぐことができる。
【0041】実施例6 実施例5ではソース・ドレイン領域6b上のゲート絶縁
膜3を残したまま2回目のイオン注入を行うため、ゲー
ト電極4をゲート絶縁膜3よりも厚くする必要があっ
た。これに対して、1回目のイオン注入後、ホトレジス
ト11を取り除いた後、例えばバッファーフッ酸のよう
に、ゲート電極4として用いるドープドSiはエッチング
しないがゲート絶縁膜3として用いるSiO2はエッチング
するエッチャントに漬け、ゲート電極4からはみ出した
ゲート絶縁膜3をエッチングし、次に上記した2回目の
イオン注入をすることにより、ゲート電極4を厚くする
ことなく図10に示したLDD構造を得ることができ
る。
【0042】なお、実施例4〜6ではゲート電極4のエ
ッチングにSF6 を用いたが、Cl2 ,NF3 ,CF4 などを主
成分とする等方性ドライエッチングを実現できるガスを
用いてもよい。
【0043】
【発明の効果】以上のように、請求項1,2の発明によ
れば、ゲート電極を等方性エッチングし、エッチングと
同時にサイドエッチングを起こした後に同一のホトレジ
ストマスクを用いて異方性エッチングによりゲート絶縁
膜をエッチングし、その後に不純物を高濃度にあるいは
低濃度にイオン注入しており、セルフアライメント的に
オフセット構造あるいはLDD構造を形成することがで
き、マスク数の増加やマスク間の位置合せ精度の向上な
どの精度の高い写真工程の追加なしにオフ時のドレイン
電流の少ない薄膜トランジスタを得ることができる。
【0044】又、請求項3によれば、高濃度のイオン注
入の後にゲート電極の両端部のゲート絶縁膜をエッチン
グにより除去し、その後に低濃度の不純物のイオン注入
を行っており、低濃度のイオン注入の際に高い加速電圧
を加える必要がなく、製造を容易にすることができる。
【0045】又、請求項4,5によれば、ゲート電極を
等方性エッチングし、エッチングと同時にサイドエッチ
ングを起こした後に、同一のホトレジストマスクを残し
たままイオン注入を行うことによりオフセット構造を形
成し、さらにはホトレジストを取り除いて低濃度のイオ
ン注入を行うことによりLDD構造を形成しており、精
度の高い写真製版工程の追加なしにオフ時のドレイン電
流が少ない薄膜トランジスタを得ることができる。
【図面の簡単な説明】
【図1】この発明の第1の実施例による薄膜トランジス
タの製造方法を示す工程断面図である。
【図2】この発明の実施例1による薄膜トランジスタの
製造方法を示す工程断面図である。
【図3】この発明の実施例2による薄膜トランジスタの
断面図である。
【図4】この発明の実施例3による薄膜トランジスタの
断面図である。
【図5】従来の薄膜トランジスタの製造方法を示す工程
断面図である。
【図6】従来の薄膜トランジスタの製造方法を示す工程
断面図である。
【図7】この発明の実施例4による薄膜トランジスタの
製造方法を示す工程断面図である。
【図8】この発明の実施例4による薄膜トランジスタの
製造方法を示す工程断面図である。
【図9】この発明の実施例5による薄膜トランジスタの
断面図である。
【図10】この発明の実施例6による薄膜トランジスタ
の断面図である。
【符号の説明】
1 絶縁性基板 2 Si薄膜 3 ゲート絶縁膜 4 ゲート電極 5a,5b 低濃度に不純物がドーピングされた領域 6a,6b ソース・ドレイン領域 7 ソース電極 8 ドレイン電極 9 コンタクトホール 11 ホトレジスト 12 保護膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/265 8617−4M H01L 21/265 L (72)発明者 升谷 雄一 兵庫県尼崎市塚口本町8丁目1番1号 三 菱電機株式会社材料デバイス研究所内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上にチャネル層となるSi薄膜
    を形成した後にSiO2を主成分とするゲート絶縁膜を形成
    する工程と、ゲート絶縁膜上に不純物をドーピングした
    Si薄膜を成膜してホトレジストをマスクとして等方性エ
    ッチングによりパターン化してゲート電極を形成する工
    程と、上記ホトレジストをマスクとして異方性エッチン
    グにより上記ゲート電極パターン幅より広めに上記ゲー
    ト絶縁膜をパターニングしてこのゲート絶縁膜をソース
    ・ドレイン領域から取り除く工程と、上記チャネル用の
    Si薄膜に不純物をイオン注入してソース・ドレイン領域
    にオフセット構造を形成する工程を備えたことを特徴と
    する薄膜トランジスタの製造方法。
  2. 【請求項2】 絶縁性基板上にチャネル層となるSi薄膜
    を形成した後にSiO2を主成分とするゲート絶縁膜を形成
    する工程と、ゲート絶縁膜上に不純物をドーピングした
    Si薄膜を成膜してホトレジストをマスクとして等方性エ
    ッチングによりパターン化してゲート電極を形成する工
    程と、上記ホトレジストをマスクとして異方性エッチン
    グにより上記ゲート電極パターン幅よりも広めに上記ゲ
    ート絶縁膜をパターニングしてこのゲート絶縁膜をソー
    ス・ドレイン領域から取り除く工程と、上記ゲート絶縁
    膜に不純物が十分通過しない低い加速電圧で高濃度に上
    記チャネル用のSi薄膜にイオン注入する工程と、上記ゲ
    ート絶縁膜に不純物が十分通過する高い加速電圧で上記
    チャネル用のSi薄膜に低濃度にイオン注入してソース・
    ドレイン領域にLDD構造を形成する工程を備えたこと
    を特徴とする薄膜トランジスタの製造方法。
  3. 【請求項3】 絶縁性基板上にチャネル層となるSi薄膜
    を形成した後にSiO2を主成分とするゲート絶縁膜を形成
    する工程と、ゲート絶縁膜上に不純物をドーピングした
    Si薄膜を成膜してホトレジストをマスクとして等方性エ
    ッチングによりパターン化してゲート電極を形成する工
    程と、上記ホトレジストをマスクとして異方性エッチン
    グにより上記ゲート電極パターン幅よりも広めに上記ゲ
    ート絶縁膜をパターニングしてこのゲート絶縁膜をソー
    ス・ドレイン領域から取り除く工程と、上記ゲート絶縁
    膜に不純物が十分通過しない低い加速電圧で高濃度に上
    記チャネル用のSi薄膜にイオン注入する工程と、上記ゲ
    ート電極の両端部のゲート絶縁膜をエッチングにより取
    り除いた後に上記チャネル用のSi薄膜に不純物を低濃度
    にイオン注入してソース・ドレイン領域にLDD構造を
    形成する工程を備えたことを特徴とする薄膜トランジス
    タの製造方法。
  4. 【請求項4】 絶縁性基板上にチャネル層となるSi薄膜
    を形成した後にSiO2を主成分とするゲート絶縁膜を形成
    する工程と、ゲート絶縁膜上に不純物をドーピングした
    Si薄膜を成膜してホトレジストをマスクとして等方性エ
    ッチングによりパターン化してホトレジストより狭いゲ
    ート電極を形成する工程と、上記ホトレジストをマスク
    としてゲート絶縁膜を介してチャネル用のSi薄膜に不純
    物をイオン注入してソース・ドレイン領域にオフセット
    構造を形成する工程を備えたことを特徴とする薄膜トラ
    ンジスタの製造方法。
  5. 【請求項5】 絶縁性基板上にチャネル層となるSi薄膜
    を形成した後にSiO2を主成分とするゲート絶縁膜を形成
    する工程と、ゲート絶縁膜上に不純物をドーピングした
    Si薄膜を成膜してホトレジストをマスクとして等方性エ
    ッチングによりパターン化してホトレジストより狭いゲ
    ート電極を形成する工程と、上記ホトレジストをマスク
    としてゲート絶縁膜を介してチャネル用のSi薄膜に不純
    物を高濃度にイオン注入する工程と、ホトレジストを取
    り除いた後、ゲート電極をマスクとしてゲート絶縁膜を
    介してチャネル用Si薄膜に不純物を低濃度にイオン注入
    してソース・ドレイン領域にLDD構造を形成する工程
    を備えたことを特徴とする薄膜トランジスタの製造方
    法。
JP29269292A 1992-01-30 1992-10-30 薄膜トランジスタの製造方法 Pending JPH05275450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US08/094,954 US5668019A (en) 1992-01-30 1993-07-23 Method of fabricating thin film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1477092 1992-01-30
JP4-14770 1992-01-30

Publications (1)

Publication Number Publication Date
JPH05275450A true JPH05275450A (ja) 1993-10-22

Family

ID=11870299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29269292A Pending JPH05275450A (ja) 1992-01-30 1992-10-30 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH05275450A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19500380A1 (de) * 1994-05-20 1995-11-23 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JPH08186262A (ja) * 1994-12-19 1996-07-16 Korea Electron Telecommun 薄膜トランジスタの製造方法
JP2001085702A (ja) * 1999-08-30 2001-03-30 Samsung Electronics Co Ltd トップゲート形ポリシリコン薄膜トランジスター製造方法
JP2002533925A (ja) * 1998-12-18 2002-10-08 タレス Cmosトランジスタ及び関連素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19500380A1 (de) * 1994-05-20 1995-11-23 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JPH08186262A (ja) * 1994-12-19 1996-07-16 Korea Electron Telecommun 薄膜トランジスタの製造方法
JP2002533925A (ja) * 1998-12-18 2002-10-08 タレス Cmosトランジスタ及び関連素子の製造方法
JP2001085702A (ja) * 1999-08-30 2001-03-30 Samsung Electronics Co Ltd トップゲート形ポリシリコン薄膜トランジスター製造方法

Similar Documents

Publication Publication Date Title
JP3474604B2 (ja) 薄膜トランジスタおよびその製法
US6146930A (en) Method of fabricating an active-matrix liquid crystal display
KR100395667B1 (ko) Mos구조용게이트전극제조방법
JP3086579B2 (ja) 薄膜トランジスタの製造方法
US5668019A (en) Method of fabricating thin film transistor
US6677189B2 (en) Method for forming polysilicon thin film transistor with a self-aligned LDD structure
JPH07211912A (ja) 薄膜トランジスタ及びその製造方法
JPH05182983A (ja) 薄膜トランジスタの製造方法
JPH05275450A (ja) 薄膜トランジスタの製造方法
JPH06250212A (ja) アクティブマトリックス基板とその製造方法
JPH07131027A (ja) 薄膜半導体装置の製造方法
JPH06140421A (ja) 薄膜トランジスタの製造方法
KR0141197B1 (ko) 반도체소자 콘택 형성방법
KR100362191B1 (ko) 반도체소자의박막트랜지스터및그제조방법
KR100543436B1 (ko) 액정 표시 장치의 제조 방법
JP3407067B2 (ja) 半導体装置の製法
US6100122A (en) Thin film transistor having an insulating membrane layer on a portion of its active layer
KR0151066B1 (ko) 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법
KR0141780B1 (ko) 반도체소자 제조방법
JP3499861B2 (ja) 薄膜トランジスタの製法
JP3499860B2 (ja) 薄膜トランジスタおよびその製法
KR960019768A (ko) 트랜지스터 제조방법
JP3316518B2 (ja) 薄膜トランジスタおよびその製造方法
KR100304910B1 (ko) 박막트랜지스터제조방법
JP3374534B2 (ja) 薄膜トランジスタの製造方法