JPH05274387A - 論理シミュレータのイベント処理装置およびイベント処理方法 - Google Patents

Abstract

(57)【要約】 【目的】 信号値のデータに付加された無効ビットに起
因する不要なイベント伝搬の発生を防止する。 【構成】 イベント・ドリブン方式で論理装置のシミュ
レーションを実行する機能シミュレータにおいて、有効
ビット長情報メモリ３に記憶された、各配線上の信号値
を示すデータの有効ビット長に関する情報（ＬＳＢおよ
びＭＳＢ）を基に、演算処理部４の演算結果である出力
信号値のデータに含まれる無効ビットを判定する無効ビ
ット判定部７と、判定された無効ビットを予め決められ
た値に変換する無効ビット変換部８とを具備し、イベン
ト発生を検出するためのデータ比較の前に、前記の出力
信号値のデータ中に存在する無効ビットを判定して、こ
れを正しい値に変換する。したがって、インバータ処理
などを実行した後もデータ中の無効ビットは正しい値に
戻され、この結果、不当なイベント発生の検出を防止で
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばＡＳＩＣの論理
設計などで用いられる論理シミュレータに係り、特にイ
ベント・ドリブン方式の論理シミュレータのイベント処
理装置およびイベント処理方法に関する。

【０００２】

【従来の技術】従来から、大規模な論理装置のシミュレ
ーションを行うものとしてイベント・ドリブン方式の論
理シミュレータが知られている。このイベント・ドリブ
ン方式とは、シミュレーション対象回路の入力端子、論
理ゲート、フリップフロップ、レジスタ、インバータな
どの機能素子あるいは複数の機能素子の組み合わせから
なる機能ブロックの入出力端子間を接続する配線上の信
号値の変化をイベントとしてとらえ、この変化した信号
を接続先の機能素子あるいは機能ブロックに伝搬するこ
とによってシミュレーションを進めて行く方式である。

【０００３】こうした方式の論理シミュレータにおい
て、接続先の機能素子あるいは機能ブロックの出力信号
値は、機能素子あるいは機能ブロックの情報とこれに入
力される信号値とに基づいて演算によって求められる。
ここで信号値（機能素子あるいは機能ブロック間の各配
線上の信号値）はテーブル形式で値表メモリに保持され
ており、演算で求めた出力信号値が値表メモリ上の該当
する配線上の信号値（初期データまたは前の演算結果）
と異なる場合に、イベントが発生したものとしてみなさ
れる。そして、この新しい信号値で値表メモリの内容が
更新される。

【０００４】ところで、前記の値表メモリは一定（例え
ば１６ビット）のテーブル幅を有し、この中に個々の信
号値のデータが保持されるようになっている。これに対
し、シミュレーションで用いる信号値のデータは、制御
系の場合、１ビットで“１”か“０”の信号値を表した
り、２ビットで“１”“０”“Ｘ（不定値）”および
“Ｚ（ハイ・インピーダンス状態値）”を表したりする
ことが普通である。また、データ系の場合、それ以上の
ビット数で信号値のデータが表されることが多い。そこ
で、従来は値表メモリ上の未使用領域に無効ビットとし
て例えば“０”の値をセットしていた。

【０００５】しかしながら、この方法では不要なイベン
トの伝搬が発生する恐れがある。例えばインバータ処理
を実行した場合、値表メモリより読出した信号値を示す
有効ビットと共に無効ビットの値までもが反転してしま
う。この結果、信号値に実際の変化がなくても、無効ビ
ットの違いからイベント発生が判定されてしまう。

【０００６】

【発明が解決しようとする課題】本発明はこのような課
題を解決するためのもので、信号値の情報に付加された
無効ビットに起因する不要なイベント伝搬の発生を防止
して、シミュレーションの速度低下を押えることのでき
る論理シミュレータのイベント処理装置およびイベント
処理方法の提供を目的としている。

【０００７】

【課題を解決するための手段】本発明の論理シミュレー
タのイベント処理装置は上記した目的を達成するため
に、イベント・ドリブン方式で論理装置のシミュレーシ
ョンを実行する論理シミュレータにおいて、前記論理装
置を構成する機能素子あるいは機能ブロックの情報、並
びにこれらの接続情報を記憶する機能情報記憶手段と、
前記機能素子あるいは機能ブロック間を接続する各配線
上の信号値の情報を記憶する値記憶手段と、前記各配線
上の信号値の有効ビット長に関する情報を記憶する有効
ビット長情報記憶手段と、イベントが発生したとき、前
記機能情報記憶手段に記憶された機能素子あるいは機能
ブロックの情報並びにこれらの接続情報と、前記値記憶
手段に記憶された信号値の情報とに基づいて、接続先の
機能素子あるいは機能ブロックの出力信号値を求める演
算手段と、前記有効ビット長情報記憶手段に記憶された
情報に基づき、前記演算手段より出力された出力信号値
の情報に含まれている無効ビットを判定する無効ビット
判定手段と、前記無効ビット判定手段により判定された
無効ビットを予め決められた値に変換する変換手段と、
無効ビット変換後の出力信号値の情報と前記値記憶手段
に記憶された該当する配線上の信号値の情報とを比較
し、各情報が異なる場合にイベントの発生を判定するイ
ベント検出手段とを具備している。

【０００８】また本発明の論理シミュレータのイベント
処理方法は上記した目的を達成するために、イベント・
ドリブン方式で論理装置のシミュレーションを実行する
論理シミュレータにおいて、イベントが発生したとき、
機能表メモリに記憶された機能素子あるいは機能ブロッ
クの情報並びにこれらの接続情報と、値表メモリに記憶
された機能素子あるいは機能ブロック間の各配線上の信
号値の情報とを用いて、接続先の機能素子あるいは機能
ブロックの出力信号値を求める工程と、前記各配線上の
信号値を示す情報の有効ビット長に関する情報に基づ
き、前記出力信号値の情報に含まれている無効ビットを
判定する判定工程と、前記判定工程にて判定された無効
ビットを予め決められた値に変換する工程と、無効ビッ
ト変換後の出力信号値の情報と前記値表メモリに記憶さ
れた該当する配線上の信号値の情報とを比較し、各情報
が異なる場合にイベントの発生を判定する工程とを有し
ている。

【０００９】

【作用】本発明の論理シミュレータのイベント処理装置
では、イベントが発生すると機能情報記憶手段に記憶さ
れた機能素子あるいは機能ブロックの情報並びにこれら
の接続情報と、値記憶手段に記憶された信号値の情報に
基づいて、接続先の機能素子あるいは機能ブロックの出
力信号値を求める。次に、有効ビット長情報記憶手段に
記憶された有効ビット長情報に基づき、判定手段は演算
結果である出力信号値の情報に含まれている無効ビット
を判定する。この後、判定された無効ビットは予め決め
られた値に変換され、無効ビット変換後の出力信号値の
情報と値記憶手段に記憶された該当する配線上の信号値
の情報とが比較される。この結果、各情報が異なる場合
はイベントの発生が判定される。

【００１０】また本発明の論理シミュレータのイベント
処理方法では、イベントが発生したとき、機能表メモリ
に記憶された機能素子あるいは機能ブロックの情報並び
にこれらの接続情報と、値表メモリに記憶された機能素
子あるいは機能ブロック間の各配線上の信号値の情報と
を用いて、接続先の機能素子あるいは機能ブロックの出
力信号値を求める。次に、各配線上の信号値の有効ビッ
ト長情報に基づき、出力信号値の情報に含まれる無効ビ
ットを判定する。この後、出力信号値の情報に含まれる
無効ビットを予め決められた値に変換する。そして、無
効ビット変換後の出力信号値の情報と値表メモリに記憶
された該当する配線上の信号値の情報とを比較し、各情
報が異なる場合にイベントの発生を判定する。

【００１１】したがって、本発明によれば、演算で求め
た機能素子あるいは機能ブロックの出力信号値の情報に
含まれる無効ビットを、常に決められた値に固定するこ
とができ、不要なイベント伝搬の発生を防止することが
できる。

【００１２】

【実施例】以下、本発明の実施例を図面を参照しなから
説明する。

【００１３】図１は本発明に係る一実施例のイベント・
ドリブン方式を採用した機能シミュレータの構成を説明
するためのブロック図である。

【００１４】同図において、１はシミュレーション対象
である論理装置を構成する機能素子あるいは機能ブロッ
クのデータ、並びにこれらの接続データをテーブル形式
で記憶した機能表メモリである。２は機能素子あるいは
機能ブロック間を接続する各配線上の信号値のデータを
テーブル形式で記憶する値表メモリである。この値表メ
モリ２上の各信号値はシミュレーションの過程でイベン
トが発生する度に更新される。３は各配線上の信号値を
示すデータのＬＳＢ（Least Significant Bit)およびＭ
ＳＢ（Most Significant Bit) の桁番号を有効ビット長
に関する情報として記憶した有効ビット長情報メモリで
ある。４はイベントが発生したとき機能表メモリ１に記
憶された機能素子あるいは機能ブロックのデータと値表
メモリ２に記憶された信号値のデータを用いて接続先の
機能素子あるいは機能ブロックの出力信号値を求める演
算処理部である。５は演算処理部４の演算結果を一時的
に保持する演算値レジスタであり、８の無効ビット変換
部で処理されたデータを再度保持するためのレジスタで
もある。６は演算処理部４の演算結果とのデータ比較の
対象として値表メモリ２より読出された信号値のデータ
を一時的に保持するリード演算値レジスタである。さら
に７は有効ビット長情報メモリ３に記憶されたＬＳＢお
よびＭＳＢの情報に基づいて、演算値レジスタ５に保持
されたデータ中の無効ビットを判定する無効ビット判定
部である。さらに８は無効ビット判定部７により判定さ
れた無効ビットを予め決められた値に変換する無効ビッ
ト変換部である。そして９は無効ビット変換後の演算値
レジスタ５上のデータとリード演算値レジスタ６上のデ
ータとを比較し、各データが異なる場合にイベントの発
生を判定するデータ比較部である。

【００１５】次にこの機能シミュレータの動作を説明す
る。

【００１６】データ比較部９において、ある機能素子あ
るいは機能ブロックの出力信号に関してイベントの発生
が検出されると、すなわち、演算で求めた当該配線上の
信号値と値表メモリ２に記憶された当該配線上の信号値
が異なる場合（ステップ１）、値表メモリ２に記憶され
た信号値が新たな演算結果の値で更新される（ステップ
２）。この後、更新された値表メモリ２の信号値を接続
先の機能素子あるいは機能ブロックの入力信号値として
読み出して演算処理部４に送る（ステップ３）。 次
に、機能表メモリ１より当該接続先の機能素子あるいは
機能ブロックのデータを読み出して演算処理部４に送る
（ステップ４）。演算処理部４は、入力した各データを
基に接続先の機能素子あるいは機能ブロックの出力信号
値を求める。こうして求められた演算結果のデータは演
算値レジスタ５に保持される（ステップ５）。

【００１７】一方、値表メモリ２からは当該接続先の機
能素子あるいは機能ブロックの出力配線上の信号値のデ
ータ（初期データまたは前の演算結果）が読出されてリ
ード演算値レジスタ６に保持される（ステップ６）。

【００１８】次に、有効ビット長情報メモリ３から、当
該機能素子あるいは機能ブロックの出力配線上の信号値
を示すデータのＬＳＢおよびＭＳＢの情報を読出して無
効ビット判定部７に送る（ステップ７）。

【００１９】ここで、各レジスタ５、６上には、信号値
を示す有効ビットと共に無効ビットが存在していること
は先に述べた通りである。そこで本実施例では、各デー
タの比較を行う前に次のようにして無効ビットの値をマ
スクすることで、無効ビットに起因する不要なイベント
の伝搬を防止する。

【００２０】即ち、無効ビット判定部７は、入力したＬ
ＳＢおよびＭＳＢの情報から演算値レジスタ５に保持さ
れたデータ中の無効ビットを判定し、この情報を無効ビ
ット変換部８に与える（ステップ８）。なお、無効ビッ
ト長は、演算値レジスタ５の全ビット長を16ビットとす
ると、ＭＳＢの値が15以下の場合、１６−（ＭＳＢ−Ｌ
ＳＢ＋１）の計算式で求められる。例えば、演算値レジ
スタ５に保持されたデータが１ビットの場合、ＬＳＢお
よびＭＳＢの値は共に“０”である。したがって、この
ときの無効ビット長は、１６−（０−０＋１）＝１５と
求まる。また、ＬＳＢとＭＳＢとの値の差が16以上の場
合、（ＭＳＢ−ＬＳＢ＋１）／１６の余りが無効ビット
長として求められる。例えば、有効ビット長が30ビット
のデータで、ＬＳＢが“０”ＭＳＢが“２９”の場合、
（２９−０＋１）／１６＝１…１４（余り）の関係か
ら、無効ビットは14ビットと求まる。

【００２１】この後、無効ビット変換部８は次のように
してマスク処理を行う。すなわち無効ビットを予め決め
られた値に変換する（ステップ９）。例えば、無効ビッ
トの値を“１”とする場合、無効ビット変換部８は
“１”のマスク信号を生成してこのマスク信号と演算値
レジスタ５上の無効ビットの信号との論理和をとる。こ
れにより、もし無効ビットの値がインバータ処理などに
よって“０”に反転されていても、無効ビットの値は正
しい“１”に戻される。

【００２２】また無効ビットの値を“０”とする場合、
無効ビット変換部８は前記マスク信号に事前にインバー
タ処理を施して信号値を“０”に反転し、このマスク信
号と演算値レジスタ５上の無効ビットの信号との論理積
をとる。これにより、もし無効ビットの値がインバータ
処理などによって“１”に反転されていても、無効ビッ
トの値は正しい“０”に戻される。

【００２３】こうして演算値レジスタ５上の各無効ビッ
トの値をマスクした後、データ比較部９にて演算値レジ
スタ５とリード演算値レジスタ６上の各データを比較す
る（ステップ１０）。この結果、各データが異なること
が判定された場合（ステップ１１）、イベントが発生し
たものとみなし、値表メモリ２上の該当する信号値を演
算値レジスタ５の値で更新すると共にイベントの伝搬、
つまり次の接続先に演算処理を進める（ステップ１
２）。

【００２４】かくしてこの実施例の機能シミュレータに
よれば、インバータ処理などを実行して無効ビットの値
が反転してしまっても、データ比較の前に無効ビットの
信号を正しい値に戻すことができ、これにより無効ビッ
トに起因する不要なイベント伝搬の発生を防止すること
ができる。

【００２５】次に本発明の他の実施例を説明する。

【００２６】図３はこの実施例の機能シミュレータの構
成を示すブロック図である。なお、同図において、図１
と共通する部分には対応する符号を付している。

【００２７】同図に示すように、この機能シミュレータ
は、予め値表メモリ１２に、各信号値のデータの有効ビ
ット長に関する情報を信号値の情報と対応付けて記憶し
てなるものである。この機能シミュレータの動作におい
て、値表メモリ１２からイベント発生判定処理のための
データ比較の対象となる信号値のデータが読出される
と、この信号値のデータに対応付けられた有効ビット長
情報が値表メモリ１２から読出されて無効データ判定部
１７に入力される。無効データ判定部１７はこの情報を
解釈して演算値レジスタ１５上に保持されたデータ中の
無効ビットを判定し、この情報を無効ビット変換部１８
に与える。以降は、先の実施例と同様、無効ビット変換
部１８にて無効ビットの値を正規化した後、データ比較
部１９にて演算値レジスタ１５とリード演算値レジスタ
１６上の各データを比較し、イベント発生の有無を判定
する。

【００２８】以上説明した実施例では、演算結果である
出力信号値のデータに対してのみ無効ビットの変換処理
を行うよう構成したが、値表メモリから読出された信号
値のデータについても同様の無効ビットの変換処理を行
うよう構成してもかまわない。これにより、初期状態に
て値表メモリ上に無効ビットとして決められた値がセッ
トされていなくても、データ比較の前に各データの無効
ビットの値を一致させて問題無くイベント発生の判定処
理を行うことができる。

【００２９】

【発明の効果】以上説明したように本発明の論理シミュ
レータのイベント処理装置およびイベント処理方法によ
れば、演算処理で求めた機能素子あるいは機能ブロック
の出力信号値の情報に含まれる無効ビットを常に決めら
れた値に固定することができ、インバータ処理などを行
った後も、正当なイベント発生の有無判定を行える。

【図面の簡単な説明】

【図１】本発明に係る一実施例の機能シミュレータの構
成を説明するためのブロック図である。

【図２】図１の機能シミュレータの動作を示すフローチ
ャートである。

【図３】本発明に係る他の実施例の機能シミュレータの
構成を説明するためのブロック図である。

【符号の説明】

１…機能表メモリ、２…値表メモリ、３…有効ビット長
情報メモリ、４…演算処理部、５…演算値レジスタ、６
…リード演算値レジスタ、７…無効ビット判定部、８…
無効ビット変換部、９…データ比較部。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 イベント・ドリブン方式で論理装置のシ
   ミュレーションを実行する論理シミュレータにおいて、 前記論理装置を構成する機能素子あるいは機能ブロック
   の情報、並びにこれらの接続情報を記憶する機能情報記
   憶手段と、 前記機能素子あるいは機能ブロック間を接続する各配線
   上の信号値の情報を記憶する値記憶手段と、 前記各配線上の信号値の有効ビット長に関する情報を記
   憶する有効ビット長情報記憶手段と、 イベントが発生したとき、前記機能情報記憶手段に記憶
   された機能素子あるいは機能ブロックの情報並びにこれ
   らの接続情報と、前記値記憶手段に記憶された信号値の
   情報とに基づいて、接続先の機能素子あるいは機能ブロ
   ックの出力信号値を求める演算手段と、 前記有効ビット長情報記憶手段に記憶された情報に基づ
   き、前記演算手段より出力された出力信号値の情報に含
   まれている無効ビットを判定する無効ビット判定手段
   と、 前記無効ビット判定手段により判定された無効ビットを
   予め決められた値に変換する変換手段と、 無効ビット変換後の出力信号値の情報と前記値記憶手段
   に記憶された該当する配線上の信号値の情報とを比較
   し、各情報が異なる場合にイベントの発生を判定するイ
   ベント検出手段とを具備することを特徴とする論理シミ
   ュレータのイベント処理装置。
2. 【請求項２】 イベント・ドリブン方式で論理装置のシ
   ミュレーションを実行する論理シミュレータにおいて、 イベントが発生したとき、機能表メモリに記憶された機
   能素子あるいは機能ブロックの情報並びにこれらの接続
   情報と、値表メモリに記憶された機能素子あるいは機能
   ブロック間の各配線上の信号値の情報とを用いて、接続
   先の機能素子あるいは機能ブロックの出力信号値を求め
   る工程と、 前記各配線上の信号値を示す情報の有効ビット長に関す
   る情報に基づき、前記出力信号値の情報に含まれている
   無効ビットを判定する判定工程と、 前記判定工程にて判定された無効ビットを予め決められ
   た値に変換する工程と、 無効ビット変換後の出力信号
   値の情報と前記値表メモリに記憶された該当する配線上
   の信号値の情報とを比較し、各情報が異なる場合にイベ
   ントの発生を判定する工程とを有することを特徴とする
   論理シミュレータのイベント処理方法。
3. 【請求項３】 請求項１記載の論理シミュレータにおい
   て、 前記イベント検出手段にてイベントの発生が判定された
   とき、前記値記憶手段に記憶された該当する信号値の情
   報を前記演算手段で求めた信号値で更新する手段をさら
   に有することを特徴とする論理シミュレータのイベント
   処理装置。
4. 【請求項４】 請求項１記載の論理シミュレータにおい
   て、 前記有効ビット長情報記憶手段は、前記各配線上の信号
   値を示すデータのＬＳＢおよびＭＳＢの桁番号を有効ビ
   ット長に関する情報として記憶してなることを特徴とす
   る論理シミュレータのイベント処理装置。