JPH04157527A - 障害検出機能付き算術演算器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理回路に関し、特にマイクロプロセッサやデ
ィジタル信号処理回路等に用いられる算術演算器に関す
る。

〔従来の技術〕

従来のこの種の算術演算器は、−台につき２個のｎ（ｎ
は正の整数）ビットの入力データと１本のケタ上げ信号
と複数本の制御信号が入力され、制御信号により加算会
減算等の算術演算の種類が選択される。そして、２個の
ｎビットの入力データについて算術演算が行われ、算術
演算された１個のｎビットのデータを出力している。

〔発明が解決しようとする課題〕

上述した従来の算術演算器は、多種類の算術演算を行う
のが一般的であり、そのため論理回路の規模が大きく、
故障する確率が高い。しかし回路が故障しても障害の検
出を行うことができないという欠点があった。

〔課題を解決するための手段〕

本発明の障害検出機能付き算術演算器は、Ωを正の整数
とし、第１の２ｎビット入カデータのうちのｎビットを
第１の入力データとし、第２の２ｎビット人カデータの
うちのｎビットを第２の入力データとし、前記第１の２
ｎビット人カデータのうちの残りのｎビットを第３の入
力データとし、前記第２の２ｎビット人カデータのうち
の残りのｎビットを第４の入力データとするとき、前記
第１及び第２の２ｎビット入力データが算術演算された
２ｎビット出力データを出力する２ｎビットの算術演算
器であって、前記第１及び第２の入力データを入力し第
１のｎビット出力データを出力する第１の算術演算手段
と、入力された障害検出動作と算術演算動作を区分する
信号である障害検出信号が障害検出動作のとき前記第１
及び第２の入力データを入力し前記障害検出信号が算術
演算動作のとき前記第３及び第４の入力データを入力し
第２のｎビット出力データを出力する第２の算術演算手
段と、前記障害検出信号が障害検出動作のときに前記第
１及び第２のｎビット出力データの一致を判定しそのデ
ータが不一致の場合には障害信号を出力するアラーム発
生器とを有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は、本発明の一実施例のブロック図である。この
故障検出機能付き算術演算器は、２台の算術演算器を用
いて２ｎビットのデータの算術演算を行う。

ｎビット算術演算器１は、第１の２ｎビットの入力デー
タ中のｎビットの入力データＩＡ１〜■Ａｎ又はその残
りのｎビットの入力データＩＡｎ＋１〜ＩＡ２ｎをｎビ
ットセレクタ３を介して一方のデータ入力端子に入力し
、また第２の２ｎビットのデータ入力中のｎビットの入
力データＩＢ１〜ＩＢｎ又はその残りのｎビットの入力
データＩＢｎ＋１〜ＩＢ２ｎをｎピッ′トセレクタ４を
介して他方のデータ入力端子に入力する。また、ケタ上
げ信号ＩＣ又はｎビット算術演算器２からのケタ上げ信
号を１ビットセレクタ５を介してケタ上げ信号入力端子
に入力し、ｍ（ｍは正の整数）ビットの制御信号ＩＳＩ
〜ＩＳｍを制御信号入力、端子に入力する。そして、ｎ
ビットの出力データＯｎ＋１〜０２ｎをデータ出力端子
から出力する。この出力データＯｎ＋１〜０２ｎは、ア
ラーム発生器６にも出力される。

一方、ｎビット算術演算器２は、入力データ■Ａｌ〜Ｉ
Ａｎ及び入力データＩＢＩ−ＩＢｎを２つのデータ入力
端子のそれぞれに入力する。又、ケタ上げ信号ＩＣ及び
制御信号ＩＳＩ〜ＩＳｍをそれぞれの入力端子に入力す
る。そして、ｎビットの出力データ０１〜Ｏｎをデータ
出力端子から出力する。この出力データ０１〜Ｏｎは、
アラーム発生器６にも出力される。さらに、ケタ上げ信
号が１ビットセレクタ５の一方の入力端子に出力される
。

又、ｎビットの障害検出信号ＩＡＬＭが、ｎビットセレ
クタ３，４．５及びアラーム発生器６に入力される。こ
の障害検出信号ＩＡＬＭは、障害検出動作のとき真、算
術演算動作のとき偽が入力される。

ｎビット算術演算器１及び２による算術演算の加算・減
算等の種類は、制御信号ＩＳＩ〜ＩＳｍにより選択され
、２個のデータ入力について算術演算が行われ、障害検
出信号が偽のときは出力データ０１〜Ｏｎと出力データ
Ｏｎ＋１〜０２ｎを合わせた２ｎビットのデータ出力０
１〜０２ｎが出力される。

障害検出信号ＩＡＬＭが真のときはｎビットセレクタ３
，４及び５は、それぞれ入力データＩＡ１〜ＩＡｎ、Ｉ
ＢＩ〜ＩＢｎ及びケタ上げ入力信号ＩＣを出力し、障害
検出信号ＩＡＬＭが偽のときは、それぞれ入力データＩ
Ａｎ＋１−ＩＡ２ｎ。

ＩＢｎ＋１〜ＩＢ２ｎ及びｎビット算術演算器２からの
ケタ上げ信号を入力する。

アラーム発生器６は、障害検出信号ＩＡＬＭと、算術演
算器１及び２からのデータ出力Ｏｎ＋１〜０２ｎ及び０
１〜Ｏｎを入力し、障害検出信号ＩＡＬＭが真のときは
、データ出力Ｏｎ＋１〜０２ｎと０１〜Ｏｎが同一か否
かを判定し、同一ならば偽の障害信号ＯＡＬＭを、異な
れば真の障害信号ＯＡＬＭを出力する。ここで、算術演
算器１及び２は同一のものであり、同一の入力データと
同一の制御信号が入力されれば出力データも同一となる
はずであるが、算術演算器１及び２のどちらかに故障が
発生した場合は出力データは同一にはならない。従って
、障害検出信号ＩＡＬＭに真を入力し、その結果アラー
ム発生器６が真の障害信号ＯＡＬＭを出力すれば、算術
演算器１又は２どちらかに故障が発生していることがわ
かる。

〔発明の効果〕

以上説明したように本発明によれば、従来の算術演算器
にｎビットセレクタ２個、１ビットセレクタ１個及びア
ラーム発生器を追加するのみで、算術演算器の障害検出
を可能とする効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 １．２・・・算術演算器、３，４・・・ｎビットセレク
タ、５・・・１ビットセレクタ、６・・・アラーム発生
器。

Claims (1)

1. 【特許請求の範囲】 １、ｎを正の整数とし、第１の２ｎビット入力データの
   うちのｎビットを第１の入力データとし、第２の２ｎビ
   ット入力データのうちのｎビットを第２の入力データと
   し、前記第１の２ｎビット入力データのうちの残りのｎ
   ビットを第３の入力データとし、前記第２の２ｎビット
   入力データのうちの残りのｎビットを第４の入力データ
   とするとき、前記第１及び第２の２ｎビット入力データ
   が算術演算された２ｎビット出力データを出力する２ｎ
   ビットの算術演算器であって、前記第１及び第２の入力
   データを入力し第１のｎビット出力データを出力する第
   １の算術演算手段と、入力された障害検出動作と算術演
   算動作を区分する信号である障害検出信号が障害検出動
   作のとき前記第１及び第２の入力データを入力し前記障
   害検出信号が算術演算動作のとき前記第３及び第４の入
   力データを入力し第２のｎビット出力データを出力する
   第２の算術演算手段と、前記障害検出信号が障害検出動
   作のときに前記第１及び第２のｎビット出力データの一
   致を判定しそのデータが不一致の場合には障害信号を出
   力するアラーム発生器とを有することを特徴とする障害
   検出機能付き算術演算器。 ２、ｍ及びｎを正の整数とし、第１の２ｎビット入力デ
   ータのうちのｎビットを第１の入力データとし、第２の
   ２ｎビット入力データのうちのｎビットを第２の入力デ
   ータとし、前記第１の２ｎビット入力データのうちの残
   りのｎビットを第３の入力データとし、前記第２の２ｎ
   ビット入力データのうちの残りのｎビットを第４の入力
   データとするとき、前記第１及び第２の２ｎビット入力
   データが算術演算された２ｎビット出力データを出力す
   る２ｎビットの算術演算器であって、前記第１及び第３
   の入力データと障害検出動作のとき真であり算術演算動
   作のとき偽である障害検出信号を入力し前記障害検出信
   号が偽のとき前記第３の入力データを前記障害検出信号
   が真のとき前記第１の入力データを出力する第１のｎビ
   ットセレクタと、前記第２及び第４の入力データと前記
   障害検出信号を入力し前記障害検出信号が偽のとき前記
   第４の入力データを前記障害検出信号が真のとき前記第
   ２の入力データを出力する第２のｎビットセレクタと、
   前記第１及び第２の入力データと第１のケタ上げ入力信
   号と算術演算の種類を制御するｍビットの制御信号とを
   入力し前記制御信号によって選択された算術演算を前記
   第１及び第２の入力データについて行い前記２ｎビット
   出力データ中のｎビット出力データと第２のケタ上げ信
   号を出力する第１のｎビット算術演算器と、前記第１及
   び第２のケタ上げ信号と前記障害検出信号を入力し前記
   障害検出信号が真のときは前記第１のケタ上げ信号を出
   力し偽のときは前記第２のケタ上げ信号を出力する１ビ
   ットセレクタと、前記第１のｎビットセレクタから出力
   された信号と前記第２のｎビットセレクタから出力され
   た信号と前記制御信号と前記第２のケタ上げ信号とを入
   力し前記制御信号によって選択された算術演算を前記第
   １及び第２のｎビットセレクタから入力された信号につ
   いて行い前記障害検出信号が真のときは前記ｎビット出
   力データであり前記障害検出信号が偽のときは前記２ｎ
   ビット出力データの残りのｎビット出力データであるｎ
   ビット出力データを出力する第２のｎビット算術演算器
   と、前記第１及び第２の算術演算器からの前記ｎビット
   出力データと前記障害検出信号を入力し前記障害検出信
   号が真のとき前記第１及び第２の算術演算器からの前記
   ｎビット出力データが異なるときには障害信号を出力す
   るアラーム発生器とを有することを特徴とする障害検出
   機能付き算術演算器。