JPH0526811Y2

JPH0526811Y2 -

Info

Publication number: JPH0526811Y2
Application number: JP1987024563U
Authority: JP
Priority date: 1987-02-20
Filing date: 1987-02-20
Publication date: 1993-07-07
Anticipated expiration: 2002-02-20
Also published as: JPS63133715U

Description

【考案の詳細な説明】（産業上の利用分野）本考案は増幅装置の電源回路に係り、特に増幅
回路の入力信号のレベルを検知等し、この入力信
号のレベルに対応して増幅回路の増幅素子の動作
点および電源電圧を変化する構成にした増幅装置
の電源回路に関する。

（従来の技術）近年、オーデイオのソース（信号源）は、従来
のアナログ信号のレコード、テープに加えて、デ
ジタル信号が再生出来るCD（コンパクトデイス
ク）が著しく普及してきている。このCDは特性
上、数々の特長があるが、ダイナミツクレンジに
ついては90数dB以上となつている。

従つて、増幅回路も従来より大きなダイナミツ
クレンジに対応する必要があつて、増幅回路の電
源電圧を最大入力信号でもクリツプしないように
大きくし、増幅素子の動作点もそれに対応して設
定した増幅回路がある。

しかし、上記増幅回路は入力信号レベルが大き
い時でも正しい信号が得られるように動作点およ
び電源電圧が設定されているため、入力信号のレ
ベルが小さい時は必要以上の動作電流が流れるこ
とになる。

しかも、最大入力信号が増幅回路に供給される
時間の割合は小さいものであり、ほとんどの時間
は無駄な電流が出力段の増幅素子に流れ、発熱、
消費電力の効率および機器の耐久性において、好
ましいものではなかつた。

これらの問題点を解決するために、増幅回路に
供給される入力信号レベルを検出し、そのレベル
に対応して増幅回路の出力段の増幅素子の動作点
および電源電圧を可変する構成の増幅装置があつ
た。

第２図は上記した増幅装置に用いられる従来の
増幅装置の電源回路の回路図であり、同図におい
て、入力端子２０に供給された音楽等のアナログ
信号は増幅回路２１で増幅後、出力端子２２に出
力されるようになつている。また入力端子２０に
供給された信号は制御回路２３によりレベルが判
別され、このレベルに応じてトランジスタよりな
るスイツチ２４が制御される。

入力端子２５は図示しない回路より直流電圧
Vlが供給されており、この電圧Vlは他端が接地
された大容量のコンデンサC₂の一端およびダイ
オードD₃を順方向に介して、増幅回路２１に駆
動電源として供給されている。

入力端子２６も同様に図示しない回路より直流
電圧Vhが供給されており、この電圧Vhは他端が
接地され大容量のコンデンサC₃の一端およびス
イツチ２４を介して、増幅回路２１に供給されて
いる。ここでは電圧Vh＞Vlとする。

以上構成の増幅装置の電源回路において、入力
端子２０に供給されている信号が所定レベル以下
の時は、制御回路２３はこれを検出し、スイツチ
２４を開成し、入力端子２５よりの低い方の電圧
Vlが増幅回路２１に供給される。

ここで、入力端子２０に供給されている信号が
所定レベル以上になると、制御回路２３はこれを
検出し、スイツチ２４を閉成し、入力端子２６よ
りの高い方の電圧Vhが増幅回路２１に供給され
るので、増幅回路２１は入力レベルが大きい信号
に対してもクリツプすることなく増幅して出力端
子２２に信号が取り出されるようになつている。

ダイオードD₃はスイツチ２４が閉成された時、
コンデンサC₃よりコンデンサC₂に充電電流が流
れて、電圧Vhが低下しないようにするために挿
入してある。

また、コンデンサC₃の容量はスイツチ２４を
閉成した時に、増幅回路２１の持つ静電容量によ
り電圧Vhが低下しないよう、大容量にする必要
がある。

（考案が解決しようとする問題点）以上のように、従来の増幅装置の電源回路は、
電源電圧を低い方から高い方にスイツチにより切
換えた際に、電圧の立ち上りを急峻にするため
に、コンデンサC₃の容量を特に大きくする必要
が有り、コンデンサC₂を合せると高価な大容量
のコンデンサを２個有することは、コスト的に得
策でなかつた。

また、スイツチ２４は高速にスイツチングした
いため、トランジスタのような半導体素子が使用
されるが、半導体素子およびダイオードD₃が信
号に対するインピーダンスを上昇させ、音質が劣
化し、更には半導体素子およびダイオードD₃の
スイツチングに伴う雑音を発生させると言う問題
点があつた。

（問題点を解決するための手段）本考案は上記問題点を解決するために、デジタ
ル入力信号を遅延回路により遅延およびＡ／Ｄ変
換回路によりアナログ信号に変換してから増幅
し、前記遅延回路の遅延期間内に、制御回路によ
り入力信号レベルの検出または増幅回路の出力信
号レベルを予知して、増幅回路の増幅素子の動作
点および増幅回路に電源を供給する電源回路の出
力電圧を制御させるようにした増幅装置の電源回
路において、ｎ（ｎは２以上の整数）個の電圧の
異なる交流電圧がそれぞれ供給されるｎ個の入力
端子と、前記ｎ個の入力端子にそれぞれ供給され
る前記ｎ個の交流電圧をそれぞれ整流するｎ個の
整流素子と、前記制御回路よりの制御信号により
前記ｎ個の整流素子のそれぞれの出力電圧が切換
えられるスイツチと、このスイツチの出力電圧の
リツプルを平滑する大静電容量のコンデンサとを
備えたことを特徴とする増幅装置の電源回路を提
供する。

（実施例）第１図は本考案の増幅装置の電源回路の一実施
例を示すブロツク系統図である。同図において、
１は増幅しようとするデジタル信号が供給される
入力端子群であり、この入力端子群１に供給され
た信号はセレクタ２、DIR（Digital Interface
Receiver）３、遅延回路４、Ｄ／Ａコンバータ
５、レベル調整回路６、増幅回路７をそれぞれシ
リアルに介して出力端子８に供給されている。

前記DIR３の出力信号は制御回路９に供給され
ており、この制御回路９の出力信号は増幅回路７
と電源回路１０とにれぞれ供給され、更にこの電
源回路１０の出力電圧は増幅回路７に供給されて
いる。

上記制御回路９はＤ／Ａコンバータ１１、ピー
ク検出回路１２、判別回路１３、ドライバ１４よ
り構成されている。

第３図は第１図の動作説明用の波形図であり、
第１図および第２図を参照して、本考案の増幅装
置の電源回路の一実施例の動作を説明する。入力
端子群１には、例えばCDプレーヤ、デジタルテ
ープレコーダ等よりのデジタル信号が供給され、
これらの信号の内、所望の信号がセレクタ２によ
り選択される。選択された信号はDIR３によりエ
ラー訂正およびシリアルデジタル信号への処理が
なされ、遅延回路４により時間tdだけ遅延後、
Ｄ／Ａコンバータ５によりアナログ信号に変換さ
れる。

第３図Ａ図示の信号ａは遅延回路４の入力信号
に対応するアナログ信号であり、同図Ｂ図示の信
号ｂはＤ／Ａコンバータ５の出力信号である。こ
のアナログの信号ｂはレベル調整回路６により所
望のレベルに調整された後、増幅回路７により増
幅されて、出力端子８を介して図示しないスピー
カ等に供給されて、音として再生される。

一方、制御回路９に供給された信号はＤ／Ａコ
ンバータ１１によりアナログ信号に変換された
後、ピーク検出回路１２により全波整流されてそ
の値が出力される。この出力された信号は判別回
路１３で、予め設定された基準値と比較される。

この時、Ｄ／Ａコンバータ１１は、判別回路１
３がレベルを判別出来る程度の品質のアナログ信
号が得られれば良いので、供給されるデジタル信
号中、上位半分程度のビツトをアナログ信号に変
換すれば良い。

そして、判別回路１３は信号ａのレベルが所定
値Vc以上になると、これを検知し、信号をドラ
イバ１４に送出する。レベルが所定値Vc以上で
ある時間toと遅延回路４の遅延時間tdとの和の時
間だけ第３図Ｃ図示のような論理Ｈのパルス信号
ｃを生成する。

このパルス信号ｃにより電源回路１０は増幅回
路７に供給している電源電圧を切換える。

上記電源回路１０は、図示しないトランス等の
周知の回路より交流電圧が供給される入力端子１
５，１６と、この入力端子１５，１６に供給され
る交流電圧をそれぞれ整流するダイオードD₁，
D₂と、この整流された電圧を切換えるスイツチ
Ｓと、このスイツチＳの出力電圧のリツプルを平
滑する大静電容量のコンデンサC₁とにより構成
され、信号ｃが論理Ｌの時、スイツチＳはダイオ
ードD₁側（ｌ側）に、信号ｃが論理Ｈの時、ス
イツチＳはダイオードD₂側（ｈ側）にそれぞれ
接続されるようになつている。

スイツチＳがｌ側に接続されている期間、入力
端子１５を介して供給される交流電圧Vlがダイ
オードD₁により整流されて、例えば、数千μF〜
１万μFのような大静電容量のコンデンサC₁で平
滑されて直流電圧Vlとして増幅回路７に供給さ
れる。

ここで、スイツチＳがｌ側よりｈ側に接続され
ると、入力端子１６を介して供給される交流電圧
Vh（Vl＜Vh）がダイオードD₂により整流され
て、直流電圧VhとしてコンデンサC₁に供給され
る。

そこで、コンデンサC₁の端子の電圧は電圧Vl
から電圧Vhに、第３図Ｄ図示のように時間tcを
要して上昇する信号ｄが得られることになる。こ
の時間tcは遅延時間td以内になるように、コンデ
ンサC₁の静電容量を考慮して、整流回路系のイ
ンピーダンスを予め設定しておく。

更に、電源電圧の切換えと同時に、ドライバ１
４よりの論理Ｈの信号により増幅回路７の増幅素
子の動作点を上記電源電圧に対応させて、最適値
に切換えている。

以上のように、所定レベルVc以上の入力信号
が遅延時間tdだけ遅れて増幅回路７に供給される
ので、その時には増幅回路７の電源電圧は上昇
し、動作点は最適値に変化するように制御されて
いるので、急激なパルス状の大振幅の入力信号が
増幅回路７に供給されても、信号の欠落や歪を生
ずることなく増幅できる。

なお、上記実施例は電源回路１０の電圧の切換
は２段階であつたが、判別回路１３の判別段階を
多くし、電源回路の１０の電圧切換段数を多くす
ることも当然可能である。

（考案の効果）本考案によれば、低い電圧から高い電圧に切換
える時に、遅延回路の遅延時間内にゆつくり電圧
を上昇させれば良いので、コンデンサをスイツチ
の後の増幅回路側に設けることが出来、更に逆流
防止用のダイオードが不要であり、スイツチおよ
びダイオードによる雑音の発生がなく、信号に対
するインピーダンスが小さくなる。

従つて、音質および信号対雑音特性が良く、し
かもコンデンサも１個で良いので、コスト的にも
安価である特長がある。

【図面の簡単な説明】

第１図は本考案の増幅装置の電源回路の一実施
例を示すブロツク系統図、第２図は従来の増幅装
置の電源回路の回路図、第３図は第１図の動作説
明用の波形図である。１……入力端子群、２……セレクタ、３……
DIR（Digital Interface Receiver）、４……遅延
回路、５，１１……Ｄ／Ａコンバータ、６……レ
ベル調整回路、７……増幅回路、８……出力端
子、９……制御回路、１０……電源回路、１２…
…ピーク検出回路、１３……判別回路、１４……
ドライバ、１５，１６……交流電圧の入力端子、
C₁……コンデンサ、D₁，D₂……ダイオード（整
流素子）、Ｓ……スイツチ。

Claims

【実用新案登録請求の範囲】

デジタル入力信号を遅延回路により遅延および
Ａ／Ｄ変換回路によりアナログ信号に変換してか
ら増幅し、前記遅延回路の遅延期間内に、制御回
路により入力信号レベルの検出または増幅回路の
出力信号レベルを予知して、増幅回路の増幅素子
の動作点および増幅回路に電源を供給する電源回
路の出力電圧を制御させるようにした増幅装置の
電源回路において、ｎ（ｎは２以上の整数）個の
電圧の異なる交流電圧がそれぞれ供給されるｎ個
の入力端子と、前記ｎ個の入力端子にそれぞれ供
給される前記ｎ個の交流電圧をそれぞれ整流する
ｎ個の整流素子と、前記制御回路よりの制御信号
により前記ｎ個の整流素子のそれぞれの出力電圧
が切換えられるスイツチと、このスイツチの出力
電圧のリツプルを平滑する大静電容量のコンデン
サとを備えたことを特徴とする増幅装置の電源回
路。