JPH05257869A - 特定用途向けマイクロコントローラ - Google Patents

Abstract

(57)【要約】 【目的】インターフェース部を共通化でき、テストパタ
ーンの再作成を必要とせず、しかも、工数の増加しない
特定用途向けマイクロコントローラの実現にある。 【構成】内部バス１０を介して各制御部（例えば、制御
部１１、１２、１３）をコントロールするＣＰＵ１４
と、１つの制御部１１とチップ外部の間を接続する外部
バス１５と、他の１つの制御部１２とチップ内部のユー
ザ専用回路１６の間を接続するユーザバス１７と、を同
一チップ内に有し、前記外部バス１５とユーザバス１７
のバス形式を同一（例えば非同期バス形式）にしたこと
を特徴とする。なお、各制御部のうちの１１は外部バス
制御部兼ポート部、１２はユーザバス制御部、１３はモ
ード制御部である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特定用途向けマイクロ
コントローラに関し、特に、ユーザ専用回路の組み込み
容易性を考慮した特定用途向けマイクロコントローラに
関する。近年、各種電子機器に内蔵されるマイクロコン
トローラは、汎用コントローラから、その製品専用に作
られたコントローラ、すなわちＣＰＵや各種制御部を含
む共通回路と個々のユーザ要求ごとに専用に設計された
回路とからなるカスタムコントローラ（特定用途向けマ
イクロコントローラ）に移りつつある。

【０００２】

【従来の技術】図４は、従来の特定用途向けマイクロコ
ントローラのブロック図である。この図において、１０
１はユーザ専用のＬＳＩチップ（以下、チップ）であ
り、チップ１０１には、共通回路部１０２とユーザ専用
の回路（以下、ユーザ回路）１０３が搭載されている。

【０００３】共通回路部１０２は、外部バス制御部兼ポ
ート部１０４、及び、モード制御部１０６等の各制御部
や、ＣＰＵコア部（以下、ＣＰＵ）１０７を含み、これ
ら各部とユーザ回路１０３が内部バス１０８によって相
互に接続され、また、外部バス制御部兼ポート部１０４
とチップ外部が外部バス１０９によって接続されてい
る。なお、１１１はモード指定端子であり、チップ１０
１は、端子１１１に与えられる信号（モード指定信号）
に応じて「外部バスモード」または「シングルチップモ
ード」の何れかで動作するようになっている。これらの
モードは、ユーザ側のシステム構成に応じて適宜に選択
される。例えば、チップ１０１の内部ＲＯＭ（図示略）
に命令を格納し、その命令をＣＰＵ１０７で実行させる
システムの場合には、シングルチップモードが選択さ
れ、あるいはチップ１０１の外部から取り込んだ命令を
ＣＰＵ１０７で実行させる場合には、外部バスモードが
選択される。

【０００４】ここで、１１２は、チップ外部に位置し、
外部バス１０９に接続された開発用のユーザ回路（以
下、チップ内部に組み込まれたユーザ回路１０３と識別
するためにサンプルユーザ回路と呼ぶ）であり、例えば
ＴＴＬ回路やゲートアレイ回路等によって設計された専
用の回路である。今、チップ１０１を外部バスモードで
動作させると、外部バス制御部兼ポート部１０４が外部
バス制御部として動作する。このため、外部バス１０９
を通してＣＰＵ１０７とサンプルユーザ回路１１２が連
接され、サンプルユーザ回路１１２と共通回路１０２の
間のハード及びソフト上の整合性がテストされる。

【０００５】

【発明が解決しようとする課題】しかしながら、かかる
従来の特定用途向けマイクロコントローラにあっては、
内部バス１０８と外部バス１０９のバス形式が異なって
いたため（例えば前者は同期バス形式、後者は非同期バ
ス形式）、サンプルユーザ回路１１２に組み込まれたイ
ンターフェース部１１２ａをそのままユーザ回路１０３
に使用することができず、バス形式の違いに合わせて設
計変更したインターフェース部１０３ａをユーザ回路１
０３に適用する必要があった。

【０００６】従って、インターフェース部１０３ａのテ
ストが別途に必要になり、そのためのテストパターン
（ＣＰＵ７の動作に依存する）を再作成しなければなら
ないといった問題点や、インターフェース部１０３ａの
設計変更に伴う工数の増大といった問題点があった。 ［目的］そこで、本発明の目的は、インターフェース部
を共通化でき、テストパターンの再作成を必要とせず、
しかも、工数の増加しない特定用途向けマイクロコント
ローラの実現にある。

【０００７】

【課題を解決するための手段】本発明は、上記目的を達
成するためその基本ブロックを図１に示すように、内部
バス１０を介して各制御部（例えば、制御部１１、１
２、１３）をコントロールするＣＰＵ１４と、１つの制
御部１１とチップ外部の間を接続する外部バス１５と、
他の１つの制御部１２とチップ内部のユーザ専用回路１
６の間を接続するユーザバス１７と、を同一チップ内に
有し、前記外部バス１５とユーザバス１７のバス形式を
同一（例えば非同期バス形式）にしたことを特徴とす
る。

【０００８】なお、各制御部のうちの１１は外部バス制
御部兼ポート部、１２はユーザバス制御部、１３はモー
ド制御部である。

【０００９】

【作用】本発明では、外部バス１５に接続されるサンプ
ルユーザ回路（図示略）とユーザバス１７に接続される
ユーザ回路１６に、同一構成のインターフェース部１６
ａが使用される。従って、テストパターンの再作成を必
要とせず、しかも、工数の増加しない特定用途向けマイ
クロコントローラを実現できる。

【００１０】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２、図３は本発明に係る特定用途向けマイクロ
コントローラの一実施例を示す図である。まず、構成を
説明する。図２において、２１はユーザ専用のＬＳＩチ
ップ（以下、チップ）であり、チップ２１には、共通回
路部２２、ユーザ専用回路（以下、ユーザ回路）２３及
びＲＯＭ２４等が形成されている。

【００１１】共通回路部２２は、外部バス制御部兼ポー
ト部２５、ユーザバス制御部２６、モード制御部２７、
ＲＯＭ制御部２８、及び、割り込み制御部兼ポート部２
９（図示の都合上２分割している）等の各制御部を含む
と共に、ＣＰＵコア部（以下、ＣＰＵ）３０を含み、こ
れら各部が内部バス３１によって相互に接続されてい
る。また、外部バス制御部兼ポート部２５、及び、割り
込み制御部兼ポート部２９とチップ外部がそれぞれ外部
バス３２、外部割り込み／ポート３３によって接続さ
れ、さらに、ユーザバス制御部２６とユーザ回路２３が
ユーザバス３４によって接続されると共に、ＲＯＭ制御
部２８とＲＯＭ２４がＲＯＭバス３５によって接続され
ている。なお、Ｒは汎用レジスタ、２３ａはユーザ回路
２３のインターフェース部、３６は必要に応じて設けら
れるユーザ専用の端子、３７はモード指定端子であり、
チップ２１は、この端子３７に与えられる信号（モード
指定信号）によって以下の３つのモードで動作するよう
になっている。 （１）シングルチップモード チップ２１の内部ＲＯＭ（ＲＯＭ２４）に格納した命令
をＣＰＵ３０で逐次に実行するモードである。ＣＰＵ３
０は、ＲＯＭ制御部２８を介してメモリ空間の所定領域
に割り当てられたＲＯＭ２４を内部ＲＯＭとしてアクセ
スし、そのＲＯＭ２４に格納された命令を実行すると共
に、外部バス制御部兼ポート部２５や割り込み制御部兼
ポート部２９（このモードではパラレルポート部として
動作）を介してチップ外部との間でデータを授受する。 （２）外部バスモード 外部バス制御部兼ポート部２５を介してチップ外部から
命令を取込み、その命令をＣＰＵ３０で実行するモード
である。このモードでは、外部バス制御部兼ポート部２
５は外部バス制御部として動作し、割り込み制御部兼ポ
ート部２９は通常のパラレルポート部として動作する。 （３）ユーザ回路試験モード 本実施例のポイントとなるモードであり、このモードを
選択すると、ＣＰＵ３０は各バス制御部２５、２６、２
７、２８及び２９から切り離され、チップ外部から外部
バス３２を制御することにより、ユーザバス３４に接続
されたユーザ回路２３のアクセスが可能になる。すなわ
ち、このモードでは、外部バス制御部兼ポート部２５と
ユーザバス制御部２６の間が、例えば専用のインターフ
ェースバス３８を介して接続され、これにより、外部バ
ス３２とユーザバス３４の間が接続されて、チップ外部
からのユーザ回路２３のアクセスが可能になる。また、
割り込み制御部兼ポート部２９は割り込み出力となり、
ユーザ回路２３からの割り込み要求信号を出力する。こ
れによって、ユーザ回路２３の割り込みをチェックする
ことができる。

【００１２】図３（ａ）は、例えばプリチャージ・ディ
スチャージ方式のダイナミック回路を使用する同期バス
形式の内部バス３１のタイミングチャートである。ま
た、同図（ｂ）は、何れも同一のバス形式（例えば非同
期バス形式）を採用する外部バス３２とユーザバス３４
のタイミングチャートである。これらの図において、φ
₁ 、φ₂ 、ＴＬ及びＣＬＫはクロック信号、Ｒ／Ｗはリ
ード／ライト信号、ＩＡ15-8は内部バス・アドレス、Ｉ
ＡＤ7-0 は内部バス・アドレス／データ、ＲＤＸはリー
ド信号、ＷＲＸはライト信号、Ａ15-0はアドレス、Ｄ7-
0 はデータであり、外部バス３２とユーザバス３４の信
号タイミングは同一である。

【００１３】従って、本実施例では、外部バス３２とユ
ーザバス３４のバス形式を同一としたので、例えば、外
部バス３２に接続するサンプルユーザ回路（図示略）の
インターフェース部をそのままユーザ回路２３のインタ
ーフェース部２３ａとして使用できる。その結果、イン
ターフェース部の設計変更を要しないから、工数の増加
を回避できると共に、テストパターン作成の負担を軽減
できるという特有の効果が得られる。

【００１４】

【発明の効果】本発明によれば、インターフェース部を
共通化できるので、テストパターンの再作成を必要とせ
ず、しかも、工数の増加しない特定用途向けマイクロコ
ントローラを実現できる。

【図面の簡単な説明】

【図１】本発明の基本構成図である。

【図２】一実施例のブロック図である。

【図３】一実施例のタイミングチャートである。

【図４】従来例の構成図である。

【符号の説明】

１０：内部バス １１、１２、１３：制御部 １４：ＣＰＵ １５：外部バス １６：ユーザ専用回路 １７：ユーザバス ２５：外部バス制御部兼ポート部（制御部） ２６：ユーザバス制御部（制御部） ２７：モード制御部（制御部） ２８：ＲＯＭ制御部（制御部） ２９：割り込み制御部兼ポート部（制御部） ３０：ＣＰＵコア部（ＣＰＵ） ２３：ユーザ専用回路（ユーザ回路） ３１：内部バス ３２：外部バス ３４：ユーザバス

Claims (1)

【特許請求の範囲】
1. 【請求項１】内部バス（１０）を介して各制御部（１
   １、１２、１３）をコントロールするＣＰＵ（１４）
   と、 １つの制御部（１１）とチップ外部の間を接続する外部
   バス（１５）と、 他の１つの制御部（１２）とチップ内部のユーザ専用回
   路（１６）の間を接続するユーザバス（１７）と、を同
   一チップ内に有し、 前記外部バス（１５）とユーザバス（１７）のバス形式
   を同一にしたことを特徴とする特定用途向けマイクロコ
   ントローラ。