JPH05252014A - 電界効果トランジスタスイッチの駆動回路 - Google Patents
電界効果トランジスタスイッチの駆動回路Info
- Publication number
- JPH05252014A JPH05252014A JP4994892A JP4994892A JPH05252014A JP H05252014 A JPH05252014 A JP H05252014A JP 4994892 A JP4994892 A JP 4994892A JP 4994892 A JP4994892 A JP 4994892A JP H05252014 A JPH05252014 A JP H05252014A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- gate
- effect transistor
- field effect
- resonance coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 消費電力が少なく、スイッチング時の発熱を
小さくする。 【構成】 駆動回路用電源３とＭＯＳＦＥＴ１のゲート
との間にスイッチング素子ＳＷ1 と、ゲート容量Ｃiss
と共振する共振コイル４と、ゲート側からスイッチング
素子ＳＷ1 側への電流を阻止するダイオードＤ1 とが直
列に接続されている。一端が接地されたスイッチング素
子ＳＷ2 がスイッチング素子ＳＷ1 に接続されている。
一端が接地されたスイッチング素子ＳＷ3 にゲート容量
Ｃiss と共振する共振コイル５と、スイッチング素子Ｓ
Ｗ3 側からゲート側への電流を阻止するダイオードＤ2
とが直列に接続されている。制御部７はスイッチング素
子ＳＷ1 及びスイッチング素子ＳＷ2 のいずれか一方と
スイッチング素子ＳＷ3 とに交互にオン、オフ制御信号
を出力し、電圧検出部６の検出信号に基づいてスイッチ
ング素子ＳＷ1 及びスイッチング素子ＳＷ2 の選択を行
う。
小さくする。 【構成】 駆動回路用電源３とＭＯＳＦＥＴ１のゲート
との間にスイッチング素子ＳＷ1 と、ゲート容量Ｃiss
と共振する共振コイル４と、ゲート側からスイッチング
素子ＳＷ1 側への電流を阻止するダイオードＤ1 とが直
列に接続されている。一端が接地されたスイッチング素
子ＳＷ2 がスイッチング素子ＳＷ1 に接続されている。
一端が接地されたスイッチング素子ＳＷ3 にゲート容量
Ｃiss と共振する共振コイル５と、スイッチング素子Ｓ
Ｗ3 側からゲート側への電流を阻止するダイオードＤ2
とが直列に接続されている。制御部７はスイッチング素
子ＳＷ1 及びスイッチング素子ＳＷ2 のいずれか一方と
スイッチング素子ＳＷ3 とに交互にオン、オフ制御信号
を出力し、電圧検出部６の検出信号に基づいてスイッチ
ング素子ＳＷ1 及びスイッチング素子ＳＷ2 の選択を行
う。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタス
イッチの駆動回路に関するものである。
イッチの駆動回路に関するものである。
【０００２】
【従来の技術】従来、負荷への電源供給の制御に高速の
オン・オフ制御が可能な半導体スイッチが使用され、特
に高速用のスイッチング素子として電界効果トランジス
タ（ＦＥＴ）が使用されている。そして、ＭＯＳＦＥＴ
(Metal Oxide SemiconductorField Effect Transistor)
の駆動回路として図５に示す回路がある。すなわち、Ｍ
ＯＳＦＥＴ２１はソース接地され、そのドレインが負荷
２２を介して負荷駆動用電源Ｖccに接続されている。Ｍ
ＯＳＦＥＴ２１のゲートは抵抗Ｒ1 と第１のスイッチン
グ素子２３を介してプラス電源２４に接続され、抵抗Ｒ
2 と第２のスイッチング素子２５を介してマイナス電源
２６に接続されている。そして、図示しないドライバか
らの制御信号により両スイッチング素子２３，２５のオ
ン、オフ制御が行われ、第１のスイッチング素子２３が
オン、かつ第２のスイッチング素子２５がオフとなる
と、プラス電源２４からＭＯＳＦＥＴ２１のゲートにプ
ラス電圧が印加され、ＭＯＳＦＥＴ２１がオン状態とな
る。又、第１のスイッチング素子２３がオフ、第２のス
イッチング素子２５がオンとなると、マイナス電源２６
からＭＯＳＦＥＴ２１のゲートにマイナス電圧が印加さ
れ、ＭＯＳＦＥＴ２１がオフ状態となるようになってい
る。
オン・オフ制御が可能な半導体スイッチが使用され、特
に高速用のスイッチング素子として電界効果トランジス
タ（ＦＥＴ）が使用されている。そして、ＭＯＳＦＥＴ
(Metal Oxide SemiconductorField Effect Transistor)
の駆動回路として図５に示す回路がある。すなわち、Ｍ
ＯＳＦＥＴ２１はソース接地され、そのドレインが負荷
２２を介して負荷駆動用電源Ｖccに接続されている。Ｍ
ＯＳＦＥＴ２１のゲートは抵抗Ｒ1 と第１のスイッチン
グ素子２３を介してプラス電源２４に接続され、抵抗Ｒ
2 と第２のスイッチング素子２５を介してマイナス電源
２６に接続されている。そして、図示しないドライバか
らの制御信号により両スイッチング素子２３，２５のオ
ン、オフ制御が行われ、第１のスイッチング素子２３が
オン、かつ第２のスイッチング素子２５がオフとなる
と、プラス電源２４からＭＯＳＦＥＴ２１のゲートにプ
ラス電圧が印加され、ＭＯＳＦＥＴ２１がオン状態とな
る。又、第１のスイッチング素子２３がオフ、第２のス
イッチング素子２５がオンとなると、マイナス電源２６
からＭＯＳＦＥＴ２１のゲートにマイナス電圧が印加さ
れ、ＭＯＳＦＥＴ２１がオフ状態となるようになってい
る。
【０００３】
【発明が解決しようとする課題】ところが、前記従来の
駆動回路では第１のスイッチング素子２３のオン時に第
１のスイッチング素子２３及び抵抗Ｒ1 が発熱し、第２
のスイッチング素子２５のオン時に第２のスイッチング
素子２５及び抵抗Ｒ2 が発熱した。そして、その発熱エ
ネルギーはＭＯＳＦＥＴ２１のゲート容量をＣiss 、ス
イッチング周波数をｆ、プラス電源２４の電圧を＋Ｅ、
マイナス電源２６の電圧を−Ｅとすると、４ｆＣiss Ｅ
2 ワットとなり、発熱量が大きくなって大きな放熱フィ
ンを必要とするとともに、発熱によるエネルギーロスが
大きく消費電力が多いという問題がある。又、ＭＯＳＦ
ＥＴ２１の駆動用電源としてプラス電源２４及びマイナ
ス電源２６の二つを必要とするという問題もある。
駆動回路では第１のスイッチング素子２３のオン時に第
１のスイッチング素子２３及び抵抗Ｒ1 が発熱し、第２
のスイッチング素子２５のオン時に第２のスイッチング
素子２５及び抵抗Ｒ2 が発熱した。そして、その発熱エ
ネルギーはＭＯＳＦＥＴ２１のゲート容量をＣiss 、ス
イッチング周波数をｆ、プラス電源２４の電圧を＋Ｅ、
マイナス電源２６の電圧を−Ｅとすると、４ｆＣiss Ｅ
2 ワットとなり、発熱量が大きくなって大きな放熱フィ
ンを必要とするとともに、発熱によるエネルギーロスが
大きく消費電力が多いという問題がある。又、ＭＯＳＦ
ＥＴ２１の駆動用電源としてプラス電源２４及びマイナ
ス電源２６の二つを必要とするという問題もある。
【０００４】本発明は前記の問題点に鑑みてなされたも
のであって、その目的は消費電力が少なく、スイッチン
グ時の発熱を小さくすることができ、しかも二つの駆動
用電源を必要としない電界効果トランジスタスイッチの
駆動回路を提供することにある。
のであって、その目的は消費電力が少なく、スイッチン
グ時の発熱を小さくすることができ、しかも二つの駆動
用電源を必要としない電界効果トランジスタスイッチの
駆動回路を提供することにある。
【０００５】
【課題を解決するための手段】前記の目的を達成するた
め本発明においては、ドレインが負荷を介して負荷駆動
用の電源に接続されるとともに、ソースが接地され、ゲ
ートに印加される電圧に基づいて駆動される電界効果ト
ランジスタと、駆動回路用電源に接続された第１のスイ
ッチング素子と、前記第１のスイッチング素子がオン状
態のとき前記電界効果トランジスタのゲート容量と共振
する共振コイルと、一端が接地され他端が前記第１のス
イッチング素子に接続された第２のスイッチング素子
と、前記電界効果トランジスタのゲート側から前記第１
のスイッチング素子及び第２のスイッチング素子側への
電流の流れを阻止する第１のダイオードと、一端が接地
された第３のスイッチング素子と、前記第３のスイッチ
ング素子がオン状態のとき電界効果トランジスタのゲー
ト容量と共振する共振コイルと、前記第３のスイッチン
グ素子側から前記電界効果トランジスタのゲート側への
電流の流れを阻止する第２のダイオードと、前記電界効
果トランジスタのゲート電圧を検出する電圧検出部と、
前記第１のスイッチング素子及び第２のスイッチング素
子のいずれか一方と第３のスイッチング素子とに交互に
オン、オフ制御信号を出力するとともに、前記電圧検出
部の検出信号に基づいて第１のスイッチング素子及び第
２のスイッチング素子のスイッチングの選択を行う制御
部とを備えた。
め本発明においては、ドレインが負荷を介して負荷駆動
用の電源に接続されるとともに、ソースが接地され、ゲ
ートに印加される電圧に基づいて駆動される電界効果ト
ランジスタと、駆動回路用電源に接続された第１のスイ
ッチング素子と、前記第１のスイッチング素子がオン状
態のとき前記電界効果トランジスタのゲート容量と共振
する共振コイルと、一端が接地され他端が前記第１のス
イッチング素子に接続された第２のスイッチング素子
と、前記電界効果トランジスタのゲート側から前記第１
のスイッチング素子及び第２のスイッチング素子側への
電流の流れを阻止する第１のダイオードと、一端が接地
された第３のスイッチング素子と、前記第３のスイッチ
ング素子がオン状態のとき電界効果トランジスタのゲー
ト容量と共振する共振コイルと、前記第３のスイッチン
グ素子側から前記電界効果トランジスタのゲート側への
電流の流れを阻止する第２のダイオードと、前記電界効
果トランジスタのゲート電圧を検出する電圧検出部と、
前記第１のスイッチング素子及び第２のスイッチング素
子のいずれか一方と第３のスイッチング素子とに交互に
オン、オフ制御信号を出力するとともに、前記電圧検出
部の検出信号に基づいて第１のスイッチング素子及び第
２のスイッチング素子のスイッチングの選択を行う制御
部とを備えた。
【０００６】前記第１のスイッチング素子がオン状態の
とき前記電界効果トランジスタのゲート容量と共振する
共振コイルと、前記第３のスイッチング素子がオン状態
のとき電界効果トランジスタのゲート容量と共振する共
振コイルとを同じもので共用してもよい。
とき前記電界効果トランジスタのゲート容量と共振する
共振コイルと、前記第３のスイッチング素子がオン状態
のとき電界効果トランジスタのゲート容量と共振する共
振コイルとを同じもので共用してもよい。
【０００７】
【作用】３個のスイッチング素子がオフの状態から、ま
ず、第１のスイッチング素子がオンされると駆動回路用
電源から電界効果トランジスタのゲートに電圧が印加さ
れ、ゲート電圧がスレショルド電圧より高くなったとき
電界効果トランジスタがオンとなり、負荷駆動用の電源
から負荷に電力が供給される。又、第１のスイッチング
素子のオンにより、電界効果トランジスタのゲート容量
にゲート電圧が駆動回路用電源の電圧のほぼ２倍となる
まで充電される。次に第１のスイッチング素子がオフと
なった後、第３のスイッチング素子がオンとなると、ゲ
ート容量と共振コイルとの共振により、ゲートから共振
コイル及び第３のスイッチング素子を経てソースへ電流
が流れる。そして、ゲート電圧がスレショルド電圧より
低くなった時点から、電界効果トランジスタがオフ状態
となる。配線や共振コイルに抵抗が存在しなければ、ゲ
ート電圧が最終的に絶対値は前記充電電圧と同じで符号
が反対（マイナス）の状態となる。次に第３のスイッチ
ング素子がオフとなった後、第２のスイッチング素子が
オンとなると、ゲート容量と共振コイルとの共振によ
り、ソースから第２のスイッチング素子及び共振コイル
を経てゲートへ電流が流れる。そして、ゲート電圧がス
レショルド電圧以上になった時点から電界効果トランジ
スタが再びオン状態となる。配線や共振コイルに抵抗が
存在しなければ、ゲート電圧が最終的に元の充電電圧と
同じ状態となる。
ず、第１のスイッチング素子がオンされると駆動回路用
電源から電界効果トランジスタのゲートに電圧が印加さ
れ、ゲート電圧がスレショルド電圧より高くなったとき
電界効果トランジスタがオンとなり、負荷駆動用の電源
から負荷に電力が供給される。又、第１のスイッチング
素子のオンにより、電界効果トランジスタのゲート容量
にゲート電圧が駆動回路用電源の電圧のほぼ２倍となる
まで充電される。次に第１のスイッチング素子がオフと
なった後、第３のスイッチング素子がオンとなると、ゲ
ート容量と共振コイルとの共振により、ゲートから共振
コイル及び第３のスイッチング素子を経てソースへ電流
が流れる。そして、ゲート電圧がスレショルド電圧より
低くなった時点から、電界効果トランジスタがオフ状態
となる。配線や共振コイルに抵抗が存在しなければ、ゲ
ート電圧が最終的に絶対値は前記充電電圧と同じで符号
が反対（マイナス）の状態となる。次に第３のスイッチ
ング素子がオフとなった後、第２のスイッチング素子が
オンとなると、ゲート容量と共振コイルとの共振によ
り、ソースから第２のスイッチング素子及び共振コイル
を経てゲートへ電流が流れる。そして、ゲート電圧がス
レショルド電圧以上になった時点から電界効果トランジ
スタが再びオン状態となる。配線や共振コイルに抵抗が
存在しなければ、ゲート電圧が最終的に元の充電電圧と
同じ状態となる。
【０００８】配線や共振コイルに抵抗が存在するため、
ゲート容量に蓄えられたエネルギーは徐々に減少する。
制御部は電圧検出部からの検出信号によりゲート電圧の
正のピーク値が設定値以上の場合は、第２のスイッチン
グ素子と第３のスイッチング素子のオン、オフを交互に
行わせるように制御信号を出力する。又、ゲート電圧の
正のピーク値が設定値より小さくなったときには、第２
のスイッチング素子に代えて第１のスイッチング素子を
オン、オフさせる。すなわち、駆動回路用電源からの電
力供給は電界効果トランジスタをオンさせる毎に行われ
るのではなく、複数回に１回の割合で行われる。
ゲート容量に蓄えられたエネルギーは徐々に減少する。
制御部は電圧検出部からの検出信号によりゲート電圧の
正のピーク値が設定値以上の場合は、第２のスイッチン
グ素子と第３のスイッチング素子のオン、オフを交互に
行わせるように制御信号を出力する。又、ゲート電圧の
正のピーク値が設定値より小さくなったときには、第２
のスイッチング素子に代えて第１のスイッチング素子を
オン、オフさせる。すなわち、駆動回路用電源からの電
力供給は電界効果トランジスタをオンさせる毎に行われ
るのではなく、複数回に１回の割合で行われる。
【０００９】
【実施例】以下、本発明をＭＯＳＦＥＴの駆動回路に具
体化した一実施例を図１〜図３に従って説明する。
体化した一実施例を図１〜図３に従って説明する。
【００１０】図１に示すように、ＭＯＳＦＥＴ１はソー
ス接地され、そのドレインがトランス、モータ等の負荷
２を介して負荷駆動用の電源Ｖccに接続されている。駆
動回路用電源３（電圧＋（１／２）Ｅボルト）には第１
のスイッチング素子ＳＷ1 を介して第１の共振コイル４
が直列に接続されている。第１の共振コイル４とＭＯＳ
ＦＥＴ１のゲートとの間には、カソード側がゲートに接
続された状態で第１のダイオードＤ1 が接続されてい
る。前記第１のスイッチング素子ＳＷ1 及び第１の共振
コイル４の接続点ａと接地間には第２のスイッチング素
子ＳＷ2 が接続されている。
ス接地され、そのドレインがトランス、モータ等の負荷
２を介して負荷駆動用の電源Ｖccに接続されている。駆
動回路用電源３（電圧＋（１／２）Ｅボルト）には第１
のスイッチング素子ＳＷ1 を介して第１の共振コイル４
が直列に接続されている。第１の共振コイル４とＭＯＳ
ＦＥＴ１のゲートとの間には、カソード側がゲートに接
続された状態で第１のダイオードＤ1 が接続されてい
る。前記第１のスイッチング素子ＳＷ1 及び第１の共振
コイル４の接続点ａと接地間には第２のスイッチング素
子ＳＷ2 が接続されている。
【００１１】前記第１のダイオードＤ1 とＭＯＳＦＥＴ
１のゲートとの接続点ｂに第２のダイオードＤ2 のアノ
ード側が接続され、そのカソード側に第２の共振コイル
５の一端が接続されている。第２の共振コイル５の他端
は、一端が接地された第３のスイッチング素子ＳＷ3 の
他端に接続されている。前記各スイッチング素子ＳＷ1
，ＳＷ2 ，ＳＷ3 には半導体スイッチが使用されてい
る。
１のゲートとの接続点ｂに第２のダイオードＤ2 のアノ
ード側が接続され、そのカソード側に第２の共振コイル
５の一端が接続されている。第２の共振コイル５の他端
は、一端が接地された第３のスイッチング素子ＳＷ3 の
他端に接続されている。前記各スイッチング素子ＳＷ1
，ＳＷ2 ，ＳＷ3 には半導体スイッチが使用されてい
る。
【００１２】前記接続点ｂにはＭＯＳＦＥＴ１のゲート
電圧ＶGSを検出する電圧検出部６が接続され、その出力
信号が前記各スイッチング素子ＳＷ1 ，ＳＷ2 ，ＳＷ3
をオン、オフ制御するための制御部７に入力されるよう
になっている。制御部７は前記第１のスイッチング素子
ＳＷ1 及び第２のスイッチング素子ＳＷ2 のいずれか一
方と、第３のスイッチング素子ＳＷ3 とに交互にオン、
オフ制御信号を出力するようになっている。又、制御部
７にはコンパレータ（図示せず）が内蔵され、電圧検出
部６からの出力信号の正のピークと基準電圧とを比較
し、第１のスイッチング素子ＳＷ1 と第２のスイッチン
グ素子ＳＷ2 のスイッチングの選択を行うようになって
いる。
電圧ＶGSを検出する電圧検出部６が接続され、その出力
信号が前記各スイッチング素子ＳＷ1 ，ＳＷ2 ，ＳＷ3
をオン、オフ制御するための制御部７に入力されるよう
になっている。制御部７は前記第１のスイッチング素子
ＳＷ1 及び第２のスイッチング素子ＳＷ2 のいずれか一
方と、第３のスイッチング素子ＳＷ3 とに交互にオン、
オフ制御信号を出力するようになっている。又、制御部
７にはコンパレータ（図示せず）が内蔵され、電圧検出
部６からの出力信号の正のピークと基準電圧とを比較
し、第１のスイッチング素子ＳＷ1 と第２のスイッチン
グ素子ＳＷ2 のスイッチングの選択を行うようになって
いる。
【００１３】次に前記のように構成された駆動回路の作
用について説明する。各スイッチング素子ＳＷ1 ，ＳＷ
2 ，ＳＷ3 は制御部７の制御信号に基づいてオン、オフ
制御される。ＭＯＳＦＥＴ１及び各スイッチング素子Ｓ
Ｗ1 ，ＳＷ2，ＳＷ3 がオフの状態から、まず、第１の
スイッチング素子ＳＷ1 がターンオンされ、駆動回路用
電源３からＭＯＳＦＥＴ１のゲートに電圧が印加され
る。第１のスイッチング素子ＳＷ1 のターンオンと同時
にゲート電流ＩG が次第に増加するとともに、ゲート電
圧ＶGSも増加する。ゲート電圧ＶGSがスレショルド電圧
Ｖth以上となった時点からＭＯＳＦＥＴ１がオンとな
り、負荷駆動用の電源Ｖから負荷２に電力が供給され
る。
用について説明する。各スイッチング素子ＳＷ1 ，ＳＷ
2 ，ＳＷ3 は制御部７の制御信号に基づいてオン、オフ
制御される。ＭＯＳＦＥＴ１及び各スイッチング素子Ｓ
Ｗ1 ，ＳＷ2，ＳＷ3 がオフの状態から、まず、第１の
スイッチング素子ＳＷ1 がターンオンされ、駆動回路用
電源３からＭＯＳＦＥＴ１のゲートに電圧が印加され
る。第１のスイッチング素子ＳＷ1 のターンオンと同時
にゲート電流ＩG が次第に増加するとともに、ゲート電
圧ＶGSも増加する。ゲート電圧ＶGSがスレショルド電圧
Ｖth以上となった時点からＭＯＳＦＥＴ１がオンとな
り、負荷駆動用の電源Ｖから負荷２に電力が供給され
る。
【００１４】ゲート電流ＩG はゲート電圧ＶGSが（１／
２）Ｅとなった時点から減少する。一方、ＭＯＳＦＥＴ
１のゲート容量には、ゲート容量Ｃiss と第１の共振コ
イル４との共振によりその電圧が駆動回路用電源３の電
圧の２倍すなわちＥとなるまで充電される。そして、ゲ
ート電圧ＶGSが＋Ｅとなった時点でゲート電流ＩG はゼ
ロとなり、この時第１のスイッチング素子ＳＷ1 がター
ンオフされる。第１のスイッチング素子ＳＷ1 がオフと
なった後もゲート電圧ＶGSは＋Ｅに保持される。
２）Ｅとなった時点から減少する。一方、ＭＯＳＦＥＴ
１のゲート容量には、ゲート容量Ｃiss と第１の共振コ
イル４との共振によりその電圧が駆動回路用電源３の電
圧の２倍すなわちＥとなるまで充電される。そして、ゲ
ート電圧ＶGSが＋Ｅとなった時点でゲート電流ＩG はゼ
ロとなり、この時第１のスイッチング素子ＳＷ1 がター
ンオフされる。第１のスイッチング素子ＳＷ1 がオフと
なった後もゲート電圧ＶGSは＋Ｅに保持される。
【００１５】次に第３のスイッチング素子ＳＷ3 がター
ンオンされると、ゲート容量Ｃiss、第３のスイッチン
グ素子ＳＷ3 、第２の共振コイル５及び第２のダイオー
ドＤ2 からなる回路が閉じられ、ゲート容量Ｃiss と第
２の共振コイル５との共振により、ゲートから第２の共
振コイル５を経てソースへ電流が流れる。そして、ゲー
ト電圧ＶGSがスレショルド電圧Ｖthより小さくなった時
点から、ＭＯＳＦＥＴ１がオフ状態となる。駆動回路の
配線や第２の共振コイル５に抵抗が存在しなければ、ゲ
ート電圧ＶGSが最終的に−Ｅとなる。又、第３のスイッ
チング素子ＳＷ3 のターンオンと同時にゲート電流ＩG
が負の方向に流れる。ゲート電流ＩG の絶対値は次第に
増大し、ゲート電圧ＶGSがゼロとなった時に最大とな
り、その後は減少する。そして、ゲート電圧ＶGSが−Ｅ
となった時点でゼロとなり、この時第３のスイッチング
素子ＳＷ3 がターンオフされる。第３のスイッチング素
子ＳＷ3 がオフとなった後もゲート電圧ＶGSは−Ｅに保
持される。
ンオンされると、ゲート容量Ｃiss、第３のスイッチン
グ素子ＳＷ3 、第２の共振コイル５及び第２のダイオー
ドＤ2 からなる回路が閉じられ、ゲート容量Ｃiss と第
２の共振コイル５との共振により、ゲートから第２の共
振コイル５を経てソースへ電流が流れる。そして、ゲー
ト電圧ＶGSがスレショルド電圧Ｖthより小さくなった時
点から、ＭＯＳＦＥＴ１がオフ状態となる。駆動回路の
配線や第２の共振コイル５に抵抗が存在しなければ、ゲ
ート電圧ＶGSが最終的に−Ｅとなる。又、第３のスイッ
チング素子ＳＷ3 のターンオンと同時にゲート電流ＩG
が負の方向に流れる。ゲート電流ＩG の絶対値は次第に
増大し、ゲート電圧ＶGSがゼロとなった時に最大とな
り、その後は減少する。そして、ゲート電圧ＶGSが−Ｅ
となった時点でゼロとなり、この時第３のスイッチング
素子ＳＷ3 がターンオフされる。第３のスイッチング素
子ＳＷ3 がオフとなった後もゲート電圧ＶGSは−Ｅに保
持される。
【００１６】次に第２のスイッチング素子ＳＷ2 がター
ンオンされると、ゲート容量Ｃiss、第２のスイッチン
グ素子ＳＷ2 、第１の共振コイル４及び第１のダイオー
ドＤ1 からなる回路が閉じられ、ゲート容量Ｃiss と第
１の共振コイル４との共振により、ソースから第１の共
振コイル４を経てゲートへ電流が流れる。そして、ゲー
ト電圧ＶGSがスレショルド電圧Ｖth以上となった時点か
ら、ＭＯＳＦＥＴ１が再びオン状態となる。駆動回路の
配線や第１の共振コイル４に抵抗が存在しなければ、ゲ
ート電圧ＶGSが最終的にＥとなる。又、第２のスイッチ
ング素子ＳＷ2のターンオンと同時に正の方向に流れる
ゲート電流ＩG の値は次第に増大し、ゲート電圧ＶGSが
ゼロとなった時に最大となり、その後は減少する。そし
て、ゲート電圧ＶGSがＥとなった時点でゲート電流ＩG
はゼロとなり、この時第２のスイッチング素子ＳＷ2 が
ターンオフされる。第２のスイッチング素子ＳＷ2 がオ
フとなった後もゲート電圧ＶGSはＥに保持される。
ンオンされると、ゲート容量Ｃiss、第２のスイッチン
グ素子ＳＷ2 、第１の共振コイル４及び第１のダイオー
ドＤ1 からなる回路が閉じられ、ゲート容量Ｃiss と第
１の共振コイル４との共振により、ソースから第１の共
振コイル４を経てゲートへ電流が流れる。そして、ゲー
ト電圧ＶGSがスレショルド電圧Ｖth以上となった時点か
ら、ＭＯＳＦＥＴ１が再びオン状態となる。駆動回路の
配線や第１の共振コイル４に抵抗が存在しなければ、ゲ
ート電圧ＶGSが最終的にＥとなる。又、第２のスイッチ
ング素子ＳＷ2のターンオンと同時に正の方向に流れる
ゲート電流ＩG の値は次第に増大し、ゲート電圧ＶGSが
ゼロとなった時に最大となり、その後は減少する。そし
て、ゲート電圧ＶGSがＥとなった時点でゲート電流ＩG
はゼロとなり、この時第２のスイッチング素子ＳＷ2 が
ターンオフされる。第２のスイッチング素子ＳＷ2 がオ
フとなった後もゲート電圧ＶGSはＥに保持される。
【００１７】以下、第３のスイッチング素子ＳＷ3 と第
２のスイッチング素子ＳＷ2 とが交互にオン、オフ制御
され、ＭＯＳＦＥＴ１のオン、オフ制御が行われる。す
なわち、第１のスイッチング素子ＳＷ1 がオン状態のと
きに駆動回路用電源３から供給されてＭＯＳＦＥＴ１の
ゲート容量Ｃiss に充電されたエネルギーが、その後の
ＭＯＳＦＥＴ１のスイッチング用エネルギーとして使用
される。駆動回路の配線や両共振コイル４，５に抵抗が
存在しなければ、第１のスイッチング素子ＳＷ1 を一度
オン、オフ制御した後は、第３のスイッチング素子ＳＷ
3 及び第２のスイッチング素子ＳＷ2 のオン、オフ制御
だけでＭＯＳＦＥＴ１のスイッチングが可能となるが、
駆動回路の配線や両共振コイル４，５に抵抗が存在する
ため、ゲート容量Ｃiss に充電されたエネルギーが次第
に減少する。
２のスイッチング素子ＳＷ2 とが交互にオン、オフ制御
され、ＭＯＳＦＥＴ１のオン、オフ制御が行われる。す
なわち、第１のスイッチング素子ＳＷ1 がオン状態のと
きに駆動回路用電源３から供給されてＭＯＳＦＥＴ１の
ゲート容量Ｃiss に充電されたエネルギーが、その後の
ＭＯＳＦＥＴ１のスイッチング用エネルギーとして使用
される。駆動回路の配線や両共振コイル４，５に抵抗が
存在しなければ、第１のスイッチング素子ＳＷ1 を一度
オン、オフ制御した後は、第３のスイッチング素子ＳＷ
3 及び第２のスイッチング素子ＳＷ2 のオン、オフ制御
だけでＭＯＳＦＥＴ１のスイッチングが可能となるが、
駆動回路の配線や両共振コイル４，５に抵抗が存在する
ため、ゲート容量Ｃiss に充電されたエネルギーが次第
に減少する。
【００１８】そこで、ゲート容量Ｃiss に充電されたエ
ネルギーが所定の値より減少した後、すなわち、ゲート
電圧ＶGSの正のピーク値が設定値以下になった後にＭＯ
ＳＦＥＴ１をオンさせる場合は、制御部７から再び第１
のスイッチング素子ＳＷ1 のオン、オフ制御信号が出力
される。例えば、設定値を（１／２）Ｅとすると、第３
のスイッチング素子ＳＷ3 のオン、オフにより、図３に
示すようにゲート電圧ＶGSが−（１／２）Ｅになった後
にＭＯＳＦＥＴ１をオンさせる場合には、第１のスイッ
チング素子ＳＷ1 のオン、オフ制御が行われる。そし
て、駆動回路用電源３からエネルギーが供給され、ゲー
ト容量Ｃiss にはゲート電圧ＶGSが（３／２）Ｅとなる
まで充電される。その後は再び第２のスイッチング素子
ＳＷ2 と第３のスイッチング素子ＳＷ3 とが交互にオ
ン、オフ制御される。
ネルギーが所定の値より減少した後、すなわち、ゲート
電圧ＶGSの正のピーク値が設定値以下になった後にＭＯ
ＳＦＥＴ１をオンさせる場合は、制御部７から再び第１
のスイッチング素子ＳＷ1 のオン、オフ制御信号が出力
される。例えば、設定値を（１／２）Ｅとすると、第３
のスイッチング素子ＳＷ3 のオン、オフにより、図３に
示すようにゲート電圧ＶGSが−（１／２）Ｅになった後
にＭＯＳＦＥＴ１をオンさせる場合には、第１のスイッ
チング素子ＳＷ1 のオン、オフ制御が行われる。そし
て、駆動回路用電源３からエネルギーが供給され、ゲー
ト容量Ｃiss にはゲート電圧ＶGSが（３／２）Ｅとなる
まで充電される。その後は再び第２のスイッチング素子
ＳＷ2 と第３のスイッチング素子ＳＷ3 とが交互にオ
ン、オフ制御される。
【００１９】前記のように、ＭＯＳＦＥＴ１をオンする
毎に駆動回路用電源３からスイッチング用のエネルギー
を供給する必要がなく、一度供給されたエネルギーが繰
り返し使用されるため、消費電力が減少する。又、共振
コイル４とＭＯＳＦＥＴ１のゲート容量Ｃiss との共振
により、駆動回路用電源３の電圧より大きな電圧でゲー
ト容量Ｃiss に充電が行われるため、駆動回路用電源３
の電圧を従来のものより低くできる。又、従来の駆動回
路の場合よりスイッチング素子の数が３個と多くなって
いるが、各スイッチング素子ＳＷ1 ，ＳＷ2 ，ＳＷ3 は
いずれも電流がゼロの状態でターンオン及びターンオフ
が行われ、ゼロ電流スイッチングとなり、スイッチング
ロスが非常に少なくなる。
毎に駆動回路用電源３からスイッチング用のエネルギー
を供給する必要がなく、一度供給されたエネルギーが繰
り返し使用されるため、消費電力が減少する。又、共振
コイル４とＭＯＳＦＥＴ１のゲート容量Ｃiss との共振
により、駆動回路用電源３の電圧より大きな電圧でゲー
ト容量Ｃiss に充電が行われるため、駆動回路用電源３
の電圧を従来のものより低くできる。又、従来の駆動回
路の場合よりスイッチング素子の数が３個と多くなって
いるが、各スイッチング素子ＳＷ1 ，ＳＷ2 ，ＳＷ3 は
いずれも電流がゼロの状態でターンオン及びターンオフ
が行われ、ゼロ電流スイッチングとなり、スイッチング
ロスが非常に少なくなる。
【００２０】（実施例２）次に第２の実施例を図４に従
って説明する。この実施例では共振コイルを１個にした
点が前記実施例と大きく異なっている。ＭＯＳＦＥＴ１
のゲートにはそのゲート容量Ｃiss と共振するための共
振コイル８が接続されている。駆動回路用電源３に接続
された第１のスイッチング素子ＳＷ1 と前記共振コイル
８との間には、第１のダイオードＤ1 がカソード側が共
振コイル８に接続された状態で接続されている。第１の
スイッチング素子ＳＷ1 と第１のダイオードＤ1 との接
続点ｃと接地間には、第２のスイッチング素子ＳＷ2 が
接続されている。前記第１のダイオードＤ1 と共振コイ
ル８との接続点ｄに第２のダイオードＤ2 のアノードが
接続されている。第２のダイオードＤ2 のカソードは一
端が接地された第３のスイッチング素子ＳＷ3 の他端に
接続されている。
って説明する。この実施例では共振コイルを１個にした
点が前記実施例と大きく異なっている。ＭＯＳＦＥＴ１
のゲートにはそのゲート容量Ｃiss と共振するための共
振コイル８が接続されている。駆動回路用電源３に接続
された第１のスイッチング素子ＳＷ1 と前記共振コイル
８との間には、第１のダイオードＤ1 がカソード側が共
振コイル８に接続された状態で接続されている。第１の
スイッチング素子ＳＷ1 と第１のダイオードＤ1 との接
続点ｃと接地間には、第２のスイッチング素子ＳＷ2 が
接続されている。前記第１のダイオードＤ1 と共振コイ
ル８との接続点ｄに第２のダイオードＤ2 のアノードが
接続されている。第２のダイオードＤ2 のカソードは一
端が接地された第３のスイッチング素子ＳＷ3 の他端に
接続されている。
【００２１】すなわち、この実施例では共振コイル８が
第１のスイッチング素子ＳＷ1 あるいは第２のスイッチ
ング素子ＳＷ2 がオン状態のときＭＯＳＦＥＴ１のゲー
ト容量と共振する共振コイルと、第３のスイッチング素
子ＳＷ3 がオン状態のときＭＯＳＦＥＴ１のゲート容量
と共振する共振コイルの両方の役割を果たすようになっ
ている。なお、電圧検出部６及び制御部７は前記実施例
と同じである。又、負荷及びゲート容量は図示を省略し
てある。
第１のスイッチング素子ＳＷ1 あるいは第２のスイッチ
ング素子ＳＷ2 がオン状態のときＭＯＳＦＥＴ１のゲー
ト容量と共振する共振コイルと、第３のスイッチング素
子ＳＷ3 がオン状態のときＭＯＳＦＥＴ１のゲート容量
と共振する共振コイルの両方の役割を果たすようになっ
ている。なお、電圧検出部６及び制御部７は前記実施例
と同じである。又、負荷及びゲート容量は図示を省略し
てある。
【００２２】従って、この実施例では第１のスイッチン
グ素子ＳＷ1 あるいは第２のスイッチング素子ＳＷ2 が
オン状態のとき、ＭＯＳＦＥＴ１のゲート容量Ｃiss と
共振コイル８との共振により、ゲート電流ＩG は第１の
ダイオードＤ1 及び共振コイル８を通ってＭＯＳＦＥＴ
１のゲートに向かって流れる。一方、第３のスイッチン
グ素子ＳＷ３がオン状態のときは、ＭＯＳＦＥＴ１のゲ
ート容量Ｃiss と共振コイル８との共振により、ゲート
から共振コイル８、第２のダイオードＤ2 及び第３のス
イッチング素子ＳＷ3 を通ってソースへ電流が流れる。
従って、この実施例においても、制御部７から前記実施
例と同様に各スイッチング素子ＳＷ1 ，ＳＷ2 ，ＳＷ3
に対してオン、オフ制御信号が出力されることにより、
前記実施例と同様にＭＯＳＦＥＴ１がオン、オフ制御さ
れる。
グ素子ＳＷ1 あるいは第２のスイッチング素子ＳＷ2 が
オン状態のとき、ＭＯＳＦＥＴ１のゲート容量Ｃiss と
共振コイル８との共振により、ゲート電流ＩG は第１の
ダイオードＤ1 及び共振コイル８を通ってＭＯＳＦＥＴ
１のゲートに向かって流れる。一方、第３のスイッチン
グ素子ＳＷ３がオン状態のときは、ＭＯＳＦＥＴ１のゲ
ート容量Ｃiss と共振コイル８との共振により、ゲート
から共振コイル８、第２のダイオードＤ2 及び第３のス
イッチング素子ＳＷ3 を通ってソースへ電流が流れる。
従って、この実施例においても、制御部７から前記実施
例と同様に各スイッチング素子ＳＷ1 ，ＳＷ2 ，ＳＷ3
に対してオン、オフ制御信号が出力されることにより、
前記実施例と同様にＭＯＳＦＥＴ１がオン、オフ制御さ
れる。
【００２３】又、この実施例の構成では１個のＭＯＳＦ
ＥＴ１に必要な共振コイル８が１個のため、複数のＭＯ
ＳＦＥＴ１を並列に接続することが容易となり、スイッ
チング素子ＳＷ1 ，ＳＷ2 ，ＳＷ3 を増やさずに複数の
ＭＯＳＦＥＴ１を駆動できる。
ＥＴ１に必要な共振コイル８が１個のため、複数のＭＯ
ＳＦＥＴ１を並列に接続することが容易となり、スイッ
チング素子ＳＷ1 ，ＳＷ2 ，ＳＷ3 を増やさずに複数の
ＭＯＳＦＥＴ１を駆動できる。
【００２４】なお、本発明は前記実施例に限定されるも
のではなく、例えば、ＭＯＳＦＥＴに代えて接合形のＦ
ＥＴを使用してもよい。
のではなく、例えば、ＭＯＳＦＥＴに代えて接合形のＦ
ＥＴを使用してもよい。
【００２５】
【発明の効果】以上詳述したように本発明によれば、消
費電力が少なくなるとともに、発熱量を小さくすること
ができるため、放熱フィンの小型化が可能となって装置
全体を小さくできる。又、スイッチング素子の駆動電源
としてプラス及びマイナスの二つの電源を必要とせず、
しかも駆動回路用電源電圧を低くできる。
費電力が少なくなるとともに、発熱量を小さくすること
ができるため、放熱フィンの小型化が可能となって装置
全体を小さくできる。又、スイッチング素子の駆動電源
としてプラス及びマイナスの二つの電源を必要とせず、
しかも駆動回路用電源電圧を低くできる。
【図１】本発明を具体化した一実施例の駆動回路を示す
回路図である。
回路図である。
【図２】各スイッチング素子のオン、オフとゲート電圧
との関係を示す図である。
との関係を示す図である。
【図３】各スイッチング素子のオン、オフとゲート電圧
及びゲート電流との関係を示すタイムチャートである。
及びゲート電流との関係を示すタイムチャートである。
【図４】変更例の駆動回路を示す回路図である。
【図５】従来例の駆動回路を示す回路図である。
１…電界効果トランジスタとしてのＭＯＳＦＥＴ、２…
負荷、３…駆動回路用電源、４…第１の共振コイル、５
…第２の共振コイル、６…電圧検出部、７…制御部、８
…共振コイル、ａ，ｂ，ｃ，ｄ…接続点、ＳＷ1 …第１
のスイッチング素子、ＳＷ2 …第２のスイッチング素
子、ＳＷ3 …第３のスイッチング素子、Ｄ1 …第１のダ
イオード、Ｄ2 …第２のダイオード、Ｖ…負荷駆動用の
電源。
負荷、３…駆動回路用電源、４…第１の共振コイル、５
…第２の共振コイル、６…電圧検出部、７…制御部、８
…共振コイル、ａ，ｂ，ｃ，ｄ…接続点、ＳＷ1 …第１
のスイッチング素子、ＳＷ2 …第２のスイッチング素
子、ＳＷ3 …第３のスイッチング素子、Ｄ1 …第１のダ
イオード、Ｄ2 …第２のダイオード、Ｖ…負荷駆動用の
電源。
Claims (2)
- 【請求項１】 ドレインが負荷を介して負荷駆動用の電
源に接続されるとともに、ソースが接地され、ゲートに
印加される電圧に基づいて駆動される電界効果トランジ
スタと、 駆動回路用電源に接続された第１のスイッチング素子
と、 前記第１のスイッチング素子がオン状態のとき前記電界
効果トランジスタのゲート容量と共振する共振コイル
と、 一端が接地され他端が前記第１のスイッチング素子に接
続された第２のスイッチング素子と、 前記電界効果トランジスタのゲート側から前記第１のス
イッチング素子及び第２のスイッチング素子側への電流
の流れを阻止する第１のダイオードと、 一端が接地された第３のスイッチング素子と、 前記第３のスイッチング素子がオン状態のとき電界効果
トランジスタのゲート容量と共振する共振コイルと、 前記第３のスイッチング素子側から前記電界効果トラン
ジスタのゲート側への電流の流れを阻止する第２のダイ
オードと、 前記電界効果トランジスタのゲート電圧を検出する電圧
検出部と、 前記第１のスイッチング素子及び第２のスイッチング素
子のいずれか一方と第３のスイッチング素子とに交互に
オン、オフ制御信号を出力するとともに、前記電圧検出
部の検出信号に基づいて第１のスイッチング素子及び第
２のスイッチング素子のスイッチングの選択を行う制御
部とを備えた電界効果トランジスタスイッチの駆動回
路。 - 【請求項２】 前記第１のスイッチング素子がオン状態
のとき前記電界効果トランジスタのゲート容量と共振す
る共振コイルと、前記第３のスイッチング素子がオン状
態のとき電界効果トランジスタのゲート容量と共振する
共振コイルとは同じものである請求項１に記載の電界効
果トランジスタスイッチの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4994892A JPH05252014A (ja) | 1992-03-06 | 1992-03-06 | 電界効果トランジスタスイッチの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4994892A JPH05252014A (ja) | 1992-03-06 | 1992-03-06 | 電界効果トランジスタスイッチの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252014A true JPH05252014A (ja) | 1993-09-28 |
Family
ID=12845254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4994892A Pending JPH05252014A (ja) | 1992-03-06 | 1992-03-06 | 電界効果トランジスタスイッチの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868683B2 (en) | 2008-08-12 | 2011-01-11 | Infineon Technologies Ag | Switch using an accelerating element |
-
1992
- 1992-03-06 JP JP4994892A patent/JPH05252014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868683B2 (en) | 2008-08-12 | 2011-01-11 | Infineon Technologies Ag | Switch using an accelerating element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459945B2 (en) | Gate driving circuit and gate driving method of power MOSFET | |
| US7746156B1 (en) | Circuit and method for driving a junction field effect transistor | |
| JP4763606B2 (ja) | 半導体スイッチの高周波制御 | |
| US4992683A (en) | Load driver with reduced dissipation under reverse-battery conditions | |
| US7091753B2 (en) | Gate driving circuit | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
| US6891708B2 (en) | Reduced current and power consumption structure of drive circuit | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| JP3130443B2 (ja) | スイッチングレギュレータ | |
| JPH05252014A (ja) | 電界効果トランジスタスイッチの駆動回路 | |
| JP2002223157A (ja) | Ｍｏｓｆｅｔ等の電圧駆動型トランジスタの駆動回路 | |
| EP0177148A2 (en) | Power supplies using mosfet devices | |
| JP3515675B2 (ja) | 同期整流回路 | |
| JP2022103616A (ja) | スイッチング電源用回路及びスイッチング電源装置 | |
| JP3302206B2 (ja) | コンバータ | |
| JPH0583100A (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JP3702631B2 (ja) | 誘導性負荷の駆動装置 | |
| JP3700534B2 (ja) | 温度制御装置 | |
| JP2651971B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JP2001037214A (ja) | 電源回路 | |
| JPH1169779A (ja) | 電力変換器におけるゲート駆動回路 | |
| JPH10136646A (ja) | 同期整流器 | |
| JP2596163Y2 (ja) | チョッパ回路 | |
| JP3179961B2 (ja) | 同期整流回路及びスイッチング電源回路 |