JP3700534B2 - 温度制御装置 - Google Patents
温度制御装置 Download PDFInfo
- Publication number
- JP3700534B2 JP3700534B2 JP2000120410A JP2000120410A JP3700534B2 JP 3700534 B2 JP3700534 B2 JP 3700534B2 JP 2000120410 A JP2000120410 A JP 2000120410A JP 2000120410 A JP2000120410 A JP 2000120410A JP 3700534 B2 JP3700534 B2 JP 3700534B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- mos
- signal
- transformer
- peltier element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
- F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
- F25B2321/00—Details of machines, plants or systems, using electric or magnetic effects
- F25B2321/02—Details of machines, plants or systems, using electric or magnetic effects using Peltier effects; using Nernst-Ettinghausen effects
- F25B2321/021—Control thereof
- F25B2321/0212—Control thereof of electric power, current or voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B30/00—Energy efficient heating, ventilation or air conditioning [HVAC]
- Y02B30/70—Efficient control or regulation technologies, e.g. for control of refrigerant flow, motor or heating
Landscapes
- Control Of Temperature (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は温度制御装置に係り、例えば、半導体ウエハー等を加熱吸熱する装置に使用して好適する温度制御装置の改良に関する。
【０００２】
【従来の技術】
近年、地球温暖化を抑える観点から、フロンガスの代替的加熱吸熱手段としてベルチェ素子が注目されている。
このペルチェ素子で温度制御する温度制御装置としては、例えば図９に示すような構成が提案されている。
【０００３】
すなわち、ペルチェ素子１の近傍に温度測定用のセンサ３を配置して入力部５に接続し、この入力部５ではその測定温度に対応した測定値ＰＶとしての電気信号をコントローラ７へ出力し、このコントローラ７では設定値ＳＶとその測定値とを比較してその偏差を小さくするような制御出力に基づいたＰＷＭ信号をドライバ部９へ出力し、このドライバ部９ではそのＰＷＭ信号に応じた切換信号を形成してＨブリッジ回路１１へ出力する構成を有していた。
【０００４】
このＨブリッジ回路１１は、ＰチャネルおよびＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１とＴＲ２、ＰチャネルおよびＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ３とＴＲ４を１対ずつ直列接続し、ＭＯＳ・ＦＥＴトランジスタＴＲ１とＴＲ２の接続点とＴＲ３とＴＲ４の接続点との間にペルチェ素子１を接続し、ドライバ部９からの切換信号によってＭＯＳ・ＦＥＴトランジスタＴＲ１とＴＲ４を同時にオン／オフ動作させる時には、ＭＯＳ・ＦＥＴトランジスタＴＲ３とＴＲ２を同時にオフ／オン動作させるようになっている。
【０００５】
このような温度制御装置では、コントローラ７がペルチェ素子１による温度測定値ＰＶと設定値ＳＶを比較し、対象物に対する温度設定値ＳＶが対象物の周囲温度より低く、かつ例えば温度測定値ＰＶが設定値ＳＶを越えて高ければ、その偏差を小さくするような制御出力に基づいたＰＷＭ信号をドライバ部９へ出力し、ドライバ部９がそのＰＷＭ信号に基づき、Ｈ型ブリッジ回路１１のＭＯＳ・ＦＥＴトランジスタＴＲ１とＴＲ４をオン動作させる一方、ＭＯＳ・ＦＥＴトランジスタＴＲ３とＴＲ２をオフ動作させ、ペルチェ素子１にＭＯＳ・ＦＥＴトランジスタＴＲ１側からＴＲ４側へ駆動電流を流してこれを吸熱動作させることができる。
【０００６】
他方、例えば対象物に対する温度設定値ＳＶが対象物の周囲温度より低く、かつ温度測定値ＰＶが設定値ＳＶより低ければ、コントローラ７がその偏差を小さくするような制御出力に基づいたＰＷＭ信号をドライバ部９へ出力し、ドライバ部９によってＨ型ブリッジ回路１１のＭＯＳ・ＦＥＴトランジスタＴＲ３とＴＲ２をオン動作させる一方、ＭＯＳ・ＦＥＴトランジスタＴＲ１とＴＲ４をオフ動作させ、ペルチェ素子１にＭＯＳ・ＦＥＴトランジスタＴＲ３側からＴＲ２側へ駆動電流を流してこれを発熱動作させることができる。
【０００７】
従って、温度測定値ＰＶと設定値ＳＶの偏差が小さくなるような制御出力に基づくＰＷＭ信号を出力可能にコントローラ７を構成すれば、ペルチェ素子１をある一定温度に制御可能となる。
【０００８】
しかも、この温度制御装置では、ペルチェ素子１へ流す駆動電流を切換えるスイッチ素子として、抵抗性のオン導通損失を示すＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４を用いるから、スイッチ素子としてパイポーラトランジスタを用いる構成に比べ、スイッチ素子のオン導通損失が大幅に小さくなる利点がある。
【０００９】
ところで、図９において、ＰチャネルおよびＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４を使用してＨブリッジ回路１１を形成する理由は、次の通りである。
【００１０】
すなわち、全てＮチャネルＭＯＳ・ＦＥＴトランジスタを使用した場合、各ゲートには共通接地電位からのゲート電位を印加する必要があるが、ペルチェ素子１より低電位側（ロースイッチ側）に位置するＭＯＳ・ＦＥＴトランジスタＴＲ２、ＴＲ４のゲート電位は低くてあまり問題にならない反面、ペルチェ素子１より電源＋Ｖｃに近く高電位側（ハイスイッチ側）に位置するＭＯＳ・ＦＥＴトランジスタＴＲ１、ＴＲ３のゲート電位は高くする必要がある。
【００１１】
この状態で、ペルチェ素子１の両端電圧や電源＋Ｖｃ自体の電位が変動した場合、ＭＯＳ・ＦＥＴトランジスタＴＲ１、ＴＲ３のゲート電位が影響を受け易くなり、安定した動作を確保する観点から、電源側＋Ｖｃとの間で小さい電位差のゲート電圧で動作させることの可能なＰチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１、ＴＲ３をハイスイッチ側に使う必要があった。
【００１２】
逆に、全てＰチャネルＭＯＳ・ＦＥＴトランジスタを用いる場合も、ＭＯＳ・ＦＥＴトランジスタＴＲ２、ＴＲ４について同様のことが言える。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した温度制御装置は、ＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４でＨブリッジ回路１１を形成しているから、パイポーラトランジスタをスイッチ素子として用いる構成に比べてオン導通損失が小さい利点があるものの、ＰチャネルおよびＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４を混在してＨブリッジ回路１１を形成するから、オン導通時におけるＨブリッジ回路１１の損失が無視できない。
【００１４】
例えば図１０に示すように、１０Ｖの電源Ｖｄに対してオン抵抗ＲｏｎのＭＯＳ・ＦＥＴトランジスタおよび抵抗Ｒｐのペルチェ素子が直列接続される構成を考えた場合、ペルチェ素子には数Ａ〜数十Ａの電流を流すのが一般的であるし、ＰチャネルＭＯＳ・ＦＥＴトランジスタのオン抵抗Ｒｏｎが０．２Ω程度で、ＮチャネルＭＯＳ・ＦＥＴトランジスタのオン抵抗Ｒｏｎが０．０２Ω程度であるから、ＰチャネルＭＯＳ・ＦＥＴトランジスタのオン導体損失は５Ｗ程度に、ＮチャネルＭＯＳ・ＦＥＴトランジスタのオン導体損失は０．５Ｗ程度となる。
【００１５】
このように、上述した図９に示す温度制御装置では、Ｈブリッジ回路１１を形成するＰチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１、ＴＲ３によるオン導体損失を無視できず、改良が望まれている。
【００１６】
ところで、温度制御装置にあっては、スイッチ素子としてＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４とこの前段の回路構成との間で電気的な絶縁を確保し、ＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４と前段の回路構成とで異なる電源電圧で動作可能に構成して設計の自由度を向上させる観点から、図１１に示すようにパルストランスを用いる構成が検討されている。
【００１７】
すなわち、この構成は、パルストランスｔの一次側から二次側へ上述したＰＷＭ信号を伝送させ、この伝送されたＰＷＭ信号をダイオードｄで整流するとともに、ＭＯＳ・ＦＥＴトランジスタＴＲのゲート回路に接続した抵抗Ｒと、ゲートＧとソースＳ間に形成される入力容量Ｃｉｎとによってその整流信号を平滑し、平滑された切換信号によってＭＯＳ・ＦＥＴトランジスタＴＲを切換えるものであり、パルストランスｔの一次側と二次側間、換言すれば前段の回路構成とＭＯＳ・ＦＥＴトランジスタＴＲ間の絶縁を図るとともに、ゲート回路の電源を不要にして回路構成を簡略化したものである。符号Ｚは負荷である。
【００１８】
しかしながら、この図１１に示す構成を用いて図９のような温度制御装置を形成する場合、ＰＷＭ信号をそのままパルストランスｔを介して伝送することが困難であるから、回路構成の簡略化とＰＷＭ信号の正確な伝送の双方を達成するには特別の工夫が必要である。
【００１９】
本発明はそのような従来の課題を解決するためになされたもので、ペルチェ素子に流す駆動電流を切換えるＨブリッジ回路におけるオン導通時の損失が少なく、そのＨブリッジ回路と前段回路間の絶縁を図ることが可能で、設計の自由度が大きく回路構成の簡単な温度制御装置の提供を目的とする。
【００２０】
【課題を解決するための手段】
そのような課題を解決するために本発明の温度制御装置は、ペルチェ素子の動作に係る温度の検出結果に基づく２値コントロール信号を出力するコントローラと、短い期間でオン又はオフを繰返すパルス信号を出力する発振部と、それら２値コントロール信号とパルス信号を合成して得られた合成信号を一次側から二次側へ伝送するトランス部と、このトランス部の二次側出力を整流して合成信号から２値コントロール信号に関する切換信号を生成する整流部と、その切換信号の印加されるゲート回路を有する複数のＮチャネルＭＯＳ・ＦＥＴトランジスタをＨブリッジ形に組合せてなるＨブリッジ回路であって、各ゲート回路を流れる信号がその整流部側へ帰線を介して回帰されるよう当該ＭＯＳ・ＦＥＴトランジスタが接続され、かつそれらＭＯＳ・ＦＥＴトランジスタ間に上記ペルチェ素子が接続され、その切換信号によってそのペルチェ素子へ流す駆動電流の方向を切換えるＨブリッジ回路とを備えている。
【００２１】
しかも、本発明の温度制御装置では、同じ周波数を有し互いに短いオン又はオフ期間でずれた複数の単位パルス信号からなるパルス信号を出力するよう上記発振部が形成されている。
【００２２】
さらに、本発明の温度制御装置では、上記ＭＯＳ・ＦＥＴトランジスタのオフ時にＭＯＳ・ＦＥＴトランジスタの入力回路を短絡させる短絡部を有し、短いオン又はオフ期間をＭＯＳ・ＦＥＴトランジスタのターンオフ時間より短い期間に選定されている。
【００２３】
そして、本発明の温度制御装置では、複数の上記ＭＯＳ・ＦＥＴトランジスタに対応して個別に接続された単位トランス部および単位整流部を有して上記トランス部および整流部を形成し、上記ペルチェ素子の発熱又は吸熱動作に対応させてそれら単位トランス部および単位整流部を切換え動作させるよう上記コントローラを形成すると良い。
【００２４】
さらにまた、本発明の温度制御装置では、上記２値コントロール信号のデューティー比を変化させるよう上記コントローラを形成すると良い。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明に係る温度制御装置の実施の形態を示すブロック図である。
【００２６】
図１において、センサ１３は例えば熱電対等のような温度測定素子であり、後述する公知のペルチェ素子１５又はペルチェ素子１５で加熱冷却する対象物（図示せず。）の近傍に配置され、入力部１７に接続されている。
【００２７】
入力部１７は、センサ１３とともに機能してその温度測定値ＰＶとしての検出温度信号を出力するもので、コントローラ１９に接続されている。
【００２８】
コントローラ１９は、例えばＰＩＤ演算する制御演算部およびＰＷＭ信号を発生するＰＷＭ発生器（いずれも図示せず。）を有してなり、入力部１７からの温度測定値ＰＶと所定の温度設定値ＳＶから、例えばＰＩＤ演算してその偏差を小さくするように制御出力量をＰＷＭ発生器に入力し、制御出力量をパルス幅信号（デューティー比）に変換したＰＷＭ信号（２値コントロール信号）を出力する機能を有する。
【００２９】
図２はコントローラ１９から出力されるＰＷＭ信号を示しており、同図Ａは例えば温度測定値ＰＶが設定値ＳＶを越えて高い場合に出力されるデューティー比（ＯＮ期間）の小さいＰＷＭ信号であり、同図Ｂは温度測定値ＰＶが設定値ＳＶを越えて低い場合に出力されるデューティー比（ＯＮ期間）の大きいＰＷＭ信号である。
【００３０】
コントローラ１９は、対象物に対する温度設定値ＳＶが対象物の周囲温度よりも低く、かつ温度測定値ＰＶが設定値ＳＶを越えて高い場合には、ＰＩＤ演算などの制御出力量を０−５０％の範囲とし、その範囲においてＰＷＭ信号のデューティー比を１００−０％としたＰＷＭ信号を後述する単位トランス部２１ａ、２１ｄに出力し、ペルチェ素子１５を吸熱動作させるような機能を有している。
【００３１】
一方、対象物に対する温度設定値ＳＶが対象物の周囲温度よりも高く、かつ温度測定値ＰＶが設定値ＳＶよりも低い場合には、ＰＩＤ演算などの制御出力量を５０−１００％の範囲とし、その範囲においてＰＷＭ信号のデューティー比を０−１００％としたＰＷＭ信号を後述する単位トランス部２１ｂ、２１ｃに出力し、ペルチェ素子１５を発熱動作させるような機能を有している。
【００３２】
図１に示す発振部２３は、同じ周波数を有し互いにオン期間又はオフ期間が重ならず所定の極めて短い期間だけずれた後述する２個の単位パルス信号Ｓ１、Ｓ２を出力するものであり、トランス部２１に接続されている。
【００３３】
この発振部２３は、図３に示すように、図示しない例えば自励式発振回路からの発振パルス信号がＣＬＫ端に入力され、負論理出力端−Ｑ（便宜上、符号−を付す。）とＤ端どうしを接続したＤフリップフロップＦ／Ｆと、このフリップフロップＦ／Ｆの正論理出力端Ｑから抵抗Ｒ１およびコンデンサＣ１の時定数回路を介して接続されたインバータ形のシュミット回路２３ａと、これに直列接続されたインバータ２３ｂと、このインバータ２３ｂの出力端およびフリップフロップＦ／Ｆの正論理出力端Ｑが接続された２入力ＡＮＤゲート２３ｃと、シュミット回路２３ａの出力端とフリップフロップ回路Ｆ／Ｆの負論理出力端−Ｑが接続された２入力ＡＮＤゲート２３ｄとを有して形成されている。
【００３４】
この発振部２３では、フリップフロップＦ／Ｆの正論理出力端Ｑ（Ａ点）および負論理出力端−Ｑ（Ｂ点）から図４Ａ、Ｂのようなパルス信号が出力され、抵抗Ｒ１とコンデンサＣ１の接続点（Ｃ点）では同図Ｃのような波形信号となり、シュミット回路２３ａの出力側（Ｄ点）からはそのしきい値に応じて立上がりと立ち下がりの遅れた同図Ｄのようなパルス信号が出力され、インバータ２３ｂの出力側（Ｅ点）からは同図Ｅのようなパルス信号が出力され、各々２入力ＡＮＤゲート２３ｃ、２３ｄへ入力される。
【００３５】
そのため、２入力ＡＮＤゲート２３ｃからは、図４Ｆに示すような単位パルス信号Ｓ１が図１のトランス部２１へ出力され、２入力ＡＮＤゲート２３ｄからは、図４Ｇに示すように、単位パルス信号Ｓ１とは周波数が同じでオン期間が重ならず極めて短い間隙Ｚだけ前後で離れた単位パルス信号Ｓ２がトランス部２１へ出力される。
【００３６】
図１のトランス部２１は、それらＰＷＭ信号とパルス信号を合成して得られた合成信号を一次側から二次側へ伝送するものであり、整流部２５に接続されている。
【００３７】
トランス部２１は、図５に示すように４個の単位トランス部２１ａ、２１ｂ、２１ｃ、２１ｄを有して形成されており、整流部２５は、同図に示すように各々単位トランス部２１ａ、２１ｂ、２１ｃ、２１ｄに直列接続された４個の単位整流部２５ａ、２５ｂ、２５ｃ、２５ｄを有して形成されている。
【００３８】
各単位トランス部２１ａ〜２１ｄおよび各単位整流部２５ａ〜２５ｄは各々同一の回路構成を有しており、例えば単位トランス部２１ａおよび単位整流部２５ａは図６のように形成されている。
【００３９】
すなわち、コントローラ１９からのＰＷＭ信号および発振部２３からの単位パルス信号Ｓ１の入力される２入力ＡＮＤゲート２１ａ１と、ＰＷＭ信号および単位パルス信号Ｓ２の入力される２入力ＡＮＤゲート２１ａ２と、これら２入力ＡＮＤゲート２１ａ１、２１ａ２の出力信号がゲート（Ｇ）に加えられたプッシュプル構成のＦＥＴトランジスタＴＲ５、ＴＲ６と、一次側Ｔ１および二次側Ｔ２を有し、一次側Ｔ１の両端がそれらＦＥＴトランジスタＴＲ５、ＴＲ６のドレイン（Ｄ）に接続されたトランスＴとを有しており、二次側Ｔ２が図１の整流部２５を形成する単位整流部２５ａに接続されている。
なお、トランスＴの一次側Ｔ１の中点には電源Ｖｃが接続されている。
【００４０】
この単位トランス部２１ａでは、２入力ＡＮＤゲート２１ａ１からＰＷＭ信号および単位パルス信号Ｓ１の合成信号が出力され、ＦＥＴトランジスタＴＲ５でスイッチングされてトランスＴに出力される一方、２入力ＡＮＤゲート２１ａ２からＰＷＭ信号および単位パルス信号Ｓ２の合成信号が出力され（図７Ｄ参照）、ＦＥＴトランジスタＴＲ６でスイッチングされてトランスＴに出力され（同図Ｅ参照）、それら２つの一次側合成信号がトランスＴの一次側Ｔ１から二次側Ｔ２へ伝送される。
【００４１】
トランスＴの二次側Ｔ２に伝送された２つの二次側合成信号は、例えばトランスＴの二次側Ｔ２の一端に図７Ｆに示すような波形となって伝送され、トランスＴの二次側Ｔ２の他端に図７Ｇに示すような波形となって伝送され、互いに間隙Ｚに相当する期間ずれている。なお、図７はＰＷＭ信号の例えばＯＮ期間のみを示している。
【００４２】
単位整流部２５ａは、図６に示すように、トランスＴの二次側Ｔ２の両端に順方向接続された半波整流用のダイオードｄ２、ｄ３からなり、ダイオードｄ２、ｄ３のカソード側は共通接続されており、図７Ｆ、Ｇに示すような波形から切換信号として短い間隙Ｚで断続する断続ＰＷＭ信号を生成するもので、ダイオードｄ４および抵抗Ｒ２を介して図１および図５に示すＨブリンジ回路２７を形成するＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７のゲート（Ｇ）および短絡部２９に接続されている。図５では短絡部２９の図示を省略した。
【００４３】
なお、この断続ＰＷＭ信号は、正確には間隙Ｚで断続するものではないが、上述したＰＷＭ信号のＯＮレベルからみれば断続したものと考えられる。
【００４４】
図５において、Ｈブリッジ回路２７は、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７のドレイン（Ｄ）を電源Ｖｃに接続しソース（Ｓ）をＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ８のドレイン（Ｄ）に接続し、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ９のドレイン（Ｄ）を電源Ｖｃに接続しソース（Ｓ）をＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１０のドレイン（Ｄ）に接続し、ＭＯＳ・ＦＥＴトランジスタＴＲ８とＴＲ１０のソース（Ｓ）どうしを共通接地して形成されており、ＭＯＳ・ＦＥＴトランジスタＴＲ７とＴＲ８の接続点とＴＲ９とＴＲ１０の接続点間にペルチェ素子１５が橋絡するように接続されている（図６参照）。
【００４５】
４個のＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート（Ｇ）には、図６に示すように、単位整流部２５ａ〜２５ｄがダイオードｄ４および抵抗Ｒ２を介して接続される一方、ソース（Ｓ）が帰線Ｆを介してトランスＴの二次側Ｔ２の中点に接続されており、切換信号によってＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０がオン／オフ切換え動作されるようになっている。
【００４６】
そして、上述したようにコントローラ１９は、単位トランス部２１ａ〜２１ｄのうち単位トランス部２１ａと２１ｄの選択と、単位トランス部２１ｂと２１ｃの選択を切換え、これら単位トランス部２１ａと２１ｄ又は単位トランス部２１ｂと２１ｃへ、ＰＷＭ信号を切換え供給する機能を有しており、これによってＭＯＳ・ＦＥＴトランジスタＴＲ７とＴＲ１０を同時にオン／オフ動作させる時、ＭＯＳ・ＦＥＴトランジスタＴＲ８とＴＲ９を同時にオフ／オン動作されるようになっている。
【００４７】
図１に示す短絡部２９は、上述した単位整流部２５ａ〜２５ｄに対応した単位短絡部２９ａ、２９ｂ〜を有して形成されており、各単位短絡部２９ａ、２９ｂ〜は各々同一の回路構成となっている。単位整流部２５ｃ、２５ｄに対応する単位短絡部の図示は省略した。
【００４８】
単位短絡部２９ａ、２９ｂは、例えば図６に示すように、ダイオードｄ４のアノード側にベースが、カソード側にエミッタが、コレクタがトランスＴの二次側Ｔ２の中点に接続されたトランジスタＴＲ１１と、ベースとコレクタ間に接続された抵抗Ｒ４から形成されており、ダイオードｄ４のカソード側すなわちトランジスタＴＲ７のエミッタ側電圧がベース側より高くなったとき、オン動作してＭＯＳ・ＦＥＴトランジスタＴＲ７、ＴＲ８のオフ動作時にこのゲート回路を短絡し、ＭＯＳ・ＦＥＴトランジスタＴＲ７、ＴＲ８の入力容量に蓄電された電荷を、そのＭＯＳ・ＦＥＴトランジスタＴＲ７、ＴＲ８の入力容量と抵抗Ｒ２で決定される時定数で急激に放電させるものである。
【００４９】
なお、図では単位短絡部２９ａ、２９ｂ以外の単位短絡部の図示は省略するが、構成および機能は同様である。
【００５０】
次に、上述した本発明に係る温度制御装置の動作を簡単に説明する。
まず、センサ１３からの測定信号に基づき入力部１７からコントローラ１９へ出力された温度測定値ＰＶが設定値ＳＶより高く、ペルチェ素子１５を吸熱動作させる場合を説明する。
【００５１】
この場合、コントローラ１９は、温度測定値ＰＶと設定値ＳＶとの偏差に基づきＰＩＤ演算し、その偏差を小さくするような制御出力に基づいたＰＷＭ信号（図２Ａ）をトランス部２１、すなわち図５の単位トランス部２１ａ、２１ｄへ出力する。
【００５２】
例えば図６に示す単位トランス部２１ａには、発振部２３から図７ＡおよびＢのような単位パルス信号Ｓ１、Ｓ２が加えられており、単位トランス部２１ａではそれらＰＷＭ信号および単位パルス信号Ｓ１、Ｓ２とが合成され、一次側合成信号がＦＥＴトランジスタＴＲ５、ＴＲ６でスイッチングされてトランスＴの一次側Ｔ１に加えられる。合成断続ＰＷＭ信号が断続信号であることから、これが二次側Ｔ２へ伝送される。
【００５３】
トランスＴの二次側Ｔ２に出力された合成信号は、単位整流部２５ａで半波整流されるとともに図７Ｈおよび図８に示すような断続ＰＷＭ信号が生成され、この信号がダイオードｄ４および抵抗Ｒ２を介してＭＯＳ・ＦＥＴトランジスタＴＲ７のゲート回路へ加えられ、ＭＯＳ・ＦＥＴトランジスタＴＲ７がオン導通動作する。単位トランス部２１ｄおよび単位整流部２５ｄも同様である。
【００５４】
単位トランス部２１ｄにも、同様にＰＷＭ信号および単位パルス信号Ｓ１、Ｓ２と加えられて合成されるとともにトランスＴに伝送され、単位整流部２５ｄにて同様な断続ＰＷＭ信号が生成され、この信号がＭＯＳ・ＦＥＴトランジスタＴＲ１０のゲート回路へ加えられ、ＭＯＳ・ＦＥＴトランジスタＴＲ１０がオン導通動作する。
【００５５】
他方、単位トランス部２１ｂ、２１ｃには、ＰＷＭ信号が出力されないので、ＰＷＭ信号および単位パルス信号Ｓ１、Ｓ２の合成信号はローレベルとなりＭＯＳ・ＦＥＴトランジスタＴＲ８、ＴＲ９はオフ動作状態となる。
【００５６】
そのため、図５に示すペルチェ素子１５には、ＭＯＳ・ＦＥＴトランジスタＴＲ７側からＴＲ１０側へ駆動電流が流れ、吸熱動作して対象物を冷却できる。
【００５７】
次に、センサ１３からの測定信号に基づき入力部１７からコントローラ１９へ出力された温度測定値ＰＶが設定値ＳＶより低くて、ペルチェ素子１５を加熱動作させる場合を説明する。
【００５８】
この場合、コントローラ１９は、温度測定値ＰＶと設定値ＳＶとの偏差が小さくなるような制御出力に基づいたＰＷＭ信号（図２Ｂ）をトランス部２１、すなわち図５の単位トランス部２１ｂ、２１ｃへ出力する。
【００５９】
そのため、単位トランス部２１ｂ、２１ｃおよび単位整流部２５ｂ、２５ｃによって、ＭＯＳ・ＦＥＴトランジスタＴＲ８、ＴＲ９がオン導通動作する一方、ＭＯＳ・ＦＥＴトランジスタＴＲ７、ＴＲ１０がオフ動作状態となり、図５のペルチェ素子１５にはＭＯＳ・ＦＥＴトランジスタＴＲ９側からＴＲ８側へ駆動電流が流れ、発熱動作して対象物を加熱できる。
【００６０】
そして、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０がオン状態では、単位短絡部２９ａ〜２９ｄのトランジスタＴＲ７が逆バイアスのかかった状態となってオフ状態となり、ダイオードｄ４の動作とあいまってＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路は短絡されない状態となる。
【００６１】
他方、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０がオフ状態になると、トランジスタＴＲ７にバイアスがかかった状態となってオン状態となり、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路が短絡され、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路に形成される入力容量に蓄電された電荷が急激に放電され、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０が急激にオフ状態に切換わる。
【００６２】
もっとも、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０は、断続ＰＷＭ信号としての切換信号でオンオフ動作されているから、図８に示すように、ＰＷＭ信号に基づきゲート電圧にも僅かな期間で断期間が生じるが、この断期間がＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０の入力容量と抵抗Ｒ２との時定数より十分小さく設定されていれば、ＰＷＭ信号の期間中にわたってＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０がオン制御される。
【００６３】
特に、その断期間すなわち上述した期間Ｚが、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０の短絡時のターンオフ時間より短く設定されていれば、確実である。
【００６４】
このように本発明の温度制御装置では、ペルチェ素子１５に係る温度の検出結果に基づく温度測定値ＰＶを入力部１７からコントローラ１９へ出力し、このコントローラ１９ではそれら温度測定値ＰＶと設定値ＳＶとの偏差を小さくするような制御出力に基づいたＰＷＭ信号をトランス部２１へ出力し、このトランス部２１では発振部２３からのパルス信号Ｓ１、Ｓ２とＰＷＭ信号との合成信号をトランスＴの一次側から二次側を経て整流部２５へ伝送し、この整流部２５ではその二次側出力を整流して合成信号からＰＷＭ信号に関する切換信号を生成し、４個のＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０をＨブリッジ形に組合せるとともに各ゲート回路を流れる信号が帰線Ｆを介して整流部２５側へ回帰されるよう形成してなるＨブリッジ回路２７を有し、それらＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路へその切換信号を印加してそのＨブリッジ回路２７をスイッチ動作させ、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０の負荷間に接続されたペルチェ素子１５へ流す駆動電流の方向を切換えるとともに、駆動電流の大きさをＰＷＭ信号のデューティー比により制御可能に構成した。
【００６５】
従って、Ｈブリッジ回路２７を形成するＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路を流れる電流は、帰線Ｆを介して整流部２５側へ回帰され、電源＋Ｖｃから当該ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０を流れる駆動電流に影響せず、個々のＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０において任意のゲート電圧の印加が可能となり、高いレベルのゲート電圧を使用する必要がなくなる。
【００６６】
すなわち、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のフローティングドライブが可能となる。
【００６７】
これにより、従来のようにＰチャネルＭＯＳ・ＦＥＴトランジスタを使用せず、負荷としてのペルチェ素子１５のハイレベル側およびローレベル側の双方にＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０を配置することが可能となり、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のみでＨブリッジ回路２７を形成できる。
【００６８】
そのため、ＰチャネルＭＯＳ・ＦＥＴトランジスタよりもオン導通時の損失抵抗が極めて低いＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のみを使用してＨブリッジ回路２７を形成できるから、オン導通時の損失を極めて低く抑えることができるし、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０自体の発熱も小さくなるうえこれらの配置スペースも狭くしたり小型化することが可能となる。
【００６９】
しかも、ＰＷＭ信号のパルス幅（デューティー比）を可変することにより、ペルチェ素子へ流す駆動電流の導通期間を制御してペルチェ素子の発熱吸熱を簡単に制御できる。
【００７０】
さらに、本発明の温度制御装置にあっては、トランス部２１を設けて前段と後段を電気的に切り離して絶縁を確保できるから、コントローラ１９以前とペルチェ素子１５を駆動するＨブリッジ回路２７との間で、異なる電源電圧の使用が可能となり、設計の自由度が向上する。
【００７１】
また、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のオフ動作時にこのゲート回路を短絡してその入力容量に蓄電された電荷を急激に放電させることができるから、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０において比較的大きな入力容量が形成されていても、ＰＷＭ信号がオフに変化すると、速やかにゲート電圧が低下してターンオフ時間が短くなり、極めて正確な切換えを確保できる。
【００７２】
さらにまた、ペルチェ素子１５へ流す駆動電流の方向を制御するＰＷＭ信号に対し、単位パルス信号Ｓ１、Ｓ２相互間の短い断期間Ｚを含んで連続するＰＷＭ信号と合成して断続ＰＷＭ信号を生成するから、トランス部２１を介してＰＷＭ信号の確実な伝送が可能となり、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路および上述した短絡部２９ａ、２９ｂ〜の電源も不要となり、回路構成の簡素化とＰＷＭ信号の正確な伝送の双方を達成できる。
【００７３】
そして、上述した実施の形態では、４個のＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０に対応させた単位トランス部２１ａ〜２１ｄや単位整流部２５ａ〜２５ｄでトランス部２１や整流部２５を形成したから、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のフローティングドライブ構成や、Ｈブリッジ回路２７と前段回路構成との間の電気的絶縁の確保が、確実に達成される利点がある。
【００７４】
上述した実施の形態では、短い断期間Ｚを含む断続ＰＷＭ信号を、オン期間又はオフ期間が重ならず極めて短い期間Ｚだけずれた２個の単位パルス信号Ｓ１、Ｓ２を用いて形成したが、本発明ではこれに限定されず、短い期間Ｚだけずれた複数のパルス信号を用いて形成することも可能であり、更に、オン又はオフ期間に対して極めて短い期間Ｚでオフ又はオン期間を繰返す単一のパルス信号を用いれば本発明の目的達成が可能であり、これに合せて発振部２３を形成すれば良い。
【００７５】
もっとも、上述したように、オン期間又はオフ期間が重ならず極めて短い期間Ｚだけずれた２個の単位パルス信号Ｓ１、Ｓ２を用いて発振部２３を形成する構成では、パルス信号を形成するその回路構成が簡単となる利点がある。
【００７６】
さらに、短い期間Ｚも、短絡部２３のオン動作によってゲート電圧が短絡された状態下のＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のターンオフ時間より好ましく短絡時のターンオフ時間より十分小さく、かつトランス部２１を確実かつ容易に伝送できる繰返し信号となるように設定されていれば良い。
【００７７】
さらにまた、上述した実施の形態では、トランス部２１、整流部２５および短絡部２９が、単位トランス部２１ａ〜２１ｄ、単位整流部２５ａ〜２５ｄおよび単位短絡部２９ａ、２９ｂ〜から形成される例を説明した。
【００７８】
しかし、本発明はこれに限定されず、単一のトランス部２１、整流部２５および短絡部２９で構成可能である。
【００７９】
そして、Ｈブリッジ回路２７も、４個のＮチャネルＭＯＳ・ＦＥＴトランジスタからなり、各ゲート回路を流れる信号が当該ＭＯＳ・ＦＥＴトランジスタから整流部側へ帰線Ｆを介して回帰されるよう接続形成されて形成され、かつＭＯＳ・ＦＥＴトランジスタの負荷間にペルチェ素子を接続するよう形成されていれば、具体的回路構成は任意である。
【００８０】
また、本発明のコントローラ１９は、入力部１７からの温度測定値ＰＶと設定値ＳＶとの偏差に基づきＰＩＤ演算する機能を有する旨説明したが、本発明のコントローラ１９の機能はそれに限定されず、入力部１７からの温度測定値ＰＶと設定値ＳＶとの偏差に基づき、その偏差を小さくするような情報を有する２値コントロール信号を出力するよう形成すれば、その目的達成が可能であり、そのデューティー比を可変すればペルチェ素子の温度制御も容易である。
【００８１】
【発明の効果】
以上説明したように本発明に係る温度制御装置は、ペルチェ素子に係る温度の検出結果に基づく２値コントロール信号をコントローラから出力し、短い期間でオン又はオフを繰返すパルス信号であって同じ周波数を有し互いに短いオン又はオフ期間でずれた複数の単位パルス信号からなるパルス信号を発振部から出力し、それら２値コントロール信号とパルス信号を合成し短い期間で断続する断続２値信号を上記合成信号として伝送してトランス部の一次側から二次側へ伝送し、整流部でその二次側出力を整流して合成信号から２値コントロール信号に関する切換信号を生成し、その切換信号の印加されるゲート回路を有する複数のＮチャネルＭＯＳ・ＦＥＴトランジスタでＨブリッジ構成を形成するとともに各ゲート回路を流れる信号を帰線を介して整流部側へ回帰させるよう接続してＨブリッジ回路を形成し、その切換信号によってＨブリッジ回路でペルチェ素子へ流す駆動電流の方向を切換えるとともに、それらＭＯＳ・ＦＥＴトランジスタのオフ時にそれらのゲート回路を短絡させる短絡部を形成し、それら短いオン又はオフ期間を上記ＭＯＳ・ＦＥＴトランジスタのターンオフ時間より短い期間に選定した。
そのため、ペルチェ素子に流す駆動電流を切換えるＨブリッジ回路におけるオン導通時の損失が少なくなるうえ、そのＨブリッジ回路と前段回路間の電気的絶縁を図ることが可能で、設計の自由度が大きくなるうえ、制御用の２値コントロール信号を確実に伝送させるとともに正確な切換えを確保できる。
また、複数のＭＯＳ・ＦＥＴトランジスタに対応して個別に接続された単位トランス部および単位整流部を有してトランス部および整流部を形成し、ペルチェ素子の加熱又は吸熱動作に対応させて単位トランス部および単位整流部を切換え動作させるようコントローラを形成する構成では、それらＭＯＳ・ＦＥＴトランジスタのフローティングドライブや、Ｈブリッジ回路と前段回路間の電気的絶縁を確実に図ることができる。
さらにまた、上記２値コントロール信号のデューティー比を変化させるよう上記コントローラを形成する構成では、そのデューティー比の可変によってペルチェ素子に通電する駆動電流を簡単に可変制御できるから、温度制御も容易となる。
【図面の簡単な説明】
【図１】本発明に係る温度制御装置の実施の形態を示すブロック図である。
【図２】図１中のコントローラからのＰＷＭ信号を示す波形図である。
【図３】図１中の発振部の構成例を示す回路図である。
【図４】図１中の発振部の動作を示す波形図である。
【図５】図１中のトランス部、整流部およびＨブリッジ回路の構成例を示す図である。
【図６】図５中の単位トランス部および単位整流部を示す回路図である。
【図７】図５中の単位トランス部および単位整流部の動作を示す波形図である。
【図８】図５中の単位整流部の動作を示す波形図である。
【図９】従来の温度制御装置を示すブロック回路図である。
【図１０】ＭＯＳＦＥＴの接点導通損失を説明する回路図である。
【図１１】従来の温度制御装置の参考となる回路図である。
【符号の説明】
１、１５ ペルチェ素子
３、１３ センサ
５、１７ 入力部
７、１９ コントローラ
９ ドライバ部
１１、２７ Ｈブリッジ回路
２１ トランス部
２１ａ、２１ｂ、２１ｃ、２１ｄ 単位トランス部
２１ａ１、２１ａ２ ２入力ＡＮＤゲート
２３ 発振部
２３ａ シュミット回路
２３ｂ インバータ
２３ｃ、２３ｄ ２入力ＡＮＤゲート
２５ 整流部
２５ａ、２５ｂ、２５ｃ、２５ｄ 単位整流部
２９ 短絡部
２９ａ、２９ｂ 単位短絡部
Ｃｉｎ 入力容量
ｄ、ｄ１、ｄ２、ｄ３、ｄ４ ダイオード
Ｖｃ、Ｖｄ 電源
Ｆ 帰線
Ｒ、Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗
Ｒｏｎ ＭＯＳＦＥＴのオン抵抗
Ｒｐ 負荷抵抗
Ｔ、ｔ トランス
Ｔ１ 一次側
Ｔ２ 二次側
ＴＲ１、ＴＲ３ ＰチャネルＭＯＳ・ＦＥＴトランジスタ
ＴＲ、ＴＲ２、ＴＲ４、ＴＲ７、ＴＲ８、ＴＲ９、ＴＲ１０ ＮチャネルＭＯＳ・ＦＥＴトランジスタ
ＴＲ５、ＴＲ６ ＦＥＴトランジスタ
ＴＲ１１ トランジスタ
Ｚ 負荷
【発明の属する技術分野】
本発明は温度制御装置に係り、例えば、半導体ウエハー等を加熱吸熱する装置に使用して好適する温度制御装置の改良に関する。
【０００２】
【従来の技術】
近年、地球温暖化を抑える観点から、フロンガスの代替的加熱吸熱手段としてベルチェ素子が注目されている。
このペルチェ素子で温度制御する温度制御装置としては、例えば図９に示すような構成が提案されている。
【０００３】
すなわち、ペルチェ素子１の近傍に温度測定用のセンサ３を配置して入力部５に接続し、この入力部５ではその測定温度に対応した測定値ＰＶとしての電気信号をコントローラ７へ出力し、このコントローラ７では設定値ＳＶとその測定値とを比較してその偏差を小さくするような制御出力に基づいたＰＷＭ信号をドライバ部９へ出力し、このドライバ部９ではそのＰＷＭ信号に応じた切換信号を形成してＨブリッジ回路１１へ出力する構成を有していた。
【０００４】
このＨブリッジ回路１１は、ＰチャネルおよびＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１とＴＲ２、ＰチャネルおよびＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ３とＴＲ４を１対ずつ直列接続し、ＭＯＳ・ＦＥＴトランジスタＴＲ１とＴＲ２の接続点とＴＲ３とＴＲ４の接続点との間にペルチェ素子１を接続し、ドライバ部９からの切換信号によってＭＯＳ・ＦＥＴトランジスタＴＲ１とＴＲ４を同時にオン／オフ動作させる時には、ＭＯＳ・ＦＥＴトランジスタＴＲ３とＴＲ２を同時にオフ／オン動作させるようになっている。
【０００５】
このような温度制御装置では、コントローラ７がペルチェ素子１による温度測定値ＰＶと設定値ＳＶを比較し、対象物に対する温度設定値ＳＶが対象物の周囲温度より低く、かつ例えば温度測定値ＰＶが設定値ＳＶを越えて高ければ、その偏差を小さくするような制御出力に基づいたＰＷＭ信号をドライバ部９へ出力し、ドライバ部９がそのＰＷＭ信号に基づき、Ｈ型ブリッジ回路１１のＭＯＳ・ＦＥＴトランジスタＴＲ１とＴＲ４をオン動作させる一方、ＭＯＳ・ＦＥＴトランジスタＴＲ３とＴＲ２をオフ動作させ、ペルチェ素子１にＭＯＳ・ＦＥＴトランジスタＴＲ１側からＴＲ４側へ駆動電流を流してこれを吸熱動作させることができる。
【０００６】
他方、例えば対象物に対する温度設定値ＳＶが対象物の周囲温度より低く、かつ温度測定値ＰＶが設定値ＳＶより低ければ、コントローラ７がその偏差を小さくするような制御出力に基づいたＰＷＭ信号をドライバ部９へ出力し、ドライバ部９によってＨ型ブリッジ回路１１のＭＯＳ・ＦＥＴトランジスタＴＲ３とＴＲ２をオン動作させる一方、ＭＯＳ・ＦＥＴトランジスタＴＲ１とＴＲ４をオフ動作させ、ペルチェ素子１にＭＯＳ・ＦＥＴトランジスタＴＲ３側からＴＲ２側へ駆動電流を流してこれを発熱動作させることができる。
【０００７】
従って、温度測定値ＰＶと設定値ＳＶの偏差が小さくなるような制御出力に基づくＰＷＭ信号を出力可能にコントローラ７を構成すれば、ペルチェ素子１をある一定温度に制御可能となる。
【０００８】
しかも、この温度制御装置では、ペルチェ素子１へ流す駆動電流を切換えるスイッチ素子として、抵抗性のオン導通損失を示すＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４を用いるから、スイッチ素子としてパイポーラトランジスタを用いる構成に比べ、スイッチ素子のオン導通損失が大幅に小さくなる利点がある。
【０００９】
ところで、図９において、ＰチャネルおよびＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４を使用してＨブリッジ回路１１を形成する理由は、次の通りである。
【００１０】
すなわち、全てＮチャネルＭＯＳ・ＦＥＴトランジスタを使用した場合、各ゲートには共通接地電位からのゲート電位を印加する必要があるが、ペルチェ素子１より低電位側（ロースイッチ側）に位置するＭＯＳ・ＦＥＴトランジスタＴＲ２、ＴＲ４のゲート電位は低くてあまり問題にならない反面、ペルチェ素子１より電源＋Ｖｃに近く高電位側（ハイスイッチ側）に位置するＭＯＳ・ＦＥＴトランジスタＴＲ１、ＴＲ３のゲート電位は高くする必要がある。
【００１１】
この状態で、ペルチェ素子１の両端電圧や電源＋Ｖｃ自体の電位が変動した場合、ＭＯＳ・ＦＥＴトランジスタＴＲ１、ＴＲ３のゲート電位が影響を受け易くなり、安定した動作を確保する観点から、電源側＋Ｖｃとの間で小さい電位差のゲート電圧で動作させることの可能なＰチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１、ＴＲ３をハイスイッチ側に使う必要があった。
【００１２】
逆に、全てＰチャネルＭＯＳ・ＦＥＴトランジスタを用いる場合も、ＭＯＳ・ＦＥＴトランジスタＴＲ２、ＴＲ４について同様のことが言える。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した温度制御装置は、ＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４でＨブリッジ回路１１を形成しているから、パイポーラトランジスタをスイッチ素子として用いる構成に比べてオン導通損失が小さい利点があるものの、ＰチャネルおよびＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４を混在してＨブリッジ回路１１を形成するから、オン導通時におけるＨブリッジ回路１１の損失が無視できない。
【００１４】
例えば図１０に示すように、１０Ｖの電源Ｖｄに対してオン抵抗ＲｏｎのＭＯＳ・ＦＥＴトランジスタおよび抵抗Ｒｐのペルチェ素子が直列接続される構成を考えた場合、ペルチェ素子には数Ａ〜数十Ａの電流を流すのが一般的であるし、ＰチャネルＭＯＳ・ＦＥＴトランジスタのオン抵抗Ｒｏｎが０．２Ω程度で、ＮチャネルＭＯＳ・ＦＥＴトランジスタのオン抵抗Ｒｏｎが０．０２Ω程度であるから、ＰチャネルＭＯＳ・ＦＥＴトランジスタのオン導体損失は５Ｗ程度に、ＮチャネルＭＯＳ・ＦＥＴトランジスタのオン導体損失は０．５Ｗ程度となる。
【００１５】
このように、上述した図９に示す温度制御装置では、Ｈブリッジ回路１１を形成するＰチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１、ＴＲ３によるオン導体損失を無視できず、改良が望まれている。
【００１６】
ところで、温度制御装置にあっては、スイッチ素子としてＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４とこの前段の回路構成との間で電気的な絶縁を確保し、ＭＯＳ・ＦＥＴトランジスタＴＲ１〜ＴＲ４と前段の回路構成とで異なる電源電圧で動作可能に構成して設計の自由度を向上させる観点から、図１１に示すようにパルストランスを用いる構成が検討されている。
【００１７】
すなわち、この構成は、パルストランスｔの一次側から二次側へ上述したＰＷＭ信号を伝送させ、この伝送されたＰＷＭ信号をダイオードｄで整流するとともに、ＭＯＳ・ＦＥＴトランジスタＴＲのゲート回路に接続した抵抗Ｒと、ゲートＧとソースＳ間に形成される入力容量Ｃｉｎとによってその整流信号を平滑し、平滑された切換信号によってＭＯＳ・ＦＥＴトランジスタＴＲを切換えるものであり、パルストランスｔの一次側と二次側間、換言すれば前段の回路構成とＭＯＳ・ＦＥＴトランジスタＴＲ間の絶縁を図るとともに、ゲート回路の電源を不要にして回路構成を簡略化したものである。符号Ｚは負荷である。
【００１８】
しかしながら、この図１１に示す構成を用いて図９のような温度制御装置を形成する場合、ＰＷＭ信号をそのままパルストランスｔを介して伝送することが困難であるから、回路構成の簡略化とＰＷＭ信号の正確な伝送の双方を達成するには特別の工夫が必要である。
【００１９】
本発明はそのような従来の課題を解決するためになされたもので、ペルチェ素子に流す駆動電流を切換えるＨブリッジ回路におけるオン導通時の損失が少なく、そのＨブリッジ回路と前段回路間の絶縁を図ることが可能で、設計の自由度が大きく回路構成の簡単な温度制御装置の提供を目的とする。
【００２０】
【課題を解決するための手段】
そのような課題を解決するために本発明の温度制御装置は、ペルチェ素子の動作に係る温度の検出結果に基づく２値コントロール信号を出力するコントローラと、短い期間でオン又はオフを繰返すパルス信号を出力する発振部と、それら２値コントロール信号とパルス信号を合成して得られた合成信号を一次側から二次側へ伝送するトランス部と、このトランス部の二次側出力を整流して合成信号から２値コントロール信号に関する切換信号を生成する整流部と、その切換信号の印加されるゲート回路を有する複数のＮチャネルＭＯＳ・ＦＥＴトランジスタをＨブリッジ形に組合せてなるＨブリッジ回路であって、各ゲート回路を流れる信号がその整流部側へ帰線を介して回帰されるよう当該ＭＯＳ・ＦＥＴトランジスタが接続され、かつそれらＭＯＳ・ＦＥＴトランジスタ間に上記ペルチェ素子が接続され、その切換信号によってそのペルチェ素子へ流す駆動電流の方向を切換えるＨブリッジ回路とを備えている。
【００２１】
しかも、本発明の温度制御装置では、同じ周波数を有し互いに短いオン又はオフ期間でずれた複数の単位パルス信号からなるパルス信号を出力するよう上記発振部が形成されている。
【００２２】
さらに、本発明の温度制御装置では、上記ＭＯＳ・ＦＥＴトランジスタのオフ時にＭＯＳ・ＦＥＴトランジスタの入力回路を短絡させる短絡部を有し、短いオン又はオフ期間をＭＯＳ・ＦＥＴトランジスタのターンオフ時間より短い期間に選定されている。
【００２３】
そして、本発明の温度制御装置では、複数の上記ＭＯＳ・ＦＥＴトランジスタに対応して個別に接続された単位トランス部および単位整流部を有して上記トランス部および整流部を形成し、上記ペルチェ素子の発熱又は吸熱動作に対応させてそれら単位トランス部および単位整流部を切換え動作させるよう上記コントローラを形成すると良い。
【００２４】
さらにまた、本発明の温度制御装置では、上記２値コントロール信号のデューティー比を変化させるよう上記コントローラを形成すると良い。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明に係る温度制御装置の実施の形態を示すブロック図である。
【００２６】
図１において、センサ１３は例えば熱電対等のような温度測定素子であり、後述する公知のペルチェ素子１５又はペルチェ素子１５で加熱冷却する対象物（図示せず。）の近傍に配置され、入力部１７に接続されている。
【００２７】
入力部１７は、センサ１３とともに機能してその温度測定値ＰＶとしての検出温度信号を出力するもので、コントローラ１９に接続されている。
【００２８】
コントローラ１９は、例えばＰＩＤ演算する制御演算部およびＰＷＭ信号を発生するＰＷＭ発生器（いずれも図示せず。）を有してなり、入力部１７からの温度測定値ＰＶと所定の温度設定値ＳＶから、例えばＰＩＤ演算してその偏差を小さくするように制御出力量をＰＷＭ発生器に入力し、制御出力量をパルス幅信号（デューティー比）に変換したＰＷＭ信号（２値コントロール信号）を出力する機能を有する。
【００２９】
図２はコントローラ１９から出力されるＰＷＭ信号を示しており、同図Ａは例えば温度測定値ＰＶが設定値ＳＶを越えて高い場合に出力されるデューティー比（ＯＮ期間）の小さいＰＷＭ信号であり、同図Ｂは温度測定値ＰＶが設定値ＳＶを越えて低い場合に出力されるデューティー比（ＯＮ期間）の大きいＰＷＭ信号である。
【００３０】
コントローラ１９は、対象物に対する温度設定値ＳＶが対象物の周囲温度よりも低く、かつ温度測定値ＰＶが設定値ＳＶを越えて高い場合には、ＰＩＤ演算などの制御出力量を０−５０％の範囲とし、その範囲においてＰＷＭ信号のデューティー比を１００−０％としたＰＷＭ信号を後述する単位トランス部２１ａ、２１ｄに出力し、ペルチェ素子１５を吸熱動作させるような機能を有している。
【００３１】
一方、対象物に対する温度設定値ＳＶが対象物の周囲温度よりも高く、かつ温度測定値ＰＶが設定値ＳＶよりも低い場合には、ＰＩＤ演算などの制御出力量を５０−１００％の範囲とし、その範囲においてＰＷＭ信号のデューティー比を０−１００％としたＰＷＭ信号を後述する単位トランス部２１ｂ、２１ｃに出力し、ペルチェ素子１５を発熱動作させるような機能を有している。
【００３２】
図１に示す発振部２３は、同じ周波数を有し互いにオン期間又はオフ期間が重ならず所定の極めて短い期間だけずれた後述する２個の単位パルス信号Ｓ１、Ｓ２を出力するものであり、トランス部２１に接続されている。
【００３３】
この発振部２３は、図３に示すように、図示しない例えば自励式発振回路からの発振パルス信号がＣＬＫ端に入力され、負論理出力端−Ｑ（便宜上、符号−を付す。）とＤ端どうしを接続したＤフリップフロップＦ／Ｆと、このフリップフロップＦ／Ｆの正論理出力端Ｑから抵抗Ｒ１およびコンデンサＣ１の時定数回路を介して接続されたインバータ形のシュミット回路２３ａと、これに直列接続されたインバータ２３ｂと、このインバータ２３ｂの出力端およびフリップフロップＦ／Ｆの正論理出力端Ｑが接続された２入力ＡＮＤゲート２３ｃと、シュミット回路２３ａの出力端とフリップフロップ回路Ｆ／Ｆの負論理出力端−Ｑが接続された２入力ＡＮＤゲート２３ｄとを有して形成されている。
【００３４】
この発振部２３では、フリップフロップＦ／Ｆの正論理出力端Ｑ（Ａ点）および負論理出力端−Ｑ（Ｂ点）から図４Ａ、Ｂのようなパルス信号が出力され、抵抗Ｒ１とコンデンサＣ１の接続点（Ｃ点）では同図Ｃのような波形信号となり、シュミット回路２３ａの出力側（Ｄ点）からはそのしきい値に応じて立上がりと立ち下がりの遅れた同図Ｄのようなパルス信号が出力され、インバータ２３ｂの出力側（Ｅ点）からは同図Ｅのようなパルス信号が出力され、各々２入力ＡＮＤゲート２３ｃ、２３ｄへ入力される。
【００３５】
そのため、２入力ＡＮＤゲート２３ｃからは、図４Ｆに示すような単位パルス信号Ｓ１が図１のトランス部２１へ出力され、２入力ＡＮＤゲート２３ｄからは、図４Ｇに示すように、単位パルス信号Ｓ１とは周波数が同じでオン期間が重ならず極めて短い間隙Ｚだけ前後で離れた単位パルス信号Ｓ２がトランス部２１へ出力される。
【００３６】
図１のトランス部２１は、それらＰＷＭ信号とパルス信号を合成して得られた合成信号を一次側から二次側へ伝送するものであり、整流部２５に接続されている。
【００３７】
トランス部２１は、図５に示すように４個の単位トランス部２１ａ、２１ｂ、２１ｃ、２１ｄを有して形成されており、整流部２５は、同図に示すように各々単位トランス部２１ａ、２１ｂ、２１ｃ、２１ｄに直列接続された４個の単位整流部２５ａ、２５ｂ、２５ｃ、２５ｄを有して形成されている。
【００３８】
各単位トランス部２１ａ〜２１ｄおよび各単位整流部２５ａ〜２５ｄは各々同一の回路構成を有しており、例えば単位トランス部２１ａおよび単位整流部２５ａは図６のように形成されている。
【００３９】
すなわち、コントローラ１９からのＰＷＭ信号および発振部２３からの単位パルス信号Ｓ１の入力される２入力ＡＮＤゲート２１ａ１と、ＰＷＭ信号および単位パルス信号Ｓ２の入力される２入力ＡＮＤゲート２１ａ２と、これら２入力ＡＮＤゲート２１ａ１、２１ａ２の出力信号がゲート（Ｇ）に加えられたプッシュプル構成のＦＥＴトランジスタＴＲ５、ＴＲ６と、一次側Ｔ１および二次側Ｔ２を有し、一次側Ｔ１の両端がそれらＦＥＴトランジスタＴＲ５、ＴＲ６のドレイン（Ｄ）に接続されたトランスＴとを有しており、二次側Ｔ２が図１の整流部２５を形成する単位整流部２５ａに接続されている。
なお、トランスＴの一次側Ｔ１の中点には電源Ｖｃが接続されている。
【００４０】
この単位トランス部２１ａでは、２入力ＡＮＤゲート２１ａ１からＰＷＭ信号および単位パルス信号Ｓ１の合成信号が出力され、ＦＥＴトランジスタＴＲ５でスイッチングされてトランスＴに出力される一方、２入力ＡＮＤゲート２１ａ２からＰＷＭ信号および単位パルス信号Ｓ２の合成信号が出力され（図７Ｄ参照）、ＦＥＴトランジスタＴＲ６でスイッチングされてトランスＴに出力され（同図Ｅ参照）、それら２つの一次側合成信号がトランスＴの一次側Ｔ１から二次側Ｔ２へ伝送される。
【００４１】
トランスＴの二次側Ｔ２に伝送された２つの二次側合成信号は、例えばトランスＴの二次側Ｔ２の一端に図７Ｆに示すような波形となって伝送され、トランスＴの二次側Ｔ２の他端に図７Ｇに示すような波形となって伝送され、互いに間隙Ｚに相当する期間ずれている。なお、図７はＰＷＭ信号の例えばＯＮ期間のみを示している。
【００４２】
単位整流部２５ａは、図６に示すように、トランスＴの二次側Ｔ２の両端に順方向接続された半波整流用のダイオードｄ２、ｄ３からなり、ダイオードｄ２、ｄ３のカソード側は共通接続されており、図７Ｆ、Ｇに示すような波形から切換信号として短い間隙Ｚで断続する断続ＰＷＭ信号を生成するもので、ダイオードｄ４および抵抗Ｒ２を介して図１および図５に示すＨブリンジ回路２７を形成するＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７のゲート（Ｇ）および短絡部２９に接続されている。図５では短絡部２９の図示を省略した。
【００４３】
なお、この断続ＰＷＭ信号は、正確には間隙Ｚで断続するものではないが、上述したＰＷＭ信号のＯＮレベルからみれば断続したものと考えられる。
【００４４】
図５において、Ｈブリッジ回路２７は、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７のドレイン（Ｄ）を電源Ｖｃに接続しソース（Ｓ）をＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ８のドレイン（Ｄ）に接続し、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ９のドレイン（Ｄ）を電源Ｖｃに接続しソース（Ｓ）をＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ１０のドレイン（Ｄ）に接続し、ＭＯＳ・ＦＥＴトランジスタＴＲ８とＴＲ１０のソース（Ｓ）どうしを共通接地して形成されており、ＭＯＳ・ＦＥＴトランジスタＴＲ７とＴＲ８の接続点とＴＲ９とＴＲ１０の接続点間にペルチェ素子１５が橋絡するように接続されている（図６参照）。
【００４５】
４個のＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート（Ｇ）には、図６に示すように、単位整流部２５ａ〜２５ｄがダイオードｄ４および抵抗Ｒ２を介して接続される一方、ソース（Ｓ）が帰線Ｆを介してトランスＴの二次側Ｔ２の中点に接続されており、切換信号によってＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０がオン／オフ切換え動作されるようになっている。
【００４６】
そして、上述したようにコントローラ１９は、単位トランス部２１ａ〜２１ｄのうち単位トランス部２１ａと２１ｄの選択と、単位トランス部２１ｂと２１ｃの選択を切換え、これら単位トランス部２１ａと２１ｄ又は単位トランス部２１ｂと２１ｃへ、ＰＷＭ信号を切換え供給する機能を有しており、これによってＭＯＳ・ＦＥＴトランジスタＴＲ７とＴＲ１０を同時にオン／オフ動作させる時、ＭＯＳ・ＦＥＴトランジスタＴＲ８とＴＲ９を同時にオフ／オン動作されるようになっている。
【００４７】
図１に示す短絡部２９は、上述した単位整流部２５ａ〜２５ｄに対応した単位短絡部２９ａ、２９ｂ〜を有して形成されており、各単位短絡部２９ａ、２９ｂ〜は各々同一の回路構成となっている。単位整流部２５ｃ、２５ｄに対応する単位短絡部の図示は省略した。
【００４８】
単位短絡部２９ａ、２９ｂは、例えば図６に示すように、ダイオードｄ４のアノード側にベースが、カソード側にエミッタが、コレクタがトランスＴの二次側Ｔ２の中点に接続されたトランジスタＴＲ１１と、ベースとコレクタ間に接続された抵抗Ｒ４から形成されており、ダイオードｄ４のカソード側すなわちトランジスタＴＲ７のエミッタ側電圧がベース側より高くなったとき、オン動作してＭＯＳ・ＦＥＴトランジスタＴＲ７、ＴＲ８のオフ動作時にこのゲート回路を短絡し、ＭＯＳ・ＦＥＴトランジスタＴＲ７、ＴＲ８の入力容量に蓄電された電荷を、そのＭＯＳ・ＦＥＴトランジスタＴＲ７、ＴＲ８の入力容量と抵抗Ｒ２で決定される時定数で急激に放電させるものである。
【００４９】
なお、図では単位短絡部２９ａ、２９ｂ以外の単位短絡部の図示は省略するが、構成および機能は同様である。
【００５０】
次に、上述した本発明に係る温度制御装置の動作を簡単に説明する。
まず、センサ１３からの測定信号に基づき入力部１７からコントローラ１９へ出力された温度測定値ＰＶが設定値ＳＶより高く、ペルチェ素子１５を吸熱動作させる場合を説明する。
【００５１】
この場合、コントローラ１９は、温度測定値ＰＶと設定値ＳＶとの偏差に基づきＰＩＤ演算し、その偏差を小さくするような制御出力に基づいたＰＷＭ信号（図２Ａ）をトランス部２１、すなわち図５の単位トランス部２１ａ、２１ｄへ出力する。
【００５２】
例えば図６に示す単位トランス部２１ａには、発振部２３から図７ＡおよびＢのような単位パルス信号Ｓ１、Ｓ２が加えられており、単位トランス部２１ａではそれらＰＷＭ信号および単位パルス信号Ｓ１、Ｓ２とが合成され、一次側合成信号がＦＥＴトランジスタＴＲ５、ＴＲ６でスイッチングされてトランスＴの一次側Ｔ１に加えられる。合成断続ＰＷＭ信号が断続信号であることから、これが二次側Ｔ２へ伝送される。
【００５３】
トランスＴの二次側Ｔ２に出力された合成信号は、単位整流部２５ａで半波整流されるとともに図７Ｈおよび図８に示すような断続ＰＷＭ信号が生成され、この信号がダイオードｄ４および抵抗Ｒ２を介してＭＯＳ・ＦＥＴトランジスタＴＲ７のゲート回路へ加えられ、ＭＯＳ・ＦＥＴトランジスタＴＲ７がオン導通動作する。単位トランス部２１ｄおよび単位整流部２５ｄも同様である。
【００５４】
単位トランス部２１ｄにも、同様にＰＷＭ信号および単位パルス信号Ｓ１、Ｓ２と加えられて合成されるとともにトランスＴに伝送され、単位整流部２５ｄにて同様な断続ＰＷＭ信号が生成され、この信号がＭＯＳ・ＦＥＴトランジスタＴＲ１０のゲート回路へ加えられ、ＭＯＳ・ＦＥＴトランジスタＴＲ１０がオン導通動作する。
【００５５】
他方、単位トランス部２１ｂ、２１ｃには、ＰＷＭ信号が出力されないので、ＰＷＭ信号および単位パルス信号Ｓ１、Ｓ２の合成信号はローレベルとなりＭＯＳ・ＦＥＴトランジスタＴＲ８、ＴＲ９はオフ動作状態となる。
【００５６】
そのため、図５に示すペルチェ素子１５には、ＭＯＳ・ＦＥＴトランジスタＴＲ７側からＴＲ１０側へ駆動電流が流れ、吸熱動作して対象物を冷却できる。
【００５７】
次に、センサ１３からの測定信号に基づき入力部１７からコントローラ１９へ出力された温度測定値ＰＶが設定値ＳＶより低くて、ペルチェ素子１５を加熱動作させる場合を説明する。
【００５８】
この場合、コントローラ１９は、温度測定値ＰＶと設定値ＳＶとの偏差が小さくなるような制御出力に基づいたＰＷＭ信号（図２Ｂ）をトランス部２１、すなわち図５の単位トランス部２１ｂ、２１ｃへ出力する。
【００５９】
そのため、単位トランス部２１ｂ、２１ｃおよび単位整流部２５ｂ、２５ｃによって、ＭＯＳ・ＦＥＴトランジスタＴＲ８、ＴＲ９がオン導通動作する一方、ＭＯＳ・ＦＥＴトランジスタＴＲ７、ＴＲ１０がオフ動作状態となり、図５のペルチェ素子１５にはＭＯＳ・ＦＥＴトランジスタＴＲ９側からＴＲ８側へ駆動電流が流れ、発熱動作して対象物を加熱できる。
【００６０】
そして、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０がオン状態では、単位短絡部２９ａ〜２９ｄのトランジスタＴＲ７が逆バイアスのかかった状態となってオフ状態となり、ダイオードｄ４の動作とあいまってＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路は短絡されない状態となる。
【００６１】
他方、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０がオフ状態になると、トランジスタＴＲ７にバイアスがかかった状態となってオン状態となり、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路が短絡され、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路に形成される入力容量に蓄電された電荷が急激に放電され、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０が急激にオフ状態に切換わる。
【００６２】
もっとも、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０は、断続ＰＷＭ信号としての切換信号でオンオフ動作されているから、図８に示すように、ＰＷＭ信号に基づきゲート電圧にも僅かな期間で断期間が生じるが、この断期間がＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０の入力容量と抵抗Ｒ２との時定数より十分小さく設定されていれば、ＰＷＭ信号の期間中にわたってＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０がオン制御される。
【００６３】
特に、その断期間すなわち上述した期間Ｚが、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０の短絡時のターンオフ時間より短く設定されていれば、確実である。
【００６４】
このように本発明の温度制御装置では、ペルチェ素子１５に係る温度の検出結果に基づく温度測定値ＰＶを入力部１７からコントローラ１９へ出力し、このコントローラ１９ではそれら温度測定値ＰＶと設定値ＳＶとの偏差を小さくするような制御出力に基づいたＰＷＭ信号をトランス部２１へ出力し、このトランス部２１では発振部２３からのパルス信号Ｓ１、Ｓ２とＰＷＭ信号との合成信号をトランスＴの一次側から二次側を経て整流部２５へ伝送し、この整流部２５ではその二次側出力を整流して合成信号からＰＷＭ信号に関する切換信号を生成し、４個のＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０をＨブリッジ形に組合せるとともに各ゲート回路を流れる信号が帰線Ｆを介して整流部２５側へ回帰されるよう形成してなるＨブリッジ回路２７を有し、それらＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路へその切換信号を印加してそのＨブリッジ回路２７をスイッチ動作させ、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０の負荷間に接続されたペルチェ素子１５へ流す駆動電流の方向を切換えるとともに、駆動電流の大きさをＰＷＭ信号のデューティー比により制御可能に構成した。
【００６５】
従って、Ｈブリッジ回路２７を形成するＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路を流れる電流は、帰線Ｆを介して整流部２５側へ回帰され、電源＋Ｖｃから当該ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０を流れる駆動電流に影響せず、個々のＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０において任意のゲート電圧の印加が可能となり、高いレベルのゲート電圧を使用する必要がなくなる。
【００６６】
すなわち、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のフローティングドライブが可能となる。
【００６７】
これにより、従来のようにＰチャネルＭＯＳ・ＦＥＴトランジスタを使用せず、負荷としてのペルチェ素子１５のハイレベル側およびローレベル側の双方にＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０を配置することが可能となり、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のみでＨブリッジ回路２７を形成できる。
【００６８】
そのため、ＰチャネルＭＯＳ・ＦＥＴトランジスタよりもオン導通時の損失抵抗が極めて低いＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のみを使用してＨブリッジ回路２７を形成できるから、オン導通時の損失を極めて低く抑えることができるし、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０自体の発熱も小さくなるうえこれらの配置スペースも狭くしたり小型化することが可能となる。
【００６９】
しかも、ＰＷＭ信号のパルス幅（デューティー比）を可変することにより、ペルチェ素子へ流す駆動電流の導通期間を制御してペルチェ素子の発熱吸熱を簡単に制御できる。
【００７０】
さらに、本発明の温度制御装置にあっては、トランス部２１を設けて前段と後段を電気的に切り離して絶縁を確保できるから、コントローラ１９以前とペルチェ素子１５を駆動するＨブリッジ回路２７との間で、異なる電源電圧の使用が可能となり、設計の自由度が向上する。
【００７１】
また、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のオフ動作時にこのゲート回路を短絡してその入力容量に蓄電された電荷を急激に放電させることができるから、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０において比較的大きな入力容量が形成されていても、ＰＷＭ信号がオフに変化すると、速やかにゲート電圧が低下してターンオフ時間が短くなり、極めて正確な切換えを確保できる。
【００７２】
さらにまた、ペルチェ素子１５へ流す駆動電流の方向を制御するＰＷＭ信号に対し、単位パルス信号Ｓ１、Ｓ２相互間の短い断期間Ｚを含んで連続するＰＷＭ信号と合成して断続ＰＷＭ信号を生成するから、トランス部２１を介してＰＷＭ信号の確実な伝送が可能となり、ＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のゲート回路および上述した短絡部２９ａ、２９ｂ〜の電源も不要となり、回路構成の簡素化とＰＷＭ信号の正確な伝送の双方を達成できる。
【００７３】
そして、上述した実施の形態では、４個のＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０に対応させた単位トランス部２１ａ〜２１ｄや単位整流部２５ａ〜２５ｄでトランス部２１や整流部２５を形成したから、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のフローティングドライブ構成や、Ｈブリッジ回路２７と前段回路構成との間の電気的絶縁の確保が、確実に達成される利点がある。
【００７４】
上述した実施の形態では、短い断期間Ｚを含む断続ＰＷＭ信号を、オン期間又はオフ期間が重ならず極めて短い期間Ｚだけずれた２個の単位パルス信号Ｓ１、Ｓ２を用いて形成したが、本発明ではこれに限定されず、短い期間Ｚだけずれた複数のパルス信号を用いて形成することも可能であり、更に、オン又はオフ期間に対して極めて短い期間Ｚでオフ又はオン期間を繰返す単一のパルス信号を用いれば本発明の目的達成が可能であり、これに合せて発振部２３を形成すれば良い。
【００７５】
もっとも、上述したように、オン期間又はオフ期間が重ならず極めて短い期間Ｚだけずれた２個の単位パルス信号Ｓ１、Ｓ２を用いて発振部２３を形成する構成では、パルス信号を形成するその回路構成が簡単となる利点がある。
【００７６】
さらに、短い期間Ｚも、短絡部２３のオン動作によってゲート電圧が短絡された状態下のＭＯＳ・ＦＥＴトランジスタＴＲ７〜ＴＲ１０のターンオフ時間より好ましく短絡時のターンオフ時間より十分小さく、かつトランス部２１を確実かつ容易に伝送できる繰返し信号となるように設定されていれば良い。
【００７７】
さらにまた、上述した実施の形態では、トランス部２１、整流部２５および短絡部２９が、単位トランス部２１ａ〜２１ｄ、単位整流部２５ａ〜２５ｄおよび単位短絡部２９ａ、２９ｂ〜から形成される例を説明した。
【００７８】
しかし、本発明はこれに限定されず、単一のトランス部２１、整流部２５および短絡部２９で構成可能である。
【００７９】
そして、Ｈブリッジ回路２７も、４個のＮチャネルＭＯＳ・ＦＥＴトランジスタからなり、各ゲート回路を流れる信号が当該ＭＯＳ・ＦＥＴトランジスタから整流部側へ帰線Ｆを介して回帰されるよう接続形成されて形成され、かつＭＯＳ・ＦＥＴトランジスタの負荷間にペルチェ素子を接続するよう形成されていれば、具体的回路構成は任意である。
【００８０】
また、本発明のコントローラ１９は、入力部１７からの温度測定値ＰＶと設定値ＳＶとの偏差に基づきＰＩＤ演算する機能を有する旨説明したが、本発明のコントローラ１９の機能はそれに限定されず、入力部１７からの温度測定値ＰＶと設定値ＳＶとの偏差に基づき、その偏差を小さくするような情報を有する２値コントロール信号を出力するよう形成すれば、その目的達成が可能であり、そのデューティー比を可変すればペルチェ素子の温度制御も容易である。
【００８１】
【発明の効果】
以上説明したように本発明に係る温度制御装置は、ペルチェ素子に係る温度の検出結果に基づく２値コントロール信号をコントローラから出力し、短い期間でオン又はオフを繰返すパルス信号であって同じ周波数を有し互いに短いオン又はオフ期間でずれた複数の単位パルス信号からなるパルス信号を発振部から出力し、それら２値コントロール信号とパルス信号を合成し短い期間で断続する断続２値信号を上記合成信号として伝送してトランス部の一次側から二次側へ伝送し、整流部でその二次側出力を整流して合成信号から２値コントロール信号に関する切換信号を生成し、その切換信号の印加されるゲート回路を有する複数のＮチャネルＭＯＳ・ＦＥＴトランジスタでＨブリッジ構成を形成するとともに各ゲート回路を流れる信号を帰線を介して整流部側へ回帰させるよう接続してＨブリッジ回路を形成し、その切換信号によってＨブリッジ回路でペルチェ素子へ流す駆動電流の方向を切換えるとともに、それらＭＯＳ・ＦＥＴトランジスタのオフ時にそれらのゲート回路を短絡させる短絡部を形成し、それら短いオン又はオフ期間を上記ＭＯＳ・ＦＥＴトランジスタのターンオフ時間より短い期間に選定した。
そのため、ペルチェ素子に流す駆動電流を切換えるＨブリッジ回路におけるオン導通時の損失が少なくなるうえ、そのＨブリッジ回路と前段回路間の電気的絶縁を図ることが可能で、設計の自由度が大きくなるうえ、制御用の２値コントロール信号を確実に伝送させるとともに正確な切換えを確保できる。
また、複数のＭＯＳ・ＦＥＴトランジスタに対応して個別に接続された単位トランス部および単位整流部を有してトランス部および整流部を形成し、ペルチェ素子の加熱又は吸熱動作に対応させて単位トランス部および単位整流部を切換え動作させるようコントローラを形成する構成では、それらＭＯＳ・ＦＥＴトランジスタのフローティングドライブや、Ｈブリッジ回路と前段回路間の電気的絶縁を確実に図ることができる。
さらにまた、上記２値コントロール信号のデューティー比を変化させるよう上記コントローラを形成する構成では、そのデューティー比の可変によってペルチェ素子に通電する駆動電流を簡単に可変制御できるから、温度制御も容易となる。
【図面の簡単な説明】
【図１】本発明に係る温度制御装置の実施の形態を示すブロック図である。
【図２】図１中のコントローラからのＰＷＭ信号を示す波形図である。
【図３】図１中の発振部の構成例を示す回路図である。
【図４】図１中の発振部の動作を示す波形図である。
【図５】図１中のトランス部、整流部およびＨブリッジ回路の構成例を示す図である。
【図６】図５中の単位トランス部および単位整流部を示す回路図である。
【図７】図５中の単位トランス部および単位整流部の動作を示す波形図である。
【図８】図５中の単位整流部の動作を示す波形図である。
【図９】従来の温度制御装置を示すブロック回路図である。
【図１０】ＭＯＳＦＥＴの接点導通損失を説明する回路図である。
【図１１】従来の温度制御装置の参考となる回路図である。
【符号の説明】
１、１５ ペルチェ素子
３、１３ センサ
５、１７ 入力部
７、１９ コントローラ
９ ドライバ部
１１、２７ Ｈブリッジ回路
２１ トランス部
２１ａ、２１ｂ、２１ｃ、２１ｄ 単位トランス部
２１ａ１、２１ａ２ ２入力ＡＮＤゲート
２３ 発振部
２３ａ シュミット回路
２３ｂ インバータ
２３ｃ、２３ｄ ２入力ＡＮＤゲート
２５ 整流部
２５ａ、２５ｂ、２５ｃ、２５ｄ 単位整流部
２９ 短絡部
２９ａ、２９ｂ 単位短絡部
Ｃｉｎ 入力容量
ｄ、ｄ１、ｄ２、ｄ３、ｄ４ ダイオード
Ｖｃ、Ｖｄ 電源
Ｆ 帰線
Ｒ、Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗
Ｒｏｎ ＭＯＳＦＥＴのオン抵抗
Ｒｐ 負荷抵抗
Ｔ、ｔ トランス
Ｔ１ 一次側
Ｔ２ 二次側
ＴＲ１、ＴＲ３ ＰチャネルＭＯＳ・ＦＥＴトランジスタ
ＴＲ、ＴＲ２、ＴＲ４、ＴＲ７、ＴＲ８、ＴＲ９、ＴＲ１０ ＮチャネルＭＯＳ・ＦＥＴトランジスタ
ＴＲ５、ＴＲ６ ＦＥＴトランジスタ
ＴＲ１１ トランジスタ
Ｚ 負荷
Claims (2)
- ペルチェ素子へ流す駆動電流の方向によって当該ペルチェ素子を発熱又は吸熱動作させる温度制御装置において、
前記ペルチェ素子の動作に係る温度の検出結果に基づく２値コントロール信号を出力するコントローラと、
短い期間でオン又はオフを繰返すパルス信号を出力する発振部と、
前記２値コントロール信号とパルス信号を合成して得られた合成信号を一次側から二次側へ伝送するトランス部と、
このトランス部の二次側出力を整流して前記合成信号から前記２値コントロール信号に関する切換信号を生成する整流部と、
前記切換信号の印加されるゲート回路を有する複数のＮチャネルＭＯＳ・ＦＥＴトランジスタを組合せてなるＨブリッジ回路であって、前記各ゲート回路を流れる信号が前記整流部側へ帰線を介して回帰されるよう当該ＭＯＳ・ＦＥＴトランジスタが接続され、かつ前記ＭＯＳ・ＦＥＴトランジスタ間に前記ペルチェ素子が接続され、前記切換信号によって前記ペルチェ素子へ流す駆動電流の方向を切換えるＨブリッジ回路と、
前記ＭＯＳ・ＦＥＴトランジスタのオフ時に前記ＭＯＳ・ＦＥＴトランジスタのゲート回路を短絡させる短絡部と、
とを具備し、
前記発振部は、同じ周波数を有し互いに前記短いオン又はオフ期間でずれた複数の単位パルス信号からなる前記パルス信号を出力するものであり、
前記トランス部は、前記短い期間で断続する断続２値信号を前記合成信号として伝送するものであり、
前記短いオン又はオフ期間は、前記ＭＯＳ・ＦＥＴトランジスタのターンオフ時間より短い期間に選定されてなることを特徴とする温度制御装置。 - 前記トランス部および整流部は、複数の前記ＭＯＳ・ＦＥＴトランジスタに対応して個別に接続された単位トランス部および単位整流部を有して形成され、前記コントローラは前記ペルチェ素子の発熱又は吸熱動作に対応させて前記単位トランス部および単位整流部を切換え動作させるものである請求項１記載の温度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000120410A JP3700534B2 (ja) | 2000-04-21 | 2000-04-21 | 温度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000120410A JP3700534B2 (ja) | 2000-04-21 | 2000-04-21 | 温度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001306156A JP2001306156A (ja) | 2001-11-02 |
| JP3700534B2 true JP3700534B2 (ja) | 2005-09-28 |
Family
ID=18631229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000120410A Expired - Lifetime JP3700534B2 (ja) | 2000-04-21 | 2000-04-21 | 温度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3700534B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103453688A (zh) * | 2013-09-17 | 2013-12-18 | 北京鸿雁荣昌电子技术开发有限公司 | 一种热电制冷/热系统 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7669426B2 (en) * | 2006-05-11 | 2010-03-02 | Bio-Rad Laboratories, Inc. | Shared switching for multiple loads |
| JP5053241B2 (ja) * | 2008-11-25 | 2012-10-17 | 古河電気工業株式会社 | 光素子駆動装置 |
| JP7436577B2 (ja) | 2022-07-14 | 2024-02-21 | 株式会社中電工 | 冷暖房制御装置 |
-
2000
- 2000-04-21 JP JP2000120410A patent/JP3700534B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103453688A (zh) * | 2013-09-17 | 2013-12-18 | 北京鸿雁荣昌电子技术开发有限公司 | 一种热电制冷/热系统 |
| CN103453688B (zh) * | 2013-09-17 | 2015-09-30 | 北京鸿雁荣昌电子技术开发有限公司 | 一种热电制冷/热系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001306156A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4811852B2 (ja) | スイッチング電源と半導体集積回路 | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| JP3912417B2 (ja) | 駆動回路 | |
| US20090296441A1 (en) | Semiconductor Power Switch | |
| US7449841B2 (en) | Charge limited high voltage switch circuits | |
| JP2677220B2 (ja) | Ｍｏｓｆｅｔ同期整流用駆動回路 | |
| WO2001052395A1 (fr) | Procede et appareil permettant d'exciter des elements de commutation d'un dispositif de conversion de puissance commande par le courant | |
| JP3700534B2 (ja) | 温度制御装置 | |
| US7400519B2 (en) | Switching power supply | |
| CN112039505A (zh) | 用于运行电路的方法、电路以及机动车 | |
| JPH11332226A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3567813B2 (ja) | ゼロクロス制御装置 | |
| JP4602132B2 (ja) | Ｅ級増幅器 | |
| JP4893007B2 (ja) | 交流スイッチ | |
| JP2007244183A (ja) | 単相倍電圧整流回路およびインバータ装置 | |
| WO2006106989A1 (ja) | 整流回路および電圧変換回路 | |
| JP4182079B2 (ja) | 整流回路 | |
| JP3396605B2 (ja) | 同期整流回路の制限回路 | |
| JP2006270562A5 (ja) | ||
| JPH10136638A (ja) | ゲート駆動回路 | |
| JPH10136646A (ja) | 同期整流器 | |
| US20220337236A1 (en) | Power switching circuit and corresponding method of operation | |
| JP2024049218A (ja) | 半導体駆動回路及び電力変換装置 | |
| JP3374836B2 (ja) | 電源装置 | |
| JPH11122952A (ja) | 電力変換器の駆動回路の電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3700534 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |