JPH05251914A - マイクロ波遅波回路 - Google Patents

Abstract

(57)【要約】 【目的】 従来例に比較して高い遅波率と高い特性イン
ピーダンスを有し、かつより小型のマイクロ波遅波回路
を提供する。 【構成】 第１のストリップ導体を、第１と第２の接地
導体の間に、それぞれ第１と第２の誘電体層を介して挟
設してなるトリプレートマイクロストリップ線路で構成
された少なくとも１個の第１の伝送線路と、上記第１の
ストリップ導体よりも狭い幅を有する第２のストリップ
導体を、互いに所定の間隔だけ離れて形成された第３と
第４の接地導体上に、第３の誘電体層を介して、上記第
３と第４の接地導体との距離が同一となるように形成し
てなるエレベーテッドコプレーナ線路で構成された少な
くとも１個の第２の伝送線路とを備え、上記第１の伝送
線路と上記第２の伝送線路とを交互に、かつ上記第１と
第２の伝送線路の延伸接続方向に縦続して接続すること
によって構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、概ね１ＧＨｚ以上のマ
イクロ波帯、又は準ミリ波帯などの信号波であって、光
の速度よりも遅い位相速度を有する遅波を伝搬させるマ
イクロ波遅波回路に関する。

【０００２】

【従来の技術】図２０に従来例のマイクロ波遅波回路を
示す。図２０に示すように、半導体基板４上に、幅Ｗｓ
の中心導体６と、中心導体６から所定の間隔Ｗｐだけ離
れて形成された接地導体５ａ，５ｂとからなるコプレー
ナ線路５Ｌが形成された後、当該コプレーナ線路５Ｌの
全面上に誘電体層３が形成される。さらに、上記誘電体
層３の全面上に、それぞれコプレーナ線路５Ｌの長手方
向と垂直な長手方向の辺と幅Ｌａを有する複数のストリ
ップ接地導体１が、いわゆる枕木形状又は格子形状でそ
れぞれ所定の間隔Ｌｂだけ離れて形成される。

【０００３】当該マイクロ波遅波回路のストリップ接地
導体１が形成されている領域において、ストリップ接地
導体１の長手方向と平行な方向での縦断面（以下、第１
の縦断面という。）では、誘電体層３を介して形成され
る中心導体６とストリップ接地導体１との間の静電容量
は比較的大きくなり、その結果、容量性の比較的低い特
性インピーダンスＺ_Lを有する第１の伝送線路５００と
なる。一方、ストリップ接地導体１が形成されていない
領域において、ストリップ接地導体１の長手方向と平行
な方向での縦断面（以下、第２の縦断面という。）で
は、中心導体６と接地導体５ａ，５ｂとの間に磁力線が
比較的多く鎖交するため、誘導性の比較的高い特性イン
ピーダンスＺ_Hを有する第２の伝送線路６００となる。
すなわち、当該従来例のマイクロ波遅波回路は、第１の
縦断面を有しかつ容量性の比較的低い特性インピーダン
スＺ_Lを有し実質的にマイクロストリップ線路で構成さ
れた少なくとも１個の第１の伝送線路５００と、第２の
縦断面を有しかつ誘導性の比較的高い特性インピーダン
スＺ_Hを有しコプレーナ線路で構成された少なくとも１
つの第２の伝送線路６００とを備え、上記第１の伝送線
路５００と上記第２の伝送線路６００とを交互にかつス
トリップ接地導体１の長手方向と垂直な方向である上記
各伝送線路５００，６００の延伸接続方向に縦続して接
続して構成されている。

【０００４】ここで、周期長（Ｌａ＋Ｌｂ）が管内波長
に比べて十分に短くかつＺ_H≫Ｚ_Lである場合に、当該マ
イクロ波遅波回路にマイクロ波信号が入力されたとき、
その電気エネルギーが主として第１の伝送線路５００に
蓄積される一方、その磁気エネルギーが主として第２の
伝送線路６００に蓄積され、その結果、光の速度よりも
遅い位相速度を有する遅波が伝搬する。また、上記周期
長（Ｌａ＋Ｌｂ）が管内波長に近づくと、定在波が存在
するため、遮断周波数が生じる。なお、当該マイクロ波
遅波回路において、自由空間波長を管内波長で除算した
商で定義される遅波率は（Ｚ_H／Ｚ_L）の平方根にほぼ等
しくなり、特性インピーダンスは（Ｚ_H・Ｚ_L）の平方根
にほぼ等しい。

【０００５】従って、当該回路の回路面積を小さくする
ため、遅波率を高くするためには、特性インピーダンス
Ｚ_Hを増大させかつ特性インピーダンスＺ_Lを減少させる
ことが必要となる。ここで、特性インピーダンスＺ_Lを
減少させるためには、コプレーナ線路５Ｌの中心導体６
の幅Ｗｓを広げればよく、また、特性インピーダンスＺ
_Hを増大させるためには、中心導体６と各接地導体５
ａ，５ｂとの間隔Ｗｐを広げればよい。

【０００６】

【発明が解決しようとする課題】しかしながら、これら
のことは、明らかにコプレーナ線路５Ｌの各接地導体５
ａ，５ｂの間隔（Ｗｓ＋２Ｗｐ）が増大し、その結果、
当該回路の回路面積が増大することになる。もし、特性
インピーダンスＺ_Hを大幅に増大させることがむずかし
いならば、比較的低い特性インピーダンスを有するマイ
クロ波遅波回路しか実現できなくなる。この比較的低い
特性インピーダンスを有するマイクロ波遅波回路は、入
力インピーダンスが比較的小さいＦＥＴなどの能動素子
との接続には有効であるが、特性インピーダンスが比較
的低いことは、この遅波回路をマイクロ波回路全般に広
く適用するときの制限条件となるという問題点があっ
た。

【０００７】本発明の目的は以上の問題点を解決し、従
来例に比較して高い遅波率と高い特性インピーダンスを
有し、かつより小型のマイクロ波遅波回路を提供するこ
とにある。

【０００８】

【課題を解決するための手段】本発明に係る請求項１記
載のマイクロ波遅波回路は、第１のストリップ導体を、
第１と第２の接地導体の間に、それぞれ第１と第２の誘
電体層を介して挟設してなるトリプレートマイクロスト
リップ線路で構成された少なくとも１個の第１の伝送線
路と、上記第１のストリップ導体よりも狭い幅を有する
第２のストリップ導体を、互いに所定の間隔だけ離れて
形成された第３と第４の接地導体上に、第３の誘電体層
を介して、上記第３と第４の接地導体との距離が同一と
なるように形成してなるエレベーテッドコプレーナ線路
で構成された少なくとも１個の第２の伝送線路とを備
え、上記第１の伝送線路と上記第２の伝送線路とを交互
に、かつ上記第１と第２の伝送線路の延伸接続方向に縦
続して接続することによって構成されたことを特徴とす
る。

【０００９】また、請求項２記載のマイクロ波遅波回路
は、上記第２のストリップ導体はメアンダ形状又はスパ
イラル形状で形成されたことを特徴とする。

【００１０】さらに、請求項３記載のマイクロ波遅波回
路は、上記第２のストリップ導体はさらに、メアンダ形
状又はスパイラル形状のストリップ導体を備えたことを
特徴とする。

【００１１】

【作用】請求項１記載のマイクロ波遅波回路において
は、上記第１の伝送線路が容量性の比較的低い特性イン
ピーダンスＺ_Lを有する一方、上記第２の伝送線路が誘
導性の比較的高い特性インピーダンスＺ_Hを有する。こ
こで、当該マイクロ波遅波回路の入力端にマイクロ波信
号が入力されたとき、その電気エネルギーが主として上
記第１の伝送線路に蓄積される一方、その磁気エネルギ
ーが主として上記第２の伝送線路に蓄積され、その結
果、光の速度よりも遅い位相速度を有する遅波が伝搬す
る。

【００１２】当該マイクロ波遅波回路は、次の３つの特
徴を有する。 （ａ）上記第１の伝送線路の上記第１のストリップ導体
の幅は、上記第２の伝送線路のそれよりも広い。これに
よって、上記第２の伝送線路の特性インピーダンスＺ_H
を、上記第１の伝送線路の特性インピーダンスＺ_Lに比
較して高くすることができる。言い換えると、特に上記
第２の伝送線路における線路幅を縮小させることができ
る。 （ｂ）上記第１の伝送線路をトリプレートマイクロスト
リップ線路で構成したので、後述する図１５及び図１６
のシミュレーションの結果から明らかなように、ストリ
ップ導体の同一の幅Ｗｓでより低い特性インピーダンス
Ｚ_Lが得られるために、より大きな遅波率を実現するこ
とができる。言い換えると、同一の遅波率が得られる遅
波回路を構成した場合、ストリップ導体の幅を縮小でき
る。 （ｃ）上記第２の伝送線路をエレベーテッドコプレーナ
線路で構成したので、後述する図１７のシミュレーショ
ンの結果から明らかなように、同一のスロットの幅Ｌｇ
でより高い特性インピーダンスＺ_Hを実現することがで
きる。言い換えると、同一の遅波率が得られる遅波回路
を構成した場合に、より高いインピーダンスを有する第
２の伝送線路の線路幅を縮小できる。

【００１３】また、請求項２記載のマイクロ波遅波回路
においては、好ましくは、上記第２のストリップ導体は
メアンダ形状又はスパイラル形状で形成される。これに
よって、上記第２の伝送線路における延伸接続方向の長
さを大幅に短縮することができ、当該マイクロ波遅波回
路を小型化することができる。

【００１４】さらに、請求項３記載のマイクロ波遅波回
路おいては、好ましくは、上記第２のストリップ導体は
さらに、メアンダ形状又はスパイラル形状のストリップ
導体を備える。これによって、上記第２の伝送線路にお
ける延伸接続方向の長さを大幅に短縮することができ、
当該マイクロ波遅波回路を小型化することができる。

【００１５】

【実施例】以下、図面を参照して本発明に係る実施例に
ついて以下に説明する。

【００１６】＜マイクロ波遅波回路の構成及び動作＞図
１は本発明に係る一実施例であるマイクロ波遅波回路の
斜視図であり、図２は図１のＡ−Ａ’線についての縦断
面（以下、第１の縦断面という。）を示す断面図であ
り、図３は図１のＢ−Ｂ’線についての縦断面（以下、
第２の縦断面という。）を示す断面図である。なお、図
１乃至図３において図２０と同様のものについては同一
の符号を付している。

【００１７】本実施例のマイクロ波遅波回路は、第１の
縦断面においてストリップ導体６ａから突出する２個の
突出導体６ｂを備えることによりストリップ導体６ａの
幅Ｗｓよりも広い中心導体６の幅Ｗｓｔを備える第１の
縦断面を有して容量性の比較的低い特性インピーダンス
Ｚ_Lを有する図２に示すトリプレートマイクロストリッ
プ線路で構成された複数の第１の伝送線路１００と、第
２の縦断面を有して誘導性の比較的高い特性インピーダ
ンスＺ_Hを有する図３に示すエレベーテッドコプレーナ
線路で構成された複数の第２の伝送線路２００とを備
え、上記第１の伝送線路１００と上記第２の伝送線路２
００とを交互に、かつ中心導体６の長手方向と平行な方
向である各伝送線路１００，２００の延伸接続方向に縦
続して接続することによって構成されたことを特徴とし
ている。以下、本実施例においては、当該マイクロ波遅
波回路の半導体基板４の平面をＸ−Ｙ平面とし、各線路
１００，２００の長手方向をＹ軸方向とし、Ｙ軸方向と
垂直な方向をＸ軸方向とする。

【００１８】本実施例のマイクロ波遅波回路は以下の工
程で形成される。

【００１９】まず、図４に示すように、ＧａＡｓにてな
る半導体基板４の全面上に、Ｘ軸方向に平行な長手方向
を有する長さＬｇの辺とＹ軸方向に平行な長さＬｂの辺
を有する複数の矩形スロット５ｓが互いに所定の間隔Ｌ
ａだけ離れてＹ軸方向に並置されて形成された接地導体
５が形成される。次いで、上記接地導体５及び矩形スロ
ット５ｓを介して露出した半導体基板４の全面上に、誘
電体層３ａが形成された後、図５に示すように、当該誘
電体層３ａ上に、Ｘ軸方向の幅Ｗｓを有するとともにＹ
軸方向が長手方向となり各矩形スロット５ｓの中心を通
過するストリップ導体６ａと、各矩形スロット５ｓの間
に位置する接地導体５の直上に位置しかつストリップ導
体６ａからＸ軸方向及びＸ軸方向と反対の方向に突出す
るＹ軸方向の幅Ｌａの矩形形状の突出導体６ｂとからな
る中心導体６が形成される。ここで、ストリップ導体６
ａと２つの突出導体６ｂからなるＸ軸方向の長さはそれ
ぞれ、図１及び図２においてＷｓｔ，Ｗｓｔで示されて
いる。なお、図５において、ＰＩは当該マイクロ波遅波
回路の入力端であり、ＰＯはその出力端である。

【００２０】さらに、中心導体６及び露出している誘電
体層３ａの全面上に誘電体層３ｂが形成された後、誘電
体層３ｂ上に、ストリップ接地導体１の一部が各矩形ス
ロット５ｓの間に位置する接地導体５の直上に位置しか
つＸ軸方向が長手方向となり幅Ｌａを有する複数のスト
リップ接地導体１が、互いに所定のＬｂだけ離れかつ接
地導体５の直上に位置するように、言い換えれば、各矩
形スロット５ｓの直上に位置しないように、いわゆる枕
木形状又は格子形状で形成される。

【００２１】以上のように形成されたマイクロ波遅波回
路の第１の縦断面においては、図２に示すように、スト
リップ導体６ａと突出導体６ｂからなる中心導体６が接
地導体５とストリップ接地導体１との間にそれぞれ誘電
体層３ａ，３ｂを介して挟設されてなるトリプレートマ
イクロストリップ線路で構成された第１の伝送線路１０
０が形成されている。この第１の伝送線路１００は、容
量性の比較的低い特性インピーダンスＺ_Lを有する。一
方、当該マイクロ波遅波回路の第２の縦断面において
は、図３に示すように、接地導体５よりも誘電体層３ａ
の厚さだけ上側に位置するストリップ導体６ａが、図３
の図上左右方向に位置する各接地導体５から所定の同一
の間隔だけ離れて形成されてなるエレベーテッドコプレ
ーナ線路で構成された第２の伝送線路２００が形成され
ている。この第２の伝送線路２００は、中心導体６と接
地導体５との間で比較的多い磁力線が鎖交するため、誘
導性の比較的高い特性インピーダンスＺ_Hを有する。こ
こで、周期長（Ｌａ＋Ｌｂ）が管内波長に比べて十分に
短くかつＺ_H≫Ｚ_Lであるように上記各導体が形成され
る。なお、好ましい実施例においては、Ｌａ＝Ｌｂであ
り、このとき、遅波率が最大になる。

【００２２】上記のように構成されたマイクロ波遅波回
路の入力端ＰＩにマイクロ波信号が入力されたとき、そ
の電気エネルギーが主として第１の伝送線路１００に蓄
積される一方、その磁気エネルギーが主として第２の伝
送線路２００に蓄積され、その結果、光の速度よりも遅
い位相速度を有する遅波が伝搬する。

【００２３】＜シミュレーション及び実施例の効果＞本
発明者は、図１に示した本実施例のマイクロ波遅波回路
の効果について検証を行うため、以下のシミュレーショ
ンを行った。

【００２４】本発明者のシミュレーションによれば、第
１の伝送線路１００の誘電体層３ａ，３ｂの各厚さを５
μｍとしそれらの各比誘電率を３．３とするとともに、
中心導体６の幅Ｗｓｔを１００μｍとすると、第１の伝
送線路１００の特性インピーダンスは約２．５Ωとな
る。また、第２の伝送線路２００のストリップ導体６ａ
の幅Ｗｓを５μｍとし、スロット５ｓの幅Ｌｇを２００
μｍとすると、第２の伝送線路２００の特性インピーダ
ンスは約１２０Ωとなる。これらの第１と第２の伝送線
路１００，２００を用いて図１に示すようにマイクロ波
遅波回路を構成したとき、その遅波率は約７となる。一
方、図２０に図示した従来例において上記の条件のもと
で中心導体６の幅Ｗｓを１００μｍとすると、第２の伝
送線路６００の特性インピーダンスを１２０Ωにするた
めには、間隔Ｗｐとして１３００μｍが必要である。従
って、図２０に図示された従来例に比較してＸ軸方向に
平行な線路幅を１／１０以下に縮小することができる。

【００２５】図１３は、当該シミュレーションのために
用いたトリプレートマイクロストリップ線路の縦断面図
であり、当該トリプレートマイクロストリップ線路は、
半導体基板４上に、ストリップ導体の幅Ｗｓｔの中心導
体１０３が接地導体１０１と接地導体１０４との間にそ
れぞれ誘電体層１０２，１０３を介して挟設されて構成
されている。ここで、誘電体層１０２，１０３はそれぞ
れ３．３の比誘電率を有し、誘電体層１０２，１０３の
合計の厚さは５μｍである。

【００２６】また、図１４は、当該シミュレーションの
ために用いたマイクロストリップ線路の縦断面図であ
り、図１４において図１３と同様のものについては同一
の符号を付している。当該マイクロストリップ線路は、
図１４に示すように、半導体基板４上に形成された接地
導体１０１上に誘電体層１０２を介して幅Ｗｓｔのスト
リップ導体１０３が形成されて構成されている。ここ
で、誘電体層１０２の厚さは２．５μｍである。

【００２７】図１５は、図１３のトリプレートマイクロ
ストリップ線路と図１４のマイクロストリップ線路のシ
ミュレーション結果である、ストリップ導体の幅Ｗｓｔ
に対する特性インピーダンスの特性を示すグラフであ
る。図１５から明らかなように、同一のストリップ導体
の幅Ｗｓｔのとき、トリプレートマイクロストリップ線
路の特性インピーダンスは、マイクロストリップ線路の
それの１／２になることがわかる。

【００２８】なお、誘電体層３ａ，３ｂの厚さを薄くす
ることによって、トリプレートストリップ線路及びマイ
クロストリップ線路の特性インピーダンスを低下させる
ことができるが、これらの特性インピーダンスの比は図
１５に示した関係で保存される。

【００２９】図１６は、図１３のトリプレートマイクロ
ストリップ線路を用いて構成される図１の本実施例のマ
イクロ波遅波回路と、図２０の従来例のマイクロ波遅波
回路におけるコプレーナ線路に代えて、図１４のマイク
ロストリップ線路の上下を逆転した線路を用いて構成さ
れるマイクロ波遅波回路のシミュレーション結果であ
り、ストリップ導体の幅Ｗｓｔに対する遅波率と特性イ
ンピーダンスの特性を示すグラフである。当該シミュレ
ーションにおいて、各第１の伝送線路１００，５００の
特性インピーダンスＺ_Lとして図１５のシミュレーショ
ン結果を用い、また、図１における第２の伝送線路２０
０及び図２０における第２の伝送線路６００の各特性イ
ンピーダンスＺ_Hを１５０Ωとし、Ｌａ＝Ｌｂとした。

【００３０】図１６から明らかなように、同一のストリ
ップ導体の幅Ｗｓｔのとき、図１のマイクロ波遅波回路
の遅波率は、図２０のマイクロ波遅波回路のそれの１．
５倍になることがわかる。

【００３１】図１７は、シミュレーションのために用い
たエレベーテッドコプレーナ線路の縦断面図であり、当
該エレベーテッドコプレーナ線路は、以下のように形成
される。すなわち、比誘電率が１２．９の半導体基板４
上に、所定の間隔Ｌｇだけ離れて接地導体１１０ａ，１
１０ｂが形成された後、当該接地導体１１０ａ，１１０
ｂ及び露出している半導体基板４上に、比誘電率３．３
の誘電体層１１１，１１２，１１３がそれらの合計の厚
さがＨとなるように積層される。ここで、Ｈは接地導体
１１０ａ，１１０ｂの下面を基準にしたストリップ導体
１１４の高さを示すパラメータであり、以下、高さＨと
いう。次いで、誘電体層１１３上に、中心導体である幅
５μｍのストリップ導体１１４が各接地導体１１０ａ，
１１０ｂから所定の同一の距離だけ離れて形成された
後、ストリップ導体１１４及び露出している誘電体層１
１３上に誘電体層１１５が形成される。

【００３２】図１８は、図１７のエレベーテッドコプレ
ーナ線路のシミュレーション結果である、スロットの幅
Ｌｇに対する特性インピーダンスの特性を示すグラフで
ある。図１８から明らかなように、同一のスロットの幅
Ｌｇのもとで、中心導体であるストリップ導体の位置が
接地導体１１０ａ，１１０ｂの面から離れれば離れるほ
ど、すなわち高さＨが大きくなるにほど、当該エレベー
テッドコプレーナ線路の特性インピーダンスが高くなる
ことがわかる。言い換えると、同一の高い特性インピー
ダンスを有する線路を構成した場合、ほぼスロット幅Ｌ
ｇで規定されるエレベーテッドコプレーナ線路の線路幅
を縮小することができる。

【００３３】ところで、上述のように、当該マイクロ波
遅波回路の遅波率はほぼ（Ｚ_H／Ｚ_L）の平方根に等しい
ため、遅波率を高くするためには特性インピーダンスＺ
_Hを増大させかつ特性インピーダンスＺ_Lを減少させる必
要がある。図２０の図示した従来例においてこの条件を
満足させるためには、中心導体６の幅Ｗｓを広げて第１
の伝送線路５００の特性インピーダンスＺ_Lをさらに下
げることが必要となる。この状態で、第２の伝送線路６
００の特性インピーダンスＺ_Hを上げるためには、コプ
レーナ線路５Ｌの間隔Ｗｐを広げる必要がある。公知の
通り、コプレーナ線路の特性インピーダンスは中心導体
６の幅Ｗｓと間隔Ｗｐとの比によって一義的に決定され
るので、従来例において遅波率をさらに上げるために
は、必然的にコプレーナ線路の線路の占有幅が増大す
る。

【００３４】一方、本実施例のマイクロ波遅波回路は、
第１の縦断面においてストリップ導体６ａから突出する
２個の突出導体６ｂを備えることによりストリップ導体
６ａの幅Ｗｓよりも広い中心導体６の幅Ｗｓｔを備える
第１の縦断面を有して容量性の比較的低い特性インピー
ダンスＺ_Lを有する図２に示すトリプレートマイクロス
トリップ線路で構成された複数の第１の伝送線路１００
と、第２の縦断面を有して誘導性の比較的高い特性イン
ピーダンスＺ_Hを有する図３に示すエレベーテッドコプ
レーナ線路で構成された複数の第２の伝送線路２００と
を備え、上記第１の伝送線路１００と上記第２の伝送線
路２００とを交互に、かつ中心導体６の長手方向と平行
な方向である各伝送線路１００，２００の延伸接続方向
に縦続して接続することによって構成されている。すな
わち、以下の３つの特徴を有する。

【００３５】（ａ）第１の伝送線路１００の中心導体６
の幅は、第２の伝送線路２００のそれよりも大幅に広
い。これによって、第２の伝送線路２００の特性インピ
ーダンスＺ_Hを、第１の伝送線路１００の特性インピー
ダンスＺ_Lに比較して大幅に高くすることができる。言
い換えると、特に第２の伝送線路２００における線路幅
を大幅に縮小させることができる。 （ｂ）第１の伝送線路１００をトリプレートマイクロス
トリップ線路で構成した。これによって、図１５及び図
１６のシミュレーションの結果から明らかなように、ス
トリップ導体の同一の幅Ｗｓでより低い特性インピーダ
ンスＺ_Lが得られるため、より大きな遅波率を実現する
ことができる。言い換えると、同一の遅波率が得られる
遅波回路を構成した場合、ストリップ導体の幅を縮小で
きることになる。 （ｃ）第２の伝送線路２００をエレベーテッドコプレー
ナ線路で構成した。これによって、図１７のシミュレー
ションの結果から明らかなように、スロットの幅Ｌｇで
より高い特性インピーダンスＺ_Hを実現することができ
る。言い換えると、同一の遅波率が得られる遅波回路を
構成した場合に、高いインピーダンスを有する線路の線
路幅を縮小できることになる。

【００３６】以上説明したように、本実施例のマイクロ
波遅波回路においては、上記３つの特徴を備えることに
よって、同一の遅波率及び同一の特性インピーダンスを
有するように遅波回路を構成したときに、矩形スロット
４の長手方向の長さＬｇすなわち接地導体５のＸ軸方向
の間隔を、図２０に図示した従来例のマイクロ波遅波回
路の接地導体５ａ，５ｂのＸ軸方向の間隔（Ｗｓ＋２Ｗ
ｐ）に比較して大幅に短縮することができる。実際に
は、上述のように、同一の遅波率を有する従来例に比較
してＸ軸方向の線路幅を１／１０以下に減少させること
ができ、これによって、当該マイクロ波遅波回路を大幅
に小型化することができる。従って、本実施例のマイク
ロ波遅波回路を、ハイブリッド回路、電力合成回路、電
力分岐回路、遅延回路などの各種マイクロ波回路に適用
することによって、これら各種の回路を大幅に小型化す
ることができる。また、本実施例のマイクロ波遅波回路
は半導体ドープ層を用いていないので、ＦＥＴなどの能
動素子と容易に集積化することができ、上述の各種のマ
イクロ波回路を組み込んだＭＭＩＣを同一の基板に形成
することができる。これによって、ＭＭＩＣの小型化、
高機能化に寄与できる。

【００３７】＜第１の変形例＞図７は、本発明に係る第
１の変形例のマイクロ波遅波回路を示し、図６に対応す
る平面図である。上記の実施例では、複数のストリップ
接地導体１を格子形状で形成しているが、本発明はこれ
に限らず、図７に示すように、複数のスロット接地導体
１に代えて、矩形スロット５ｓに対向するように矩形ス
ロット１ｓを形成した接地導体１ａを用いてもよい。

【００３８】＜第２と第３の変形例＞図１６に示したよ
うに、中心導体であるストリップ導体の幅Ｗｓを小さく
することによって遅波率を高くすることができるが、そ
れに伴って、特性インピーダンスが低下する。一方、Ｇ
ａＡｓにてなる半導体基板４上にマイクロストリップ線
路やコプレーナ線路で、１５０Ω以上の比較的高い特性
インピーダンスを実現することが困難であるので、従来
例の構成では必然的に特性インピーダンスの低い遅波回
路しか実現できない。第２と第３の変形例では、特性イ
ンピーダンスを大幅に増大させる手段として、メアンダ
形状又はスパイラル形状のストリップ導体６ａｍ，４１
を用いてインダクタを構成する。

【００３９】図８は、本発明に係る第２の変形例のマイ
クロ波遅波回路を示し、図５に対応する平面図である。
第２の変形例では、第２の伝送線路２００における中心
導体を構成するストリップ導体６ａが、図８に示すよう
に、メアンダ形状のストリップ導体６ａｍで形成され
る。

【００４０】図９は、本発明に係る第３の変形例のマイ
クロ波遅波回路を示し、図５に対応する平面図であり、
図１０は図９のＣ−Ｃ’線についての縦断面図であり、
図１１は図９のＤ−Ｄ’線についての縦断面図であり、
図１２は図９のＥ−Ｅ’線についての縦断面図である。

【００４１】第３の変形例では、第２の伝送線路２００
における中心導体を構成するストリップ導体６ａが、図
９乃至図１２に示すように形成される。すなわち、図９
に示すように、第２の伝送線路２００の領域の半導体基
板４上に、スパイラルの中心に位置する一端に矩形導体
４０を有しかつスパイラルの外周部に位置する他端に矩
形導体４２を有するスパイラル形状のストリップ導体４
１が突出導体６ｂを含む中心導体６と一体的に形成され
る。一方、当該領域の誘電体層３ａ上に、矩形導体４０
に対向する位置に、中心導体６にストリップ導体１０を
介して接続される矩形リング導体１１が形成され、矩形
導体４２に対向する位置に別の中心導体６に接続される
矩形リング導体２０が形成される。ここで、突出導体６
ｂを含む中心導体６と、ストリップ導体１０と、矩形リ
ング導体１１，２０とが一体的に形成される。

【００４２】さらに、図１０及び図１２に示すように、
矩形リング導体３０のリング内に位置する誘電体層３ａ
にその厚さ方向に貫通する矩形錐形状のスルーホール３
０ｈが形成された後、スルーホール３０ｈ内の内周面
に、矩形導体４０と矩形リング導体１１とを接続するス
ルーホール導体３０が形成される。さらに、当該スルー
ホール３０ｈは誘電体層３ｂによって充填される。一
方、図１１及び図１２に示すように、矩形リング導体３
１のリング内に位置する誘電体層３ａにその厚さ方向に
貫通する矩形錐形状のスルーホール３１ｈが形成された
後、スルーホール３１ｈ内の内周面に、矩形導体４２と
矩形リング導体２０とを接続するスルーホール導体３１
が形成される。さらに、当該スルーホール３１ｈは誘電
体層３ｂによって充填される。

【００４３】以上のように構成された第３の変形例にお
いては、図９に示すように、ある１つの中心導体６は、
ストリップ導体１０と、矩形リング導体１１と、スルー
ホール導体３０と、矩形導体４０と、スパイラル形状の
ストリップ導体４１と、矩形導体４２と、スルーホール
導体３１と、矩形リング導体２０とを介して、別の中心
導体６に接続されている。

【００４４】上述の第２と第３の変形例においては、実
施例のストリップ導体６ａに代えて、メアンダ形状又は
スパイラル形状のストリップ導体６ａｍ，４１で構成さ
れたインダクタを用いている。これによって、第２の伝
送線路２００の特性インピーダンスＺ_Hを増大し、すな
わち遅波率を増大させることができるため、第２の伝送
線路２００におけるＹ軸方向に平行な延伸接続方向の長
さを大幅に短縮することができ、当該マイクロ波遅波回
路を小型化することができる。

【００４５】図１９は、高いインピーダンスを有する線
路を、理想的なインダクタ素子に置き換えたときのシミ
ュレーション結果であり、そのインダクタンスに対する
遅波率、カットオフ周波数及び特性インダクタンスの特
性を示すグラフである。なお、ここで、Ｚ_L＝２．５Ω
とし、Ｌａ＝Ｌｂとしている。

【００４６】図１９から明らかなように、インダクタン
スが０．６ｎＨ以上のときに、遅波率が２０以上であっ
てかつ特性インピーダンスが５０Ω以上のマイクロ波遅
波回路を実現することができる。当該第２又は第３の変
形例のマイクロ波遅波回路においては、その大きな遅波
率が故に遮断周波数の低下が予想されるが、図１９に示
したように、Ｌａ＝Ｌｂ＝６０μｍでは遮断周波数は１
０ＧＨｚ以上となる。上述のように、単位面積当たりの
インダクタンス値を上げる必要があるが、好ましくは、
同一の面積で３倍のインダクタンス値が得られる多層ス
パイラル形状のインダクタ素子を用いることが有効であ
る。

【００４７】＜他の実施例＞以上の実施例において、半
導体基板４を用いているが、本発明はこれに限らず、こ
れに代えて誘電体基板を用いてもよい。

【００４８】上記の第１の実施例においては、第１の伝
送線路１００と第２の伝送線路２００とを半導体基板４
上に形成している。しかしながら、本発明はこれに限ら
ず、同一平面上に形成しなくてもよく、任意の誘電体層
上に形成することができる。この場合、各伝送線路１０
０，２００をスルーホール導体を介して接続してもよ
い。

【００４９】上記第２の変形例において、メアンダ形状
のストリップ導体６ａｍを半導体基板４上に形成して、
当該ストリップ導体６ａｍの一端及び他端をそれぞれ、
誘電体層３ａを貫通して形成される各スルーホール導体
を介して各中心導体６に接続するようにしてもよい。こ
こで、ストリップ導体６ａｍを形成する面は半導体基板
４上又は誘電体層３ａ上に限定されず、任意の誘電体層
上に形成することができる。

【００５０】なお、上記第３の変形例において、ストリ
ップ導体１０をメアンダ形状又はスパイラル形状で形成
してもよい。また、ストリップ導体１０，４１を形成す
る面は、半導体基板４上又は誘電体層３ａ上に限定され
ず、任意の誘電体層上に形成することができる。

【００５１】

【発明の効果】以上詳述したように本発明に係るマイク
ロ波遅波回路によれば、第１のストリップ導体を、第１
と第２の接地導体の間に、それぞれ第１と第２の誘電体
層を介して挟設してなるトリプレートマイクロストリッ
プ線路で構成された少なくとも１個の第１の伝送線路
と、上記第１のストリップ導体よりも狭い幅を有する第
２のストリップ導体を、互いに所定の間隔だけ離れて形
成された第３と第４の接地導体上に、第３の誘電体層を
介して、上記第３と第４の接地導体との距離が同一とな
るように形成してなるエレベーテッドコプレーナ線路で
構成された少なくとも１個の第２の伝送線路とを備え、
上記第１の伝送線路と上記第２の伝送線路とを交互に、
かつ上記第１と第２の伝送線路の延伸接続方向に縦続し
て接続することによって構成される。

【００５２】従って、当該マイクロ波遅波回路は、「作
用」の項で述べた３つの特徴を備えたので、同一の遅波
率及び同一の特性インピーダンスを有するように遅波回
路を構成したときに、当該線路幅を従来例に比較して大
幅に短縮することができる。従って、本発明に係るマイ
クロ波遅波回路を、ハイブリッド回路、電力合成回路、
電力分岐回路、遅延回路などの各種マイクロ波回路に適
用することによって、これら各種の回路を大幅に小型化
することができる。また、本発明に係るマイクロ波遅波
回路は半導体ドープ層を用いていないので、ＦＥＴなど
の能動素子と容易に集積化することができ、上述の各種
のマイクロ波回路を組み込んだＭＭＩＣを同一の基板に
形成することができる。これによって、ＭＭＩＣの小型
化、高機能化に寄与できる。

【図面の簡単な説明】

【図１】 本発明に係る一実施例であるマイクロ波遅波
回路の斜視図である。

【図２】 図１のＡ−Ａ’線についての縦断面図であ
る。

【図３】 図１のＢ−Ｂ’線についての縦断面図であ
る。

【図４】 図１のマイクロ波遅波回路の形成工程のうち
の第１の工程を示す平面図である。

【図５】 図１のマイクロ波遅波回路の形成工程のうち
の第２の工程を示す平面図である。

【図６】 図１のマイクロ波遅波回路の形成工程のうち
の第３の工程を示す平面図である。

【図７】 本発明に係る第１の変形例のマイクロ波遅波
回路を示し、図６に対応する平面図である。

【図８】 本発明に係る第２の変形例のマイクロ波遅波
回路を示し、図５に対応する平面図である。

【図９】 本発明に係る第３の変形例のマイクロ波遅波
回路を示し、図５に対応する平面図である。

【図１０】 図９のＣ−Ｃ’線についての縦断面図であ
る。

【図１１】 図９のＤ−Ｄ’線についての縦断面図であ
る。

【図１２】 図９のＥ−Ｅ’線についての縦断面図であ
る。

【図１３】 シミュレーションのために用いたトリプレ
ートマイクロストリップ線路の縦断面図である。

【図１４】 シミュレーションのために用いたマイクロ
ストリップ線路の縦断面図である。

【図１５】 図１３のトリプレートマイクロストリップ
線路と図１４のマイクロストリップ線路のシミュレーシ
ョン結果である、ストリップ導体の幅に対する特性イン
ピーダンスの特性を示すグラフである。

【図１６】 図１のマイクロ波遅波回路と図２０のマイ
クロ波遅波回路のシミュレーション結果である、より低
い特性インピーダンスを有する線路のストリップ導体の
幅に対する遅波率と特性インピーダンスの特性を示すグ
ラフである。

【図１７】 シミュレーションのために用いたエレベー
テッドコプレーナ線路の縦断面図である。

【図１８】 図１７のエレベーテッドコプレーナ線路の
シミュレーション結果である、スロットの幅Ｌｇに対す
る特性インピーダンスの特性を示すグラフである。

【図１９】 より低い特性インピーダンスを有する線路
をインダクタに置き換えたときのシミュレーション結果
であって、インダクタンスに対する遅波率、カットオフ
周波数及び特性インダクタンスの特性を示すグラフであ
る。

【図２０】 従来例のマイクロ波遅波回路の斜視図であ
る。

【符号の説明】

１…ストリップ接地導体、 １ａ…接地導体、 １ｓ…矩形スロット、 ３ａ，３ｂ…誘電体層、 ４…半導体基板、 ５…接地導体、 ５ｓ…スロット、 ６…中心導体、 ６ａ…ストリップ導体、 ６ｂ…突出導体、 ６ａｍ…メアンダ形状のストリップ導体、 １０…ストリップ導体、 １１，２０…矩形リング導体 ３０，３１…スルーホール導体、 ３０ｈ，３１ｈ…スルーホール、 ４０，４２…矩形導体、 ４１…スパイラル形状のストリップ導体、 ＰＩ…入力端、 ＰＯ…出力端。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１のストリップ導体を、第１と第２の
   接地導体の間に、それぞれ第１と第２の誘電体層を介し
   て挟設してなるトリプレートマイクロストリップ線路で
   構成された少なくとも１個の第１の伝送線路と、 上記第１のストリップ導体よりも狭い幅を有する第２の
   ストリップ導体を、互いに所定の間隔だけ離れて形成さ
   れた第３と第４の接地導体上に、第３の誘電体層を介し
   て、上記第３と第４の接地導体との距離が同一となるよ
   うに形成してなるエレベーテッドコプレーナ線路で構成
   された少なくとも１個の第２の伝送線路とを備え、 上記第１の伝送線路と上記第２の伝送線路とを交互に、
   かつ上記第１と第２の伝送線路の延伸接続方向に縦続し
   て接続することによって構成されたことを特徴とするマ
   イクロ波遅波回路。
2. 【請求項２】 上記第２のストリップ導体はメアンダ形
   状又はスパイラル形状で形成されたことを特徴とする請
   求項１記載のマイクロ波遅波回路。
3. 【請求項３】 上記第２のストリップ導体はさらに、メ
   アンダ形状又はスパイラル形状のストリップ導体を備え
   たことを特徴とする請求項１記載のマイクロ波遅波回
   路。