KR101158189B1 - 느린-파동 피처들과 결합된 고성능 동평면 도파관들 - Google Patents

느린-파동 피처들과 결합된 고성능 동평면 도파관들 Download PDF

Info

Publication number
KR101158189B1
KR101158189B1 KR1020100008025A KR20100008025A KR101158189B1 KR 101158189 B1 KR101158189 B1 KR 101158189B1 KR 1020100008025 A KR1020100008025 A KR 1020100008025A KR 20100008025 A KR20100008025 A KR 20100008025A KR 101158189 B1 KR101158189 B1 KR 101158189B1
Authority
KR
South Korea
Prior art keywords
lines
slot
coplanar waveguide
ground
strips
Prior art date
Application number
KR1020100008025A
Other languages
English (en)
Other versions
KR20100101519A (ko
Inventor
슈-잉 조
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20100101519A publication Critical patent/KR20100101519A/ko
Application granted granted Critical
Publication of KR101158189B1 publication Critical patent/KR101158189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/2013—Coplanar line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Waveguides (AREA)
  • Waveguide Aerials (AREA)

Abstract

동평면 도파관 구조를 포함하는 장치가 개시된다. 동평면 도파관 구조는 하나 이상의 신호 라인들에 근접된 하나 이상의 그라운드 라인으로서, 상기 신호 라인들 및 상기 그라운드 라인들은 서로 본질적으로 평행하며 실질적으로 제1 방향을 따라 배향되는, 그라운드 라인과; 교번 세그먼트들을 포함하는 하나 이상의 신호 라인들 중 적어도 하나에 포함되는 주기적 구조;를 포함하며, 상기 교번 세그먼트들 중 적어도 하나는 상기 제1 방향을 가로지르는 제2 방향에서 연장된다.

Description

느린-파동 피처들과 결합된 고성능 동평면 도파관들{HIGH PERFORMANCE COUPLED COPLANAR WAVEGUIDES WITH SLOW-WAVE FEATURES}
본 발명은 동평면 도파관(coplanar waveguide)들에 관한 것으로서, 보다 상세하게는, 느린-파동 피처(slow-wave feature)들과 결합된 고성능 동평면 도파관들에 관한 것이다.
반도체 집적 회로(IC) 산업은 고속 성장을 이뤄 왔다. IC의 재질 및 설계에 있어서의 기술적 진보들은 이전 세대 보다 더욱 소형화되고 더욱 복잡해진 회로들을 갖는 IC 세대들을 생산하였다. IC의 진화 과정에서, 기능적 밀도(즉, 칩 면적 당 상호연결된 장치들의 개수)는 일반적으로 증가된 반면에 기하학적 크기(즉, 제조 공정을 사용하여 만들어질 수 있는 가장 작은 부품(또는 라인))은 작아졌다. 이러한 크기 축소(scaling down) 과정은 일반적으로 생산 효율 증가 및 관련 비용 감소에 따른 이점들을 제공한다. 그러한 크기 축소에 의해 또한, IC들 내에서 빠른 주파수 신호들(frequency signal)의 전송을 관리하는 것이 더욱 중요해졌다. 그러한 전송을 위해 동평면 도파관(CPW: coplanar waveguide) 구조들이 종종 사용되지만, 전송 빈도가 증가함에 따라 통상적인 CPW 구조 성능이 떨어지는 것으로 관찰되었다. 특히, 통상적인 CPW 구조의 성능은 전자기 파장이 증가함에 따라 더욱 바람직하지 않다. 예를 들어, SiO2 유전체 물질에서의 전자기 파장은 50 GHz에서 3000 ㎛이며, 이는 1/4 파장 장거리 전송 라인들의 임피던스 매칭 네트워크(impedance matching network)의 적용에 대해 영역-소모적(area-consuming)이다. 또한, 통상적인 CPW 구조들은 신호 라인(signal line)과 기저 기판(underlying substrate) 사이에 어떠한 쉴드(shield)를 제공하지 않는 실정이며, 실리콘 기판 상의 저손실(low-loss) CPW 구조들은 두터운 유전체층을 사용하여 설계되고 최적화되는데, 이는 진보된 CMOS 공정과 충돌한다. 따라서, 전술한 문제점들을 처리할 수 있는 장치가 필요하다.
본 명세서는 첨부된 도면들을 참조할 때 발명의 상세한 설명으로부터 가장 잘 이해된다. 여러 피처(feature)들은 산업적인 표준 실정에 맞는 치수로 도시된 것은 아니며 단지 설명을 위해 사용되었다. 실제로, 여러 피처들의 치수들은 설명의 명확성을 위해 임의로 커지거나 또는 작아질 수 있다.
도 1a-1c는 동평면 도파관 구조의 일 실시예의 사시도, 평면도 및 등가 회로를 각각 도시한다.
도 2는 동평면 도파관 구조의 일 실시예의 사시도이다.
도 3a-3d 및 4a-4c는 여러 가지 실시예들에 따른 동평면 도파관 구조의 평면도들을 도시한다.
도 5a-5d는 여러 가지 실시예들에 따른 동평면 도파관 구조를 포함하는 장치의 상하 단면도를 도시한다.
도 6a-6c, 7a-7d, 8a-8f, 9a-9d, 및 10a-10f는 여러 실시예들에 따른 동평면 도파관 구조의 사시도들을 도시한다.
도 11-24는 여러 실시예들에 따른 동평면 도파관 구조를 포함하는 장치의 사시도들을 도시한다.
본 명세서는 일반적으로 동평면 도파관 구조(coplanar waveguide structure)들을 포함하는 장치들에 관한 것이며, 더욱 특정적으로는, 결합된(coupled) 동평면 도파관 구조들을 포함하는 장치들에 관한 것이다.
이하의 설명은 본 발명의 여러 가지 특징들을 구현하기 위한, 여러 가지 상이한 실시예들 또는 예들을 제공한다. 설명을 단순화하기 위해 이하에서는 부품들 및 배열들에 대한 특정 예들이 기술된다. 물론, 단지 예들이며 제한적인 의도가 있는 것은 아니다. 예를 들어, 이하의 설명에서 제1 피처가 후속하는 제2 피처의 위 또는 아래에 배치되는 구조는 제1 및 제2 피처들이 직접적으로 접촉하는 것으로 형성되는 실시예들을 포함할 수 있고, 또한 제1 및 제2 피처들이 직접 접촉하지 않도록 추가적인 피처들이 제1 및 제2 피처들 사이에 형성되는 실시예들을 포함할 수 있다. 추가적으로, 본 명세서는 여러 예들에서 참조 번호들 및/또는 단어들을 반복할 수 있다. 이러한 반복은 단순화 또는 명확화를 위한 것이며, 설명되는 여러 실시예들 및/또는 구성들 간의 관계를 본질적으로 가리키는 것은 아니다.
도 1은 동평면 도파관 구조(1)의 일 실시예의 사시도이다. 동평면 도파관 구조(1)는 하나 이상의 컨덕터 라인(conductor line: 2, 4a, 4b)을 포함한다. 본 실시예에서, 컨덕터 라인(2)은 신호 라인(signal line)이다. 상기 신호 라인(2)은 하나 이상의 컨덕터 라인(4a, 4b) 사이에 배치된다. 하나 이상의 컨덕터 라인(4a, 4b)은 상대적으로 정적인 라인(static line)(묶어서 '상대적 정적 라인(4)'으로 지칭됨)이다. 상기 신호 라인(2)은 파동 소스(wave source)와 결합될 수 있다. 상기 파동 소스는 적합한 어떤 주파수(frequency)일 수 있다. 예를 들어, 상기 파동 소스는 트랜스미터(transmitter), 트랜스시버(transceiver), 또는 안테나와 같은 라디오 주파수 신호 소스 및/또는 컨수머(consumer)를 포함할 수 있다. 어떤 실시예들에서, 상기 신호 라인(2)은 그 길이를 따라 라디오 주파수 신호를 전달할 수 있다. 어떤 실시예들에서, 상기 신호 라인은 마이크로웨이브(microwave) 및/또는 밀리미터 범위(예로써, 약 300 MHz 내지 약 300 GHz 사이의 주파수들)의 라디오 주파수 신호를 전달하도록 설계될 수 있다. 본 실시예에서, 상대적 정적 라인들(4)은 그라운드에 전기적으로 연결될 수 있고, 따라서 상대적 정적 라인들(4)은 또한 그라운드 라인(ground line)으로 지칭될 수 있다. 어떤 실시예들에서, 상대적 정적 라인들(4) 중 하나 이상은 기준 전압 소스(reference voltage source)를 포함하는 AC 또는 DC 전압 소스에 연결될 수 있다.
신호 라인(2)은 라디오 주파수 신호를 전파할 수 있는 어떤 재질로 이루어진다. 그라운드 라인들(4)은 쉴드 가능한 어떤 재질로 이루어질 수 있다. 예를 들어, 상기 신호 라인(2) 및/또는 그라운드 라인들(4)은 알루미늄, 구리, 텅스텐, 티타늄, 탄털륨(tantulum), 티타늄 나이트라이드(titanium nitride), 탄탈륨 나이트라이드(tantalum nitride), 니켈 실리사이드(nickel silicide), 코발트 실리사이드(cobalt silicide), 은, TaC, TaSiN, TaCN, TiAl, TiAlN, 금속 합금들, 적합한 다른 재질들, 및/또는 그것들의 조합들과 같은 금속을 포함할 수 있다. 상기 신호 라인(2)은 상기 그라운드 라인들(4)과 동일하거나 상이한 재질을 포함할 수 있으며, 상기 그라운드 라인(4a)은 상기 그라운드 라인(4b)과 동일하거나 상이한 재질을 포함할 수 있음을 이해할 수 있다. 어떤 실시예들에서, 상기 신호 라인(2)과 상기 그라운드 라인들(4) 사이의 영역은 유전체 또는 적합한 다른 물질을 포함할 수 있다.
신호 라인(2) 및 그라운드 라인들(4)은 길이 방향에서 서로 실질적으로 평행하게 배향된다(oriented). 신호 라인(2) 및 그라운드 라인들(4)은 길이 방향에서 실질적으로 균일한 거리(L)로 연장되며, 신호 라인(2)/그라운드 라인들(4)은 실질적으로 균일한 높이(H)를 갖는다. 어떤 실시예들에서, 신호 라인(2)/그라운드 라인들(4)은 길이 방향에서 상이한 거리들(L)로 연장될 수 있고, 신호 라인(2)/그라운드 라인들(4)은 상이한 높이들(H)을 가질 수 있다. 예를 들어, 어떤 실시예들에서는, 상기 신호 라인(2)은 제1 거리로 연장되고 상기 그라운드 라인들(4)은 제2 거리로 연장될 수 있다. 어떤 실시예들에서는, 상기 그라운드 라인(4a)은 제1 거리로 연장되고 상기 그라운드 라인(4b)은 제2 거리로 연장될 수 있다. 이상의 예들은 신호 라인(2)과 그라운드 라인들(4)에 대한 높이(H)에 동일하게 적용될 수 있다. 각각의 그라운드 라인(4)은 폭 Wg를 갖는다. 그라운드 라인 폭(Wg)은 각각의 그라운드 라인(4)에 대해 동일하거나 상이하다. 예를 들어, 그라운드 라인들(4a, 4b)은 동일한 폭일 수 있다(즉, 그라운드 라인 4a의 폭 Wg = 그라운드 라인 4b의 폭 Wg). 그라운드 라인들(4)은, 폭이 높이보다 더 크거나(즉, Wg>H), 높이가 폭보다 더 크거나(Wg<H), 폭과 높이가 동일하거나(Wg=H), 또는 그것들의 조합들일 수 있다.
도 1에 도시된 바와 같이, 상기 신호 라인(2)의 치수들은 길이방향 축(본 실시예에서는 z-축)을 따라 변할 수 있다. 신호 라인(2)의 치수 변화는 신호 라인(2)에서의 주기적 구조(periodic structure)를 형성한다. 보다 특정적으로는, 상기 신호 라인(2)은 교번하는 세그먼트들인 제1 세그먼트(5) 및 제2 세그먼트(6)를 포함하며, 이들 세그먼트들은 주기적 구조를 형성한다. 상기 제1 세그먼트(5)는 폭 W 및 길이 Ds를 갖는다. 상기 제2 세그먼트(6)는 신호 라인(2)의 각 측면에서 그라운드 라인들(4)을 향해 외측으로 수평하게 연장됨으로써, 제2 세그먼트(6)는 제1 세그먼트(5)보다 폭이 더 넓다. 외측으로 연장된 상기 제2 세그먼트(6)는 직사각형, 타원형, 반원형, 삼각형, 적절한 다른 형상, 및/또는 그것들의 조합을 형성할 수 있다. 본 실시예에서, 상기 제2 세그먼트(6)는 길이 DL 및 폭 DW를 갖는 직사각형을 형성한다. 상기 제2 세그먼트(6)는 다른 치수들을 가질 수 있음을 이해할 것이다. 또한, 어떤 실시예들에서 상기 제2 세그먼트(6)는 신호 라인(2)의 각 측면에서 신호 라인(2)의 중심을 향해 내측으로 수평하게 연장될 수 있음을 이해할 것이다. 어떤 실시예들에서, 상기 제2 세그먼트(6)는 신호 라인(2)의 단지 일측면으로부터 연장될 수 있다.
제1 세그먼트들(5)과 제2 세그먼트들(6)을 교번함으로써 형성되는, 신호 라인(2)에서의 주기적 구조는 DS + DL의 주기로 반복한다. 다른 실시예들에서, 상기 신호 라인(2)은 비주기적 구조를 가질 수 있거나, 보다 많은 또는 보다 적은 세그먼트들을 포함하는 구조를 가질 수 있다. 상기 동평면 도파관 구조(1)의 치수들은, 예로써 이하에서 기술되는 바와 같은 바람직한 위상 속도(phase velocity)와 같은 바람직한 신호 특성을 제공하도록 선택될 수 있다. 어떤 실시예들에서, 상기 치수들 W, DS, DL, 및 DW는 각각 약 0.1 ㎛ 내지 약 8 ㎛일 수 있다.
도 1에서 상기 동평면 도파관 구조(1)의 전기적인 그리고 라디오 주파수 특성들이 도 1b 및 1c를 참조하여 이하에서 기술될 것이다. 알려진 회로 이론을 사용하여, 상기 동평면 도파관 구조(1)는 일련의 등가 회로들을 통해 모델링될 수 있다. 각각의 미분 단위 길이 dz에 대해, 상기 동평면 도파관 구조(1)는 도 1c에 도시된 등가 회로와 같은 하나의 등가 회로로 이루어진 것처럼 다루어질 수 있다. 상기 등가 회로는 단위 길이 당 인덕턴스(L : inductance) 및 단위 길이 당 커패시턴스(C : capacitance)를 갖는다. 상기 등가 회로는 또한 단위 길이 당 저항(R) 및 단위 길이 당 컨덕턴스(G : conductance)를 가질 수 있다. 따라서, 상기 동평면 도파관 구조(1)는 전기 회로 개념들에 기초한 라인 파라미터(line parameter)들을 사용하여 기술될 수 있다.
L, R, C 및 G의 값들은 상기 동평면 도파관 구조(1)의 물리적 치수들 및 재질 조성을 포함한 물리적 특성들로부터 결정될 수 있다. 신호 라인을 따라 진행하는 파동의 위상 속도(VP)는 다음과 같이 표현될 수 있다:
Figure 112010006131231-pat00001
여기서 c는 빛의 속도이고, εr은 상대 유전율(relative permittivity)이며, μr은 상대 투자율(relative permeability)이다. 따라서, 바람직한 위상 속도를 갖는 동평면 도파관 구조를 설계하기 위해, 동평면 도파관을 위한 재질들은 바람직한 상대 유전율 및 투자율을 제공하도록 선택된다. 대안적으로, 상기 동평면 도파관 구조는 여기 개시되는 상기 구조들을 사용하여 바람직한 인덕턴스 및 커패시턴스를 제공하는 치수들을 가질 수 있다.
본 실시예에서, 교번하는 세그먼트들(5, 6)을 포함하는 상기 주기적 구조는 도 1c에 도시된 등가 회로에 도시된 바와 같이 교번하는 개별적인 하이(high) 및 로우(low) 임피던스 영역을 제공한다. 상기 교번하는 하이 및 로우 임피던스 영역들이 파장과 비교하여 길이가 짧고 상기 교번하는 세그먼트들이 서로 이원화된다면(cascaded), 상기 인덕턴스는 하이 임피던스 영역에 의해 지배되며 상기 커패시턴스는 로우 임피던스 영역에 의해 지배된다. 예를 들어, 상기 파장이 대략 50 GHz의 주파수에서 대략 3000 ㎛이고 상기 주기적 구조가 대략 수 ㎛의 주기를 포함한다면(즉, 주기가 파장에 비하여 짧음), 본 실시예는 통상적인 동평면 도파관 구조들에 비하여 더 큰 유전율 엡실론(permittivity epsilon) εr 및 더 작은 위상 속도 VP를 제공한다. 상기 신호 라인(2) 내에서의 상기 주기적 구조는 본질적으로 더 큰 유전율 엡실론을 구비하며 상기 파장을 조절하는 능력을 제공한다. 따라서, 유전율 엡실론 εr은 여기서 보여지는 여러 가지 실시예들과 같이 상이한 동평면 도파관 구조들에 의해 변화될 수 있다. 그와 같은 더 큰 엡실론 동평면 도파관 구조들은, 1/4 파장 장거리 전송 라인, GPS 위성 시스템들, 2 GHz 이상의 PDA 휴대폰들 및 UWB 무선 통신의 회로 임피던스 매칭 회로들과 같은, 마이크로웨이브(microwave) 및 밀리미터 웨이브(milimeter wave) 통합 회로들에 통합될 수 있다.
이하의 설명은 보다 큰 유전율 엡실론 εr을 제공함으로써 파장을 조절할 수 있는 여러 가지 동평면 도파관 구조들을 제공한다. 도 2는 동평면 도파관 구조(10)의 일 실시예의 사시도이다. 상기 동평면 도파관 구조(10)는 하나 이상의 컨덕터 라인들(12a, 12b, 14a, 14b)을 포함한다. 본 실시예에서, 상기 하나 이상의 컨덕터 라인들(12a, 12b)은 신호 라인들이다(묶어서 신호 라인들 12로 칭함). 상기 신호 라인들(12)은 상기 하나 이상의 컨덕터 라인들(14a, 14b) 사이에 배치된다. 상기 하나 이상의 컨덕터 라인들(14a, 14b)은 상대적으로 정적인 라인들이다(묶어서 상대적 정적 라인들 14로 칭함).
상기 신호 라인들(12)은 하나의 파동 소스와 연결된다. 상기 파동 소스는 적합한 어떤 주파수일 수 있다. 예를 들어, 상기 파동 소스는 트랜스미터, 트랜스시버, 또는 안테나와 같은, 라디오 주파수 신호 소스 및/또는 컨수머(consumer)를 포함할 수 있다. 어떤 실시예들에서, 상기 신호 라인들(12)은 그것들의 길이를 따라 라디오 주파수 신호를 전송한다. 어떤 실시예들에서, 상기 신호 라인들은 마이크로웨이브 및/또는 밀리미터 범위의(예로써, 약 300 MHz 내지 약 300 GHz의 주파수들) 라디오 주파수 신호를 전송하도록 설계될 수 있다. 본 실시예에서, 상기 상대적 정적 라인들(14)은 그라운드에 전기적으로 연결될 수 있으며, 따라서 상기 상대적 정적 라인들(14)은 그라운드 라인들로 지칭될 수도 있다. 어떤 실시예들에서, 상기 상대적 정적 라인들(14) 중 하나 이상은, 기준 전압 소스를 포함하는 AC 또는 DC 전압 소스에 연결될 수 있다.
신호 라인들(12)은 라디오 주파수 신호를 전파할 수 있는 어떤 재질로 구성된다. 그라운드 라인들(14)은 쉴드 가능한 어떤 재질로 구성된다. 예를 들어, 상기 신호 라인들(12) 및/또는 그라운드 라인들(14)은 알루미늄, 구리, 텅스텐, 티타늄, 탄털륨(tantulum), 티타늄 나이트라이드, 탄탈륨 나이트라이드, 니켈 실리사이드, 코발트 실리사이드, 은, TaC, TaSiN, TaCN, TiAl, TiAlN, 금속 합금들, 적합한 다른 재질들, 및/또는 그것들의 조합들과 같은 금속을 포함할 수 있다. 상기 신호 라인(12)은 상기 그라운드 라인들(14)과 동일하거나 상이한 재질을 포함할 수 있고, 상기 신호 라인(12a)은 상기 신호 라인(12b)과 동일하거나 상이한 재질을 포함할 수 있으며, 상기 그라운드 라인(14a)은 상기 그라운드 라인(14b)과 동일하거나 상이한 재질을 포함할 수 있음을 이해할 수 있다. 상기 신호 라인들(12)과 상기 그라운드 라인들(14) 사이의 영역들은 절연 영역, 로우(low)-k 유전체 영역, 하이(high)-k 유전체 영역, 다른 적합한 유전체 영역, 다른 적합한 영역, 및/또는 그것들의 조합일 수 있다. 어떤 실시예들에서, 상기 신호 라인(12)과 상기 그라운드 라인들(14) 사이의 영역은 유전체 또는 적합한 다른 물질을 포함할 수 있다. 어떤 실시예들에서, 상기 신호 라인들(12)과 상기 그라운드 라인들(14) 사이의 영역들은 다양한 재질들 및/또는 조성들을 포함할 수 있다.
신호 라인들(12) 및 그라운드 라인들(14)은 길이 방향에서 서로 실질적으로 평행하게 배향된다(oriented). 신호 라인들(12) 및 그라운드 라인들(14)은 길이 방향에서 실질적으로 균일한 거리(L)로 연장되며, 신호 라인들(12)/그라운드 라인들(14)은 실질적으로 균일한 높이(H)를 갖는다. 어떤 실시예들에서, 신호 라인(12)/그라운드 라인들(14)은 길이 방향에서 상이한 거리들(L)로 연장될 수 있고, 신호 라인(12)/그라운드 라인들(14)은 상이한 높이들(H)을 가질 수 있다. 예를 들어, 어떤 실시예들에서는, 상기 신호 라인(12)은 제1 거리로 연장되고 상기 그라운드 라인들(14)은 제2 거리로 연장될 수 있다. 어떤 실시예들에서는, 상기 신호 라인(12a)은 제1 거리로 연장되고 상기 신호 라인(12b)은 제2 거리로 연장될 수 있다. 이상의 예들은 신호 라인(12)과 그라운드 라인들(14)에 대한 높이(H)에 동일하게 적용될 수 있다. 또한, 각각의 신호 라인(12a, 12b)은 그라운드 라인(14a, 14b)으로부터 거리 S를 갖는다. 상기 거리 S는 적절한 어떤 거리일 수 있다. 각각의 그라운드 라인(14)은 폭 Wg를 갖는다. 상기 그라운드 라인 폭 Wg는 각각의 그라운드 라인(14)에 대해 동일하거나 상이할 수 있다. 예를 들어, 그라운드 라인들(14a, 14b)은 동일한 폭일 수 있다(즉, 그라운드 라인 14a의 폭 Wg = 그라운드 라인 14b의 폭 Wg). 그라운드 라인들(4)은, 폭이 높이보다 더 크거나(즉, Wg>H), 높이가 폭보다 더 크거나(Wg<H), 폭과 높이가 동일하거나(Wg=H), 또는 그들의 조합들일 수 있다.
상기 신호 라인(12)의 치수들은 길이방향 축(본 실시예에서는 z-축)을 따라 변할 수 있다. 신호 라인(12)의 치수 변화는 신호 라인(12)에서의 주기적 구조(periodic structure)를 형성한다. 보다 특정적으로는, 상기 신호 라인(12)은 교번하는 세그먼트들인 제1 세그먼트(16) 및 제2 세그먼트(18)를 포함하며, 이들 세그먼트들은 주기적 구조를 형성한다. 상기 제1 세그먼트(16)는 폭 W 및 길이 Ds를 갖는다. 상기 폭(W)은 각각의 신호 라인(12)에 대해 동일하거나 상이할 수 있다. 예를 들어, 상기 신호 라인들(12a, 12b)의 제1 세그먼트들(16)은 폭이 동일할 수 있다(즉, 신호 라인 12a의 폭 W = 신호 라인 12b의 폭 W). 상기 제2 세그먼트(18)는 신호 라인(12)의 각 측면에서 그라운드 라인들(14)을 향해 외측으로 수평하게 연장됨으로써, 제2 세그먼트(18)는 제1 세그먼트(16)보다 폭이 더 넓다. 외측으로 연장된 상기 제2 세그먼트(18)는 직사각형, 타원형, 반원형, 삼각형, 적절한 다른 형상, 및/또는 그것들의 조합을 형성할 수 있다. 본 실시예에서, 상기 제2 세그먼트(18)는 길이 DL 및 폭 DW를 갖는 직사각형을 형성한다. 상기 제2 세그먼트(18)는 다른 치수들을 가질 수 있음을 이해할 것이다. 또한, 어떤 실시예들에서 상기 제2 세그먼트(18)는 신호 라인(12)의 각 측면에서 신호 라인(12)의 중심을 향해 내측으로 수평하게 연장될 수 있음을 이해할 것이다. 어떤 실시예들에서, 상기 제2 세그먼트(18)는 신호 라인(12)의 단지 일측면으로부터 연장될 수 있다. 어떤 실시예들에서, 상기 제1 세그먼트(16)는 상기 제2 세그먼트(18)보다 더 넓을 수 있다.
제1 세그먼트들(16)과 제2 세그먼트들(18)을 교번함으로써 형성되는, 신호 라인(12)에서의 주기적 구조는 DS + DL의 주기로 반복한다. 다른 실시예들에서, 상기 신호 라인(12)은 비주기적 구조를 가질 수 있거나, 보다 많은 또는 보다 적은 세그먼트들을 포함하는 구조를 가질 수 있다. 앞서 언급했듯이, 신호 라인들(12)에서의 주기적 구조는 더 큰 유전율 엡실론을 제공함으로써 파장을 조절한다. 따라서, 상기 동평면 도파관 구조(10)의 치수들은, 앞서 기술한 바와 같은 바람직한 위상 속도(phase velocity)와 같은 바람직한 신호 특성을 제공하도록 선택될 수 있다. 어떤 실시예들에서, 상기 치수들 W, DS, DL, 및 DW는 각각 약 0.1 ㎛ 내지 약 8 ㎛일 수 있다.
동평면 도파관 구조(10)의 상기 신호 라인들(12) 및 상기 그라운드 라인들(14)은 그 구성이 주기적 구조를 제공하는 적합한 어떤 구성을 포함할 수 있다. 예를 들어, 도 3a-3d 및 4a-4c는 주기적 구조들을 포함하는 동평면 도파관 구조들의 여러 가지 실시예들의 평면도들을 도시한다. 예를 들어, 도 3a는 앞서 기술된 신호 라인(12)과 유사한 신호 라인(32)을 포함하는 동평면 도파관 구조(30)를 도시한다. 상기 신호 라인(32)은 교번적인 세그먼트들 즉 제1 세그먼트들(33) 및 제2 세그먼트들(34)을 포함한다. 상기 제2 세그먼트들(34)은 상기 제1 세그먼트들(33)보다 더 넓으며 반원형의 형상으로 그라운드 라인들(35)을 향해 외측으로 연장된다. 앞서 언급했듯이, 신호 라인들에서 주기적 구조를 형성하는 제1 및 제2 세그먼트들에 대한 다른 형상들이 또한 가능하다. 예를 들어, 도 3b는 제1 세그먼트들(43) 및 제2 세그먼트들(44)을 갖는 신호 라인들(42)을 포함하는 동평면 도파관 구조(40)의 다른 하나의 실시예를 도시한다. 상기 제2 세그먼트들(44)은 그라운드 라인들(45)을 향해 외측으로 연장되어, 대체적으로 삼각형 형상의 연장부들을 구비한 제2 세그먼트들(44)을 제공한다.
어떤 실시예들에서, 상기 그라운드 라인들은 주기적 구조를 포함하거나 아니면 불규칙 형상의 구조를 포함할 수 있다. 예를 들어, 도 3c는 전술한 신호 라인들(12)와 유사한 신호 라인들(52)을 포함하는 동평면 도파관 구조(50)를 포함한다. 상기 신호 라인들(52)은 교번하는 세그먼트들 즉, 제1 세그먼트들(53) 및 제2 세그먼트들(54)를 포함하며, 이들 세그먼트들은 그라운드들(55a, 55b)을 향해 외측으로 연장되어 직사각형의 연장부들을 형성한다. 상기 제2 세그먼트들(54)은 상기 제1 세그먼트들(53)보다 더 넓다. 상기 그라운드 라인들(55a, 55b)은 실질적으로 폭이 균일하다. 상기 그라운드 라인들(55a, 55b)은, 신호 라인들(52)과 그라운드 라인들(55a, 55b) 간의 거리가 상대적으로 작은 제1 부분(56)과, 신호 라인들(52)과 그라운드 라인들(5a, 55b) 간의 거리가 상대적으로 큰 제2 부분(57)을 포함한다. 상기 신호 라인들(52)과 상기 그라운드 라인들(55a, 55b) 사이의 거리가 변하지만, 신호 라인들(52)과 그라운드 라인들(55a, 55b)은 동일 방향으로 배향되며 실질적으로 평행하다. 도 3c는 그라운드 라인들(55a, 55b)의 제1 부분들을, 동평면 도파관 구조(50)의 길이를 따라 길이 방향 위치가 일치하는 것으로 도시한다. 그라운드 라인들(55a, 55b)의 제2 부분들로 마찬가지로 일치하는 것으로 도시되어 있다. 즉, 그라운드 라인(55a)은 신호 라인을 길이 방향으로 이분하는 하나의 평면을 너머로 반사된 그라운드 라인(55b)의 실질적인 거울 이미지이다. 하지만, 다른 실시예들에서, 그라운드 라인(55a)의 제1 부분은 그라운드 라인(55b)의 제2 부분과 일치할 수 있다. 즉, 그라운드 라인(55a)은, 길이 방향으로 이동된 그라운드 라인(55b)의 실질적인 거울 이미지(mirror image)일 수 있다. 다른 실시예들에서, 그라운드 라인(55a)은 그라운드 라인(55b)의 형상과 무관한 형상을 가질 수 있다. 더욱이, 비록 도 3c는 굽어진 측면들을 갖는 그라운드 라인들(55a, 55b)을 도시하지만, 그라운드 라인들(55a, 55b)의 측면들은 사각형, 각진(angled) 형상, 다른 어떤 형상 또는 그 형상들의 조합일 수도 있다.
다른 예로서, 도 3d는 전술한 신호 라인들(12)과 유사한 신호 라인들(62)을 포함하는 동평면 도파관 구조(60)를 도시한다. 상기 신호 라인들(62)은, 그라운드 라인들(65)을 향해 외측으로 연장되어 반원형의 연장부들을 형성하는 교번하는 세그먼트들 즉, 제1 세그먼트들(63) 및 제2 세그먼트들(64)을 포함한다. 상기 제2 세그먼트들(64)은 상기 제1 세그먼트들(63)보다 더 넓다. 상기 그라운드 라인들(65)은, 실질적으로 유사한 단면 형상을 갖는 하나 이상의 세그먼트들(66)을 포함한다. 본 실시예에서, 상기 하나 이상의 세그먼트들(66)은 동일하거나 상이한 층일 수 있는 상호연결부에 의해 서로 연결되며, 이때 상기 상호연결부는 금속 상호연결부일 수 있다. 상기 하나 이상의 세그먼트들은 적합한 어떤 재질을 포함할 수 있다. 예를 들어, 어떤 실시예들에서, 상기 세그먼트들(66)은, 전도성 재질을 포함하는 하나 이상의 세그먼트들(66) 및 비전도성 재질을 포함하는 하나 이상의 세그먼트들(66)과 같은, 두 개 이상의 다른 재질들을 포함할 수 있다. 어떤 실시예들에서, 상기 세그먼트들은 신호 라인들(62)과 동일한 재질로 구성될 수 있다.
여기 개시되는 동평면 도파관 구조들의 여러 가지 관점들은 단일의 동평면 도파관 구조로 조합될 수 있음이 이해될 것이다. 예를 들어, 도 4a-4c는 전술한 신호 라인들 및 그라운드 라인들에 유사한 주기적 구조들을 갖는, 하나 이상의 신호 라인들(72, 82, 92) 및 하나 이상의 그라운드 라인들(75, 85, 95)을 포함하는 동평면 도파관 구조들(70, 80, 90)을 도시한다. 도 4a를 참조하면, 상기 신호 라인들(72)은 교번하는 세그먼트들 즉, 제1 세그먼트들(73) 및 제2 세그먼트들(74)을 포함한다. 상기 제2 세그먼트들(74)은 상기 제1 세그먼트들(73)보다 더 넓으며 반원형의 형상으로 그라운드 라인들(75)을 향해 외측으로 연장된다. 상기 그라운드 라인들(75)도 또한 교번하는 세그먼트들 즉, 제1 세그먼트들(76) 및 제2 세그먼트들(77)을 포함한다. 상기 제2 세그먼트들(77)은 상기 제1 세그먼트들(76)보다 더 넓으며 마찬가지로 반원형의 형상으로 외측으로 연장된다. 도 4b를 참조하면, 상기 신호 라인들(82) 및 상기 신호 라인들(85)은 교번하는 세그먼트들 즉, 제1 세그먼트들(83, 86) 및 제2 세그먼트들(84, 87)을 포함한다. 상기 제2 세그먼트들(84, 87)은 상기 제1 세그먼트들(83, 86)보다 더 넓으며 삼각형 형상으로 외측으로 연장된다. 도 4c를 참조하면, 상기 신호 라인들(92) 및 상기 그라운드 라인들(95)은 교번하는 세그먼트들 즉, 제1 세그먼트들(93, 96) 및 제2 세그먼트들(94, 97)을 포함한다. 상기 제2 세그먼트들(94, 97)은 상기 제1 세그먼트들(93, 96)보다 더 넓다. 상기 신호 라인들(92)의 제2 세그먼트들(94)은 반원형의 형상으로 외측으로 연장되며, 상기 그라운드 라인들(95)의 제2 세그먼트들(97)은 삼각형의 형상으로 외측으로 연장된다.
이제 도 5a-5d를 참조하면, 일 실시예에 따른 동평면 도파관 구조를 포함하는 장치(100)의 상하 단면도가 도시되어 있다. 상기 장치(100)는 하측 기판(102), 및 하나 이상의 로우-k 절연층들(106)과 동평면 도파관 부분들(108)을 포함하는 상측 기판(104)을 포함한다.
상기 하측 기판(102)은 적합한 어떤 재질 및 적합한 어떤 두께를 포함할 수 있다. 본 실시예에서, 상기 하측 기판(102)은 실리콘 기판과 같은 반도체 기판을 포함할 수 있다. 상기 하측 기판(102)은, 크리스탈(crystal), 폴리크리스탈린(polycrystalline), 또는 무정형(amorphous) 구조에 실리콘 또는 게르마늄을 포함하는 기본 반도체(elementary semiconductor); 실리콘 카바이드(silicon carbide), 갈륨 비소(gallium arsenic), 갈륨 인(gallium phosphide), 인듐 인(indium phosphide), 인듐 비소(indium arsenide), 및 인듐 안티모나이드(indium antimonide)를 포함하는 복합 반도체(compound semiconductor); SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및 GaInAsP를 포함하는 합금 반도체(alloy semiconductor); 다른 적합한 어떤 물질; 및/또는 그것들의 조합들을 포함할 수 있다. 일 실시예에서, 상기 합금 반도체 기판은 증감 SiGe 피처(gradient SiGe feature)를 구비할 수 있으며, 증감 SiGe 피처에서 Si 및 Ge 성분은 그 증감 SiGe 피처에서의 일 지점에서의 하나의 비율로부터 다른 지점에서의 다른 하나의 비율로 변화한다. 다른 실시예에서, 상기 합금 SiGe는 실리콘 기판 위에 형성된다. 다른 실시예에서, SiGe 기판은 신장된다. 또한, 상기 기판은 SOI(semiconductor on insulator) 또는 TFT(thin film transistor)일 수 있다. 어떤 예들에서, 상기 반도체 기판은 도핑 에피층(doped epi layer) 또는 매설층(buried layer)을 포함할 수 있다. 다른 예들에서, 상기 복합 반도체 기판은 다중층 구조를 포함하며, 또는 상기 실리콘 기판은 다중층 복합 반도체 기판을 포함할 수 있다. 어떤 실시예들에서, 상기 하측 기판(102)은 유리를 포함할 수 있다.
상기 하측 기판(102)은 동일한 또는 다양한 재질들을 포함하는 다중층들을 포함할 수 있다. 상기 하측 기판(102)은 종래에 알려진 설계상 요구들에 따르는, 여러 가지 도핑(doping) 구성들(예로써, p-타입 기판 영역들 또는 n-타입 기판 영역들)을 더 포함할 수 있다. 어떤 실시예들에서, 상기 하측 기판(102)은 도핑 영역들을 포함할 수 있다. 상기 하측 기판(102)은, 게이트 구조들, 소스(source)/드레인(drain) 영역들, 소량 도핑 영역들, 얇은 트렌치 아이솔레이션들(shallow trench isolation), 트렌지스터들, 다이오드들, 비아들(via), 트렌치들, 다양한 접촉부들/비아들 및 다중층 상호연결 피처들(예로써, 금속층들 및 중간층 유전체들), 다른 피처들, 및/또는 그것들의 조합들을 제한적이지 않게 포함하는, 종래 공지된, 부분적으로 또는 전체적으로 제조된 장치들, 구조들, 및/또는 피처들을 포함할 수 있다.
상기 상측 기판(104)은 적합한 어떤 재질 및 두께를 포함할 수 있다. 상기 상측 기판(104)은 하나 이상의 절연층들을 포함할 수 있다. 본 실시예에서, 상기 상측 기판(104)은, TEOS 옥사이드(TEOS oxide), 실리콘 옥사이드(silicon oxide), 실리콘 나이트라이드(silicon nitride), 실리콘 옥시나이트라이드(silicon oxynitride), 하프늄 옥사이드(hafnium oxide), 지르코늄 옥사이드(zirconium oxide), 티타늄 옥사이드(titanium oxide), 알루미늄 옥사이드(aluminum oxide), 하프늄 디옥사이드-알루미나(hafnium dioxide-alumina: HfO2-Al2O3) 합금, PSG, BPSG, 다른 적합한 유전체 물질들, 및/또는 그것들의 조합들과 같은, 유전체 물질을 포함한다. 어떤 실시예들에서, 상기 상측 기판(104)은 하이-k 유전체 물질을 포함할 수 있으며, 하이-k 유전체 물질은, 메탈 옥사이드들(metal oxides), 메탈 나이트라이드들(metal nitrides), 메탈 실리케이트들(metal silicates), 트랜지션 메탈-옥사이드들(transition metal-oxides), 트랜지션 메탈-나이트라이드들(transition metal-nitrides), 트랜지션 메탈-실리케이트들(transition metal-silicates), 금속들의 옥시나이트라이드들(oxynitrides of metals), 메탈 알루미나이트들(metal aluminates), 지르코늄 실리케이드(zirconium silicate), 지르코늄 알루미나이트(zirconium aluminate), HfO2, HfSiO, HfSiON, HfTaO, HfTaTiO, HfTiO, HfZrO, HfAlON, 다른 적합한 하이-k 유전체 물질들, 및/또는 그것들의 조합들을 포함할 수 있다. 어떤 실시예들에서, 상기 상측 기판은, FSG(fluorinated silica glass), 카본 도핑 실리콘 옥사이드(carbon doped silicon oxide), Black Diomond®(캘리포니아 소재 Applied Materials of Santa Clara), 크로세겔(Xerogel), 에어로겔(Aerogel), 무정형 불소계 카본(amorphous fluorinated carbon), 파릴렌(Parylene), BCB((bis-benzocyclobutenes), SiLK(미시간주 미드랜드 소재 Dow Chemical), 폴리이미드(polyimide), 다른 적합한 다공성 중합 물질들, 및/또는 그것들의 조합들과 같은, 로우-k 유전체 물질을 포함할 수 있다.
상기 상측 기판(104)은 다중층 구조를 포함할 수 있고, 이때 각 층은 다양한 유전체 및 금속성 물질들과 같은 동일하거나 다양한 물질들을 포함할 수 있음을 이해할 것이다. 또한 추가적인 층들이 상기 상측 기판(104) 위에 그리고/또는 아래에 형성될 수 있음을 이해할 것이다. 본 실시예에서, 상기 상측 기판(104)은 하나 이상의 로우-k 유전체 층들(106) 및 동평면 도파관 부분들(108)을 포함한다. 상기 하나 이상의 로우-k 유전체 층들(106)은 전술한 물질들과 같은 적합한 어떤 유전체 물질 및/또는 약 3.9 이하의 유전 상수(dielectric constant)를 갖는 유전체 물질들을 포함할 수 있다. 상기 하나 이상의 로우-k 유전체 층들(106)은 적절한 두께를 구비할 수 있다. 상기 하나 이상의 로우-k 유전체 층들(106) 및 동평면 도파관 부분들(108)은 상기 상측 기판(104)에서 적절한 위치에 포함될 수 있다. 예를 들어, 상기 로우-k 유전체 층(106)은 도 5a에 도시된 바와 같이 동평면 도파관 부분들(108) 아래에 형성될 수 있다; 상기 로우-k 유전체 층(106)은 도 5b에 도시된 바와 같이 동평면 도파관 부분들(108) 위에 형성될 수 있다; 하나 이상의 로우-k 유전체 층들(106)은 도 5c에 도시된 바와 같이 동평면 도파관 부분들(108)의 위에 그리고 아래에 형성될 수 있다; 또는, 상기 동평면 도파관 부분들(108)은 도 5d에 도시된 바와 같이 로우-k 유전체 층(106) 내에 형성될 수 있다. 유사하게, 동평면 도파관 부분들(108)은 도시된 것과 다른 위치에 포함될 수 있으며, 그러한 위치들은 도 5a-5d에 의해 제한되지 않는다.
동평면 도파관 부분들(108)은 묶어서 동평면 도파관 구조를 형성한다. 이러한 동평면 도파관 구조는 여기서 설명되는 동평면 도파관 구조들과 유사할 수 있다. 예를 들어, 상기 동평면 도파관 부분들(108)은 신호 라인들 및 그라운드 라인들을 포함할 수 있다. 본 실시예에서, 상기 상측 기판(104)의 부분들은 상기 동평면 도파관 부분들(108) 사이에 배치된다; 하지만, 대안적 실시예들에서는, 동평면 도파관 부분들 사이에, 절연 영역들, 로우-k 유전체 영역들, 하이-k 유전체 영역들, 적합한 다른 유전체 영역들, 적합한 다른 영역들, 및/또는 그것들의 조합들과 같은 적합한 다른 영역들이 배치될 수 있음이 이해될 것이다. 상기 동평면 도파관 부분들(108)은 적합한 재질 및 두께를 포함할 수 있다. 예를 들어, 동평면 도파관 부분들(108)은 알루미늄, 구리, 텅스텐, 티타늄, 탄털륨(tantulum), 티타늄 나이트라이드, 탄탈륨 나이트라이드, 니켈 실리사이드, 코발트 실리사이드, 은, TaC, TaSiN, TaCN, TiAl, TiAlN, 금속 합금들, 적합한 다른 물질들, 및/또는 그것들의 조합들과 같은, 금속을 포함할 수 있다.
도 6a-6c는 동평면 도파관 구조(200)의 다양한 실시예들의 사시도들을 도시하며, 여기서 상기 동평면 도파관 구조(200)는 하나 이상의 아이슬랜드(island)들을 포함한다. 동평면 도파관 구조(200) 내에 하나 이상의 아이슬랜드들을 도입하는 것은 유전율 엡실론을 증대시켜 파장을 조절한다. 상기 동평면 도파관 구조(200)는 하나 이상의 신호 라인들(202), 하나 이상의 그라운드 라인들(204), 및 하나 이상의 아이슬랜드들(206)을 포함한다. 상기 신호 라인들(202) 및 그라운드 라인들(204)은 앞서 설명된 신호 라인들 및 그라운드 라인들과 유사하다. 특히, 신호 라인들(202)은 제1 세그먼트들(203a) 및 제2 세그먼트들(203b)을 포함하는 주기적 구조를 포함하며, 상기 제2 세그먼트들(203a)은 직사각형의 연장부들을 형성한다. 하지만, 신호 라인들(202)은 적합한 어떤 주기적 구조를 포함할 수 있고, 신호 라인들(202) 각각은 동일한 주기적 구조 또는 다양한 주기적 구조들을 포함하거나 어떠한 주기적 구조도 포함하지 않을 수 있음이 이해될 것이다. 도 6a를 참조하면, 신호 라인들(202)은 그라운드 라인들(204) 사이에 배치되며, 하나 이상의 아이슬랜드들(206)이 각각의 신호 라인들(202)과 각각의 그라운드 라인들(204) 사이에 배치된다. 상기 아이슬랜드들(206)은 신호 라인들(202)에서 주기적 구조의 제2 세그먼트들(203b)과 일치한다. 즉, 동평면 도파관 구조(200)는 그 길이를 따라 주기적인 간격으로 아이슬랜드들(206)을 구비하고, 신호 라인들(202)은 그 길이를 따라 주기적인 간격으로 제2 세그먼트들(203b)을 구비하며(앞서 보다 상세히 설명됨), 아이슬랜드(206)의 주기는 신호 라인들(202)에서의 주기적 구조의 제2 세그먼트들(203b)의 주기와 동일하다. 어떤 실시예에서는, 상기 아이슬랜드들(206)은 신호 라인들(202)에서의 주기적 구조의 제1 세그먼트들(203a)과 일치할 수 있다. 또 다른 실시예들에서는, 상기 아이슬랜드들(206)은 신호 라인들(202)의 주기적 구조에 대응하지 않는 간격으로 배치될 수 있다. 도 6b는 도 6a와 유사하며, 동평면 도파관 구조(200)의 길이를 따라 주기적인 간격으로 신호 라인들(202) 사이에 배치되는 하나 이상의 아이슬랜드들(206)을 추가로 포함한다. 도 6c는 도 6a의 유사 도면이며 신호 라인들(202) 사이에 배치되는 하나 이상의 그라운드 라인들(204)을 추가적으로 포함한다. 동평면 도파관 구조(200)는 도 6a-6c에 의해 제한되지 않으며, 신호 라인들(202), 그라운드 라인들(204), 및 아이슬랜드들(206)의 어떠한 조합 및 배열을 포함할 수 있음이 이해될 것이다.
상기 하나 이상의 아이슬랜드들(206)은, 상호 간에 전기적으로 상호연결되고 그리고/또는 전기적으로 고립되거나; 하나 이상의 신호 라인들(202), 하나 이상의 그라운드 라인들(204), 및/또는 기준 전압(또는 신호)에 전기적으로 연결되고; 완전히 전기적으로 고립되거나; 그리고/또는 그러한 특징들이 조합될 수 있다. 하나 이상의 아이슬랜드들(206)이 전기적으로 연결되는 곳에서, 그 전기적인 연결은 상호연결부(interconnect) 또는 비아(via)를 통한 것일 수 있다. 또한, 신호 라인들(202), 그라운드 라인들(204), 및 아이슬랜드들(206)은 상호 적절한 거리를 가질 수 있다. 예를 들어, 아이슬랜드들(206)은, 그라운드 라인들(204)보다 신호 라인들(202)에 보다 더 가깝거나, 신호 라인들(202)보다 그라운드 라인들(204)에 보다 더 가깝거나, 또는 가장 가까운 신호 라인(202)과 가장 가까운 그라운드 라인(206)에 등거리일 수 있다. 어떤 실시예들에서, 어떤 아이슬랜드들(206)은 다른 몇몇 아이슬랜드들(206)보다 신호 라인들(202)에 보다 더 가까울 수 있다. 즉, 신호 라인들(202)과 아이슬랜드들(206) 간의 거리는 동평면 도파관 구조(200)의 길이에 걸쳐 다양해질 수 있다.
본 실시예에서, 상기 아이슬랜드들(206)은 전도성 필라(conductive pillar)들로 지칭될 수 있다. 상기 아이슬래드들(206)은 직사각형, 원형, 타원형, 삼각형, 적절한 다른 형상, 및/또는 그것들의 조합들과 같은 어떤 적절한 형상을 구비할 수 있다. 어떤 실시예들에서, 상기 아이슬랜드들(206)은 사각뿔대, 직사각형 프리즘들, 타원형 실린더들, 원형 실린더들, 또는 그것들의 조합들을 포함할 수 있다. 또한, 상기 아이슬랜드들(206)은 형상 및 치수가 실질적으로 균일하거나, 또는 형상 면에서, 치수 면에서, 또는 이들 모두에서 다양할 수 있다. 상기 아이슬랜드들(206)은 균일한 조성 또는 다양한 조성을 가질 수 있다. 상기 아이슬랜들(206)은, 알루미늄, 구리, 텅스텐, 티타늄, 탄털륨(tantulum), 티나늄 나이트라이드, 탄탈륨 나이트라이드, 니켈 실리사이드, 코발트 실리사이드, 은, TaC, TaSiN, TaCN, TiAl, TiAlN, 금속 합금들, 적절한 다른 물질들, 및/또는 그것들의 조합들과 같은, 어떤 재질을 구비할 수 있다. 다른 실시예들에서, 상기 아이슬랜드들(206) 중 일부 또는 전부는 유전체 물질을 포함할 수 있다. 하나 이상의 아이슬랜드들(206) 각각은 동일 재질들 또는 상이한 재질들을 구비할 수 있다. 또한, 상기 아이슬랜드들(206)은 상기 신호 라인들(202) 및/또는 그라운드 라인들(204)와 같거나 상이한 재질로 구성될 수 있다. 어떤 실시예들에서, 모든 아이슬랜드들(206)은 신호 라인들(202)과 동일한 재질로 구성될 수 있다.
도 7a-7d는 동평면 도파관 구조(300)의 다양한 실시예들의 사시도들을 도시하며, 여기서 상기 동평면 도파관 구조(300)는 주기적 구조들을 포함하는 신호 라인들/그라운드 라인들의 위에 그리고/또는 아래에 하나 이상의 플로팅 스트립(floating strip)들을 포함한다. 주기적 구조들을 갖는 하나 이상의 신호 라인들/그라운드 라인들에 하나 이상의 플로팅 스트립들을 조합하는 것은 유전율 엡실론을 증대시키고 그 결과 파장을 조절한다. 상기 동평면 도파관 구조(300)는 하나 이상의 신호 라인들(302) 및 하나 이상의 그라운드 라인들(304)을 포함하는 제1 층 그리고 하나 이상의 플로팅 스트립들(308)을 포함하는 제2 층을 포함한다. 상기 신호 라인들(302) 및 그라운드 라인들(304)은 도 2와 관련하여 앞서 기술된 신호 라인들(12) 및 그라운드 라인들(14)과 유사하다. 특히, 하나 이상의 신호 라인들(302) 중 적어도 하나는 주기적 구조를 포함한다. 어떤 실시예들에서, 하나 이상의 그라운드 라인들(304) 중 적어도 하나는 주기적 구조를 포함한다. 상기 제1 층은 유전체 층 또는 적절한 다른 물질에 의해 상기 제2 층과 분리될 수 있다. 하나 이상의 플로팅 스트립들(308)을 포함하는 상기 제2 층은 도 7a, 7b에 도시된 바와 같이 신호 라인들(302)/그라운드 라인들(304)을 포함하는 제1 층 아래에 배치되거나, 도 7c, 7d에 도시된 바와 같이 신호 라인들(302)/그라운드 라인들(304)을 포함하는 제1 층 위에 배치될 수 있다. 어떤 실시예들에서, 상기 동평면 도파관 구조(300)는 하나 이상의 플로팅 스트립들(308)을 포함하는 두 개의 제2 층들을 포함할 수 있으며, 이때 하나는 제 1층 위에 다른 하나는 제1 층 아래에 배치된다. 다른 실시예들에서, 상기 동평면 도파관 구조(300)는 상기 제1 층 위에 그리고/또는 아래에 하나 이상의 플로팅 스트립들(308)을 포함하는 다중의 제2 층들을 포함할 수 있다. 상기 동평면 도파관 구조들의 다양한 층들 및 피처들 사이의 영역들은 절연 영역들, 로우-k 유전체 영역들, 하이-k 유전체 영역들, 적합한 다른 유전체 영역들, 적절한 다른 영역들, 및/또는 그것들의 조합들일 수 있다. 어떤 실시예들에서, 상기 다양한 층들 및 피처들 사이의 영역들은 다양한 물질들 및/또는 조성들을 포함할 수 있다.
상기 플로팅 스트립들(308)은 상기 동평면 도파관 구조(300)의 실질적인 전체 폭에 걸쳐 또는 그 폭의 일부분에 걸쳐 연장될 수 있다. 또한, 상기 플로팅 스트립들(308)은 동평면 도파관 구조(300)의 길이를 따라 주기적인 간격으로 배치될 수 있다. 그러한 주기적 간격에서라면, 상기 플로팅 스트립들(308)은 적절한 어떤 주기로 배치될 수 있다. 상기 플로팅 스트립들(308)은 적절한 어떤 재질을 구비할 수 있다. 본 실시예에서, 상기 플로팅 스트립들(308)은, 알루미늄, 구리, 텅스텐, 티타늄, 탄털륨(tantulum), 티나늄 나이트라이드, 탄탈륨 나이트라이드, 니켈 실리사이드, 코발트 실리사이드, 은, TaC, TaSiN, TaCN, TiAl, TiAlN, 금속 합금들, 적절한 다른 물질들, 및/또는 그것들의 조합들과 같은, 어떤 전도성 재질을 구비할 수 있다. 어떤 실시예들에서, 상기 플로팅 스트립들(308)은 하나 이상의 층들을 포함할 수 있다. 어떤 실시예들에서, 상기 플로팅 스트립들(308)은, 명칭이 "동평면 스트립라인들에 기초한 방법들 및 장치(Methods and Apparatus Based on Coplanar Striplines)"인 미국특허 7,242,272호(발명자: Ham 등), 및/또는 명칭이 "파장 감소 및 쉴딩을 구비한 전송 라인들 및 부품들(Transmission Lines and Components with Wavelength Reduction and Shielding)"인 미국특허 6,950,590호(발명자: Cheung 등)에서 기술된 전도성 스트립들과 유사할 수 있으며, 이들 두 특허들은 여기 참조로써 통합된다. 또한, 상기 하나 이상의 플로팅 스트립들(308)은 상호 간에 전기적으로 상호연결되고 그리고/또는 전기적으로 고립되거나; 하나 이상의 신호 라인들(302), 하나 이상의 그라운드 라인들(304), 및/또는 기준 전압(또는 신호)에 전기적으로 연결되고; 완전히 전기적으로 고립되거나; 그리고/또는 그러한 특징들이 조합될 수 있다. 하나 이상의 플로팅 스트립들이 전기적으로 연결되는 곳에서, 그 전기적인 연결은 상호연결부 또는 비아를 통한 것일 수 있다.
도 8a-8f는 동평면 도파관 구조(400)의 다양한 실시예들의 사시도들을 도시하며, 상기 동평면 도파관 구조(400)는 주기적 구조들 및 아이슬랜드들을 포함하는 신호 라인들/그라운드 라인들 위에 그리고/또는 아래에 하나 이상의 플로팅 스트립들을 포함한다. 주기적 구조들 및 아이슬랜드들을 갖는 하나 이상의 신호 라인들/그라운드 라인들에 하나 이상의 플로팅 스트립들을 조합하는 것은 유전율 엡실론을 증대시키고 그 결과 파장을 조절한다. 상기 동평면 도파관 구조(400)는 하나 이상의 신호 라인들(402), 하나 이상의 그라운드 라인들(404), 및 하나 이상의 아이슬랜드들(406)을 포함하는 제1 층, 그리고 하나 이상의 플로팅 스트립들(408)을 포함하는 제2 층을 포함한다. 신호 라인들(402), 그라운드 라인들(404), 아이슬랜드들(406), 및 플로팅 스트립들(408)은 앞서 다양한 실시예들에 관하여 전술한 신호 라인들, 그라운드 라인들, 아이슬랜드들, 및 플로팅 스트립들과 유사하다. 특히, 하나 이상의 신호 라인들(402) 중 적어도 하나는 주기적 구조를 포함한다. 어떤 실시예들에서, 상기 하나 이상의 그라운드 라인들(404) 중 적어도 하나는 주기적 구조를 포함한다. 상기 아이슬랜들(406) 및 플로팅 스트립들(408)은 동평면 도파관 구조(400)를 따라 주기적인 간격들로 배치되며, 플로팅 스트립들(408)의 주기는 아이슬랜드들(406)의 주기와 동일하거나 상이할 수 있다. 상기 제1 층은 유전체 층에 의해 상기 제2 층과 분리될 수 있다. 하나 이상의 플로팅 스트립들(408)을 포함하는 상기 제2 층은 도 8a, 8b, 8c에 도시된 바와 같이 신호 라인들(402)/그라운드 라인들(404)/아이슬랜드들(406)을 포함하는 제1 층 아래에 배치되거나, 도 8d, 8e, 8f에 도시된 바와 같이 신호 라인들(402)/그라운드 라인들(404)/아이슬랜드들(406)을 포함하는 제1 층 위에 배치될 수 있다. 어떤 실시예들에서, 상기 동평면 도파관 구조(400)는 하나 이상의 플로팅 스트립들(408)을 포함하는 두 개의 제2 층들을 포함할 수 있으며, 이때 하나는 제1 층 위에 다른 하나는 제1 층 아래에 배치된다. 어떤 실시예들에서, 상기 동평면 도파관 구조(400)는 제1 층 위에 그리고/또는 아래에 하나 이상의 플로팅 스트립들(408)을 포함하는 다중의 제2 층들을 포함할 수 있다. 상기 동평면 도파관 구조의 다양한 층들 및 피처들 사이의 영역들은 절연 영역들, 로우-k 유전체 영역들, 하이-k 유전체 영역들, 적합한 다른 유전체 영역들, 적절한 다른 영역들, 및/또는 그것들의 조합들일 수 있다. 어떤 실시예들에서, 상기 다양한 층들 및 피처들 사이의 영역들은 다양한 물질들 및/또는 조성들을 포함할 수 있다.
도 9a-9d는 동평면 도파관 구조(500)의 다양한 실시예들의 사시도들을 도시하며, 상기 동평면 도파관 구조(500)는 하나 이상의 신호 라인들, 하나 이상의 그라운드 라인들, 및 하나 이상의 아이슬랜드들을 포함한다. 상기 동평면 도파관 구조(500)는 하나 이상의 신호 라인들(502), 하나 이상의 그라운드 라인들(504), 및 하나 이상의 아이슬랜드들(506)을 포함한다. 상기 신호 라인들(502), 그라운드 라인들(504), 및 아이슬랜드들(506)은 앞서 다양한 실시예들과 관련하여 전술한 신호 라인들, 그라운드 라인들 및 아이슬랜드들과 유사하다. 도 9a-9d에서, 신호 라인들(502) 및 그라운드 라인들(504)은 주기적 구조를 포함하지 않으며, 동평면 도파관 구조(500) 내에 아이슬랜드들(506) 만을 도입함으로써 유전율 엡실론을 증대시키고 그 결과 파장을 조절할 수 있음을 나타낸다. 상기 아이슬랜드들(506)은 주기적인 간격들로 배치될 수 있다. 도 9a를 참조하면, 신호 라인들(502)은 그라운드 라인들(504) 사이에 배치되며, 하나 이상의 아이슬랜드들(506)이 각각의 신호 라인들(502)과 각각의 그라운드 라인들(504) 사이에 배치된다. 도 9b는 도 9a와 유사하며, 신호 라인들(502) 사이에 배치되는 하나 이상의 아이슬랜드들(506)을 추가적으로 포함한다. 도 9c는 도 9a와 유사하며 신호 라인들(502) 사이에 배치되는 하나 이상의 그라운드 라인들(504)을 추가적으로 포함한다. 도 9d는 도 9a와 유사하며 각각의 신호 라인(502)과 각각의 그라운드 라인(504)의 일 측에 배치되는 하나 이상의 아이슬랜드들(506)을 추가적으로 포함한다. 상기 동평면 도파관 구조(500)는 도 9a-9d에 의해 제한되지 않으며 신호 라인들(502), 그라운드 라인들(504), 및 아이슬랜드들(506)의 어떤 조합 및 배열을 포함할 수 있다.
도 10a-10f는 동평면 도파관 구조(600)의 다양한 실시예들의 사시도들을 도시하며, 상기 동평면 도파관 구조(600)는 신호 라인들/그라운드 라인들 및 아이슬랜드들의 위에 그리고/또는 아래에 하나 이상의 플로팅 스트립들을 포함한다. 주기적인 구조들을 갖는 않는 하나 이상의 신호 라인들 및 아이슬랜드들에 하나 이상의 플로팅 스트립들을 조합하는 것은 유전율 엡실론을 증대시키며 그 결과 파장을 조절할 수 있다. 상기 동평면 도파관 구조(600)는 하나 이상의 신호 라인들(602), 하나 이상의 그라운드 라인들(604), 및 하나 이상의 아이슬랜드들(606)을 포함하는 제1 층, 그리고 하나 이상의 플로팅 스트립들(608)을 포함하는 제2 층을 포함한다. 상기 신호 라인들(602), 그라운드 라인들(604), 아이슬랜드들(606), 및 플로팅 스트립들(608)은 앞서 다양한 실시예들과 관련하여 전술한 신호 라인들, 그라운드 라인들, 아이슬랜드들 및 플로팅 스트립들과 유사하다. 특히, 상기 아이슬랜드들(606) 및 플로팅 스트립들(608)은 동평면 도파관(600)의 길이를 따라 주기적인 간격들로 배치될 수 있으며, 플로팅 스트립들(608)의 주기는 아이슬랜드들(606)의 주기와 동일하거나 상이할 수 있다. 상기 제1 층은 유전체 층에 의해 상기 제2 층과 분리된다. 하나 이상의 플로팅 스트립들(608)을 포함하는 상기 제2 층은 도 10a, 10b, 10c에 도시된 바와 같이 신호 라인들(602)/그라운드 라인들(604)/아이슬랜드들(606)을 포함하는 제1 층 아래에 배치되거나, 도 10d, 10e, 10f에 도시된 바와 같이 신호 라인들(602)/그라운드 라인들(604)/아이슬랜드들(606)을 포함하는 제1 층 위에 배치될 수 있다. 어떤 실시예들에서, 상기 동평면 도파관 구조(600)는 하나 이상의 플로팅 스트립들(608)을 포함하는 두 개의 제2 층을 포함할 수 있으며, 이때 하나는 제1 층 위에 배치되고 다른 하나는 제1 층 아래에 배치된다. 어떤 실시예들에서, 상기 동평면 도파관 구조(600)는 제1 층 위에 그리고/또는 아래에 하나 이상의 플로팅 스트립들(608)을 포함하는 다중의 제2 층들을 포함할 수 있다.
어떤 실시예들에서는, 아래에서 추가로 상술하는 바와 같이, 동평면 도파관 구조들 내에 주기적인 쉴딩(shieling) 구조들(예로써, 금속 스트립 쉴드들)을 추가함으로서 감소된 파장 특성이 전송 라인들에서 달성된다. 상기 주기적인 쉴딩 구조들로 인해 전파 속도를 감속할 수 있다. 안내되는 매체에서의 감속된 전파 속도는 느린-파동(slow-wave)으로 불린다. 느린-파동 특징을 증대하고 장치의 기판에 연결된 전기장을 감소하는 것이 또한 달성될 수 있다. 따라서, 다양한 여러 가지 쉴딩 구조들로 조합된 동평면 도파관 구조들을 포함하는 이하의 실시예들은 느린-파동 동평면 도파관(CPW) 전송 라인들로 지칭될 수 있다. 상기 느린-파동 CPW 전송 라인들은 상대 유전율을 증대시키며 동시에 감쇠 손실(attenuation loss)을 감소시킬 수 있다.
또한, 어떤 실시예들에서, 상기 그라운드 신호들은, 특히 고주파 장치들에서, 아래에서 기술되는 것들과 같은 플로팅 쉴딩 구조들로 결국 대체될 수 있다. AC 소스는, 완전한 RF 사이클로 포지티브(positive)와 네거티브(negative) 사이에서 교번하는 그라운드 포텐셜(ground potential)의 극성을 발생시키며, 그로 인해 전도성 기판에 에너지가 결합된다. 본 실시예들에서의 쉴딩 구조들이 적절한 전도체들일 수 있으며 또한 고립될 수 있기 때문에, 상기 쉴딩 구조들 상에는 어떠한 실전하(net charge)도 없다. 따라서, 상기 쉴딩 구조들 아래에는 어떠한 전자기파도 존재하지 않고, 상기 쉴딩 구조들은 포지티브 및 네거티브 스윙(swing)들 모두에 대해 영향받지 않으며 이는 기판에 결합된 에너지가 최소화되도록 한다. 결과적으로, 어떤 실시예들에서 상기 쉴딩 구조들은 그라운드 연결(ground connection)을 본질적으로 대체할 수 있다.
도 11을 참조하면, 하측 기판(702), 상측 기판(704), 하나 이상의 컨덕터 라인들(707a, 707b)을 포함하는 동평면 도파관 구조(706), 및 하나 이상의 슬롯-타입(slot-type) 플로팅 스트립들(709)을 포함하는 쉴딩 구조(708)를 포함하는 장치(700)의 상하 단면도가 제공된다.
상기 하측 기판(702)은 적절한 어떤 재질 및 두께를 구비할 수 있다. 본 실시예에서, 상기 하측 기판(702)은 실리콘 기판과 같은 반도체 기판을 포함한다. 상기 하측 기판(702)은 크리스탈, 폴리크리스탈린, 또는 무정형 구조에 실리콘 또는 게르마늄을 포함하는 기본 반도체(elementary semiconductor); 실리콘 카바이드, 갈륨 비소, 갈륨 인, 인듐 인, 인듐 비소, 및 인듐 안티모나이드를 포함하는 복합 반도체(compound semiconductor); SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및 GaInAsP를 포함하는 합금 반도체(alloy semiconductor); 다른 적합한 어떤 물질; 및/또는 그것들의 조합들을 포함할 수 있다. 일 실시예에서, 상기 합금 반도체 기판은 증감 SiGe 피처(gradient SiGe feature)를 구비할 수 있으며, 증감 SiGe 피처에서 Si 및 Ge 성분은 그 증감 SiGe 피처에서의 일 지점에서의 하나의 비율로부터 다른 지점에서의 다른 하나의 비율로 변화한다. 다른 실시예에서, 상기 합금 SiGe는 실리콘 기판 위에 형성된다. 다른 실시예에서, SiGe 기판은 신장된다(strained). 또한, 상기 기판은 SOI(semiconductor on insulator) 또는 TFT(thin film transistor)일 수 있다. 어떤 예들에서, 상기 반도체 기판은 도핑 에피층(doped epi layer) 또는 매설층(buried layer)을 포함할 수 있다. 다른 예들에서, 상기 복합 반도체 기판은 다중층 구조를 포함하며, 또는 상기 실리콘 기판은 다중층 복합 반도체 기판을 포함할 수 있다. 어떤 실시예들에서, 상기 하측 기판(702)은 유리를 포함할 수 있다.
상기 하측 기판(702)은 동일하거나 다양한 물질들을 포함하는 다중 층들을 더 포함할 수 있다. 상기 하측 기판(702)은 종래에 알려진 설계상 요구들에 따르는, 여러 가지 도핑(doping) 구성들을 더 포함할 수 있다(예로써, p-타입 기판 영역들 또는 n-타입 기판 영역들). 어떤 실시예들에서, 상기 하측 기판(702)은 도핑 영역들을 포함할 수 있다. 상기 하측 기판(702)은, 게이트 구조들, 소스(source)/드레인(drain) 영역들, 소량 도핑 영역들, 얇은 트렌치 아이솔레이션들(shallow trench isolation), 트렌지스터들, 다이오드들, 비아들(via), 트렌치들, 다양한 접촉부들/비아들 및 다중층 상호연결 피처들(예로써, 금속층들 및 중간층 유전체들), 다른 피처들, 및/또는 그것들의 조합들을 제한적이지 않게 포함하는, 종래 공지된, 부분적으로 또는 전체적으로 제조된 장치들, 구조들, 및/또는 피처들을 포함할 수 있음이 이해될 것이다.
상기 상측 기판(704)은 상기 하측 기판(702) 위에 형성된다. 상기 상측 기판(704)은 적절한 어떤 재질 및 두께를 포함할 수 있다. 본 실시예에서, 상기 상측 기판(704)은 TEOS 옥사이드(TEOS oxide), 실리콘 옥사이드(silicon oxide), 실리콘 나이트라이드(silicon nitride), 실리콘 옥시나이트라이드(silicon oxynitride), 하프늄 옥사이드(hafnium oxide), 지르코늄 옥사이드(zirconium oxide), 티타늄 옥사이드(titanium oxide), 알루미늄 옥사이드(aluminum oxide), 하프늄 디옥사이드-알루미나(hafnium dioxide-alumina: HfO2-Al2O3) 합금, PSG, BPSG, 다른 적합한 유전체 물질들, 및/또는 그것들의 조합들과 같은, 유전체 물질을 포함한다. 어떤 실시예들에서, 상기 상측 기판(704)은 하이-k 유전체 물질을 포함할 수 있으며, 하이-k 유전체 물질은, 메탈 옥사이드들(metal oxides), 메탈 나이트라이드들(metal nitrides), 메탈 실리케이트들(metal silicates), 트랜지션 메탈-옥사이드들(transition metal-oxides), 트랜지션 메탈-나이트라이드들(transition metal-nitrides), 트랜지션 메탈-실리케이트들(transition metal-silicates), 금속들의 옥시나이트라이드들(oxynitrides of metals), 메탈 알루미나이트들(metal aluminates), 지르코늄 실리케이드(zirconium silicate), 지르코늄 알루미나이트(zirconium aluminate), HfO2, HfSiO, HfSiON, HfTaO, HfTaTiO, HfTiO, HfZrO, HfAlON, 다른 적합한 하이-k 유전체 물질들, 및/또는 그것들의 조합들을 포함할 수 있다. 어떤 실시예들에서, 상기 상측 기판(704)은 하이-k 유전체 물질을 포함할 수 있으며, 하이-k 유전체 물질은, 메탈 옥사이드들(metal oxides), 메탈 나이트라이드들(metal nitrides), 메탈 실리케이트들(metal silicates), 트랜지션 메탈-옥사이드들(transition metal-oxides), 트랜지션 메탈-나이트라이드들(transition metal-nitrides), 트랜지션 메탈-실리케이트들(transition metal-silicates), 금속들의 옥시나이트라이드들(oxynitrides of metals), 메탈 알루미나이트들(metal aluminates), 지르코늄 실리케이드(zirconium silicate), 지르코늄 알루미나이트(zirconium aluminate), HfO2, HfSiO, HfSiON, HfTaO, HfTaTiO, HfTiO, HfZrO, HfAlON, 다른 적합한 하이-k 유전체 물질들, 및/또는 그것들의 조합들을 포함할 수 있다. 어떤 실시예들에서, 상기 상측 기판(704)은, FSG(fluorinated silica glass), 카본 도핑 실리콘 옥사이드(carbon doped silicon oxide), Black Diomond®(캘리포니아 소재 Applied Materials of Santa Clara), 크로세겔(Xerogel), 에어로겔(Aerogel), 무정형 불소계 카본(amorphous fluorinated carbon), 파릴렌(Parylene), BCB((bis-benzocyclobutenes), SiLK(미시간주 미드랜드 소재 Dow Chemical), 폴리이미드(polyimide), 다른 적합한 다공성 중합 물질들, 및/또는 그것들의 조합들과 같은, 로우-k 유전체 물질을 포함할 수 있다. 상기 상측 기판(704)은 다중층 구조를 포함할 수 있고, 이때 각 층은 다양한 유전체 및 금속성 물질들과 같은 동일하거나 다양한 물질들을 포함할 수 있음을 이해할 것이다. 또한 추가적인 층들이 상기 상측 기판(704) 위에 그리고/또는 아래에 형성될 수 있음을 이해할 것이다.
상기 동평면 도파관 구조(706) 및 상기 쉴딩 구조(708)는 상기 상측 기판(704)의 상측, 하측, 및/또는 내부에 형성될 수 있다. 상기 동평면 도파관 구조(706)는 하나 이상의 컨덕터 라인들(707a, 707b)을 포함한다. 상기 하나 이상의 컨덕터 라인들(707a, 707b)은 여기서 기술되는 컨덕터 라인들, 신호 라인들, 및 그라운드 라인들과 유사하다. 예를 들어, 상기 하나 이상의 컨덕터 라인들(707a)은 신호 라인들을 포함하며 상기 하나 이상의 컨덕터 라인들(707b)은 그라운드 라인들을 포함한다. 앞서 기술된 신호 라인들/그라운드 라인들과 유사하게, 어떤 실시예들에서는, 상기 하나 이상의 컨덕터 라인들(707a) 및/또는 그라운드 라인들(707b) 중 적어도 하나는 주기적 구조를 포함할 수 있다. 또한, 상기 신호 라인들(707a)/그라운드 라인들(707b)은 적절한 어떤 재질 및 두께를 포함할 수 있다. 예를 들어, 상기 신호 라인들(707a)/그라운드 라인들(707b)은 알루미늄, 구리, 텅스텐, 티타늄, 탄털륨(tantulum), 티나늄 나이트라이드, 탄탈륨 나이트라이드, 니켈 실리사이드, 코발트 실리사이드, 은, TaC, TaSiN, TaCN, TiAl, TiAlN, 금속 합금들, 적절한 다른 물질들, 및/또는 그것들의 조합들과 같은, 금속을 구비할 수 있다. 어떤 실시예들에서, 상기 신호 라인들(707a)/그라운드 라인들(707b)은 동일 재질 또는 다양한 재질들을 포함할 수 있다. 하나 이상의 컨덕터 라인들(707a, 707b) 사이의 영역들은 상기 상측 기판(704)의 부분들, 로우-k 유전체 영역들, 하이-k 유전체 영역들, 다른 적절한 유전체 영역들, 다른 적절한 영역들, 및/또는 그것들의 조합들일 수 있다.
본 실시예에서, 하나 이상의 슬롯-타입 플로팅 스트립들(709)을 포함하는 상기 쉴딩 구조(708)는 동평면 도파관 구조(706) 위에 형성된다. 어떤 실시예들에서, 상기 쉴딩 구조(708)는 동평면 도파관 구조(706) 아래에 형성된 하나 이상의 슬롯-타입 플로팅 스트립들(709)를 포함할 수 있다. 상기 슬롯-타입 플로팅 스트립들(709)은 동평면 도파관 구조(706)를 가로질러 연장될 수 있으며, 동평면 도파관 구조(706)의 폭의 실질적인 전체 또는 일부를 가로질러 더 연장될 수 있다. 상기 슬롯-타입 플로팅 스트립들(709)은 전술한 플로팅 스트립들과 유사하며, 스트립 길이 S1을 구비하며, 이는 적절한 어떤 길이일 수 있다. 상기 슬롯-타입 플로팅 스트립들은 적절한 어떤 거리 SS로 이격된다. 어떤 실시예들에서, 상기 슬롯-타입 플로팅 스트립들 각각은 등거리 및/또는 다양한 거리들로 이격될 수 있다. 상기 슬롯-타입 플로팅 스트립들(709)은 동평면 도파관 구조(706)의 길이를 따라 주기적 간격들로 배치될 수 있다. 그러한 주기적 간격들에서라면, 상기 슬롯-타입 플로팅 스트립들(709)은 적절한 주기로 배치될 수 있다. 상기 슬롯-타입 플로팅 스트립들(709)은 적절한 어떤 재질을 구비한다. 예를 들어, 상기 슬롯-타입 플로팅 스트립들(709)은 알루미늄, 구리, 텅스텐, 티타늄, 탄털륨(tantulum), 티나늄 나이트라이드, 탄탈륨 나이트라이드, 니켈 실리사이드, 코발트 실리사이드, 은, TaC, TaSiN, TaCN, TiAl, TiAlN, 금속 합금들, 적절한 다른 물질들, 및/또는 그것들의 조합들과 같은, 금속을 구비할 수 있다. 어떤 실시예들에서, 하나 이상의 슬롯-타입 플로팅 스트립들(709) 각각은 동일한 재질 또는 다양한 재질을 포함할 수 있다. 또한, 하나 이상의 슬롯-타입 플로팅 스트립들(709)은 상호 간에 전기적으로 상호연결되고 그리고/또는 전기적으로 고립되거나; 하나 이상의 컨덕터 라인들(707a, 707b), 및/또는 기준 전압(또는 신호)에 전기적으로 연결되고; 완전히 전기적으로 고립되거나; 그리고/또는 그러한 특징들이 조합될 수 있다. 하나 이상의 플로팅 스트립들(709)이 전기적으로 연결되는 곳에서, 그 전기적인 연결은 상호연결부 또는 비아를 통한 것일 수 있다. 슬롯-타입 플로팅 스트립들(709) 사이의 영역들과, 동평면 도파관 구조(706)와 쉴딩 구조(708) 사이의 영역들은, 상측 기판(704)의 일부분들, 절연 영역들, 로우-k 유전체 영역들, 하이-k 유전체 영역들, 다른 적절한 유전체 영역들, 다른 적절한 영역들, 및/또는 그것들의 조합들일 수 있다.
도 12를 참조하면, 하측 기판(802), 상측 기판(804), 하나 이상의 컨덕터 라인들(807a, 807b)을 포함하는 동평면 도파관 구조(806), 및 제1 부분(808a)과 제2 부분(808b)(묶어서, 쉴딩 구조 808로 지칭함)을 포함하는 쉴딩 구조를 포함하는 장치(800)로서, 상기 제1 및 제2 부분들(808a, 808b)이 하나 이상의 슬롯-타입 플로팅 스트립들(809a, 809b)을 포함하는 장치(800)의 상하 단면도가 제공된다. 하측 기판(802), 상측 기판(804), 하나 이상의 컨덕터 라인들(807a, 807b)을 포함하는 동평면 도파관 구조(806)는 도 11을 참조하여 앞서 기술된 하측 기판, 상측 기판, 및 하나 이상의 컨덕터 라인들을 포함하는 동평면 도파관 구조와 유사하다. 하지만, 본 실시예에서, 쉴딩 구조(808)는 동평면 도파관 구조(806) 위에 형성되는 하나 이상의 슬롯-타입 플로팅 스트립들(809a)을 포함하는 제1 부분(808a) 및 동평면 도파관 구조(806) 위에 형성되는 하나 이상의 슬롯-타입 플로팅 스트립들(809b)을 포함하는 제2 부분(808b)을 포함한다. 상기 슬롯-타입 플로팅 스트립들(809a, 809b)은 도 11에서 기술된 슬롯-타입 플로팅 스트립들(709)과 유사하다. 상기 슬롯-타입 플로팅 스트립들(809a, 809b)은 동평면 도파관 구조(806) 폭의 실질적인 전체 또는 일부분을 가로질러 연장된다. 상기 슬롯-타입 플로팅 스트립들(809a, 809b)은 적절한 거리로 이격된다. 어떤 실시예들에서, 상기 슬롯-타입 플로팅 스트립들 각각은 동일 거리 및/또는 다양한 거리로 이격될 수 있다. 상기 슬롯-타입 플로팅 스트립들(809a, 809b)은 동평면 도파관 구조(806)의 길이를 따라 주기적인 간격들로 배치될 수 있다. 그러한 주기적 간격들에서라면, 상기 슬롯-타입 플로팅 스트립들(809a, 809b)은 적절한 어떤 주기로 배치될 수 있다. 하나 이상의 슬롯-타입 플로팅 스트립들(809a)을 포함하는 제1 부분(808a) 및 하나 이상의 슬롯-타입 플로팅 스트립들(809b)을 포함하는 제2 부분(808b)은 형상, 재질, 및/또는 치수에서 동일하거나 상이할 수 있다. 예를 들어, 상기 제1 부분(808a)은 제1 재질을 포함하며 그리고/또는 제1 주기적인 간격으로 배치되는 슬롯-타입 플로팅 스트립들(809a)을 포함할 수 있다; 그리고 상기 제2 부분(808b)은 제2 재질을 포함하며 그리고/또는 제2 주기적인 간격으로 배치되는 슬롯-타입 플로팅 스트립들(809b)을 포함할 수 있다.
도 13 및 14는 연장부들을 갖는 하나 이상의 슬롯-타입 플로팅 스트립들을 포함하는 쉴딩 구조들을 포함하는 장치들(900, 1000)의 상하 단면도들을 제공한다. 상기 장치(900)는 하측 기판(902), 상측 기판(904), 하나 이상의 컨덕터 라인들(907a, 907b)을 포함하는 동평면 도파관 구조(906), 하나 이상의 연장부들을 갖는 하나 이상의 슬롯-타입 플로팅 스트립들(909)을 포함하는 쉴딩 구조(908)를 포함한다. 상기 장치(1000)는 하측 기판(1002), 상측 기판(1004), 하나 이상의 컨덕터 라인들(1007a, 1007b)을 포함하는 동평면 도파관 구조(1006), 및 연장부들을 갖는 하나 이상의 슬롯-타입 플로팅 스트립들(1009)을 포함하는 쉴딩 구조(1008)를 포함한다. 상기 하측 기판들(902, 1002); 상측 기판들(904, 1004); 및 하나 이상의 컨덕터 라인들(907a, 907b, 1007a, 1007b)을 포함하는 동평면 도파관 구조들(906, 1006)은 앞서 기술된 하측 기판, 상측 기판, 및 하나 이상의 컨덕터 라인들을 포함하는 동평면 도파관 구조들과 유사하다.
하나 이상의 슬롯-타입 플로팅 스트립들(909, 1009)을 포함하는 쉴딩 구조들(908, 1008) 또한 전술한 쉴딩 구조들과 유사하며, 상기 쉴딩 구조들(908, 1008)이 연장부들을 갖는 하나 이상의 슬롯-타입 플로팅 스트립들(909, 1009)을 포함하는 것이 예외적이다. 상기 연장부들은 상기 슬롯-타입 플로팅 스트립들(909, 1009)의 통합적 부분일 수 있으며, 또는 어떤 실시예들에서는, 상기 연장부들은 상기 쉴딩 구조들(908, 1008)와 분리되어 상기 슬롯-타입 플로팅 스트립들(909, 1009)과 결합되는(그리고/또는 연결되는) 피처들일 수 있음이 이해될 것이다. 도 13을 참조하면, 상기 쉴딩 구조(909)는, 동평면 도파관 구조(906) 아래에 형성되며, 상기 슬롯-타입 플로팅 스트립들(909)은 또한 동평면 도파관 구조(906)의 아래로부터 위까지(또는 그곳까지) 연장되는 일부분을 포함한다(즉, 하측 기판 902와 상측 기판 904로부터 위쪽으로 연장됨). 도 14를 참조하면, 상기 쉴딩 구조(1008)는, 동평면 도파관 구조(1006) 위에 형성되며, 상기 슬롯-타입 플로팅 스트립들(1009)은 동평면 도파관 구조(1006)의 아래로부터 위까지(또는 그곳까지) 연장되는 일부분을 포함한다(즉, 하측 기판 1002와 상측 기판 1004를 향해 하측으로 연장됨). 상기 슬롯-타입 플로팅 스트립들(909, 1009)의 부분들은 동평면 도파관 구조들(906, 909, 1009)의 높이를 따라 부분적으로 또는 전체적으로 연장될 수 있다. 본 실시예에서, 수직으로 연장된 슬롯-타입 플로팅 스트립들(909, 1009)의 일부분은 직사각형 연장부를 형성한다. 상기 슬롯-타입 플로팅 스트립들(909, 1009)은 원형, 타원형, 삼각형, 다른 적절한 형상들, 및/또는 그것들의 조합들과 같은, 다른 형상의 연장부들을 포함할 수 있다.
도 15는 하측 기판(1102), 상측 기판(1104), 하나 이상의 컨덕터 라인들(1107a, 1107b)을 포함하는 동평면 도파관 구조(1106), 및 하나 이상의 슬롯-타입 플로팅 쉴드들(1109)을 포함하는 쉴딩 구조(1108)를 포함하는 장치(1100)의 상하 단면도를 제공한다. 상기 하측 기판(1102), 상기 상측 기판(1104), 및 하나 이상의 컨덕터 라인들(1107a, 1107b)을 포함하는 동평면 도파관 구조(1106)는 전술한 하측 기판들, 상측 기판들 및 하나 이상의 컨덕터 라인들을 포함하는 동평면 도파관 구조들과 유사하다. 본 실시예에서, 상기 슬롯-타입 플로팅 스트립들(1109)은 직사각형이고, 동평면 도파관 구조(1106)을 둘러싼다. 상기 슬롯-타입 플로팅 스트립들(1109)은 적절한 형상, 예를 들어, 원형의 슬롯-타입 플로팅 쉴드들을 구비한 동평면 도파관을 둘러싸는 형상을 구비할 수 있음이 이해될 것이다. 상기 슬롯-타입 플로팅 쉴드들(1109)은 동평면 도파관 구조(1106)의 길이를 따라 적절한 어떤 주기에서 주기적인 간격들로 배치될 수 있다. 추가적으로, 상기 슬롯-타입 플로팅 쉴드들(1109)은 여러 관점에서, 전술한 슬롯-타입 플로팅 스트립들 및 연장부들을 구비한 슬롯-타입 플로팅 스트립들과 유사할 수 있다. 또한, 상기 하나 이상의 슬롯-타입 플로팅 쉴드들(1109)은 상호 간에 전기적으로 상호연결되고 그리고/또는 전기적으로 고립되거나; 하나 이상의 컨덕터 라인들(1107a, 1107b), 및/또는 기준 전압(또는 신호)에 전기적으로 연결되고; 완전히 전기적으로 고립되거나; 그리고/또는 그러한 특징들이 조합될 수 있다. 하나 이상의 슬롯-타입 플로팅 쉴드들(1109)이 전기적으로 연결되는 곳에서, 그 전기적인 연결은 상호연결부 또는 비아를 통한 것일 수 있다.
도 16, 17, 및 18은 여러 실시예들에 따른, 쉴딩 구조들을 포함하는 장치들(1200, 1300, 1400)의 상하 단면도들을 제공한다. 상기 장치(1200)는 하측 기판(1202), 상측 기판(1204), 및 하나 이상의 컨덕터 라인들(1207a, 1207b)을 포함하는 동평면 도파관 구조(1206), 및 하나 이상의 슬롯-타입 플로팅 스트립들(1209)과 하나 이상의 슬롯-타입 그라운드 스트립들(1210: grounded strips)을 포함하는 쉴딩 구조(1208)를 포함한다. 상기 장치(1300)는 하측 기판(1302), 상측 기판(1304), 및 하나 이상의 컨덕터 라인들(1307a, 1307b)을 포함하는 동평면 도파관 구조(1306), 및 하나 이상의 슬롯-타입 플로팅 스트립들(1309)과 하나 이상의 슬롯-타입 그라운드 스트립들(1310)을 포함하는 쉴딩 구조(1308)를 포함한다. 상기 장치(1400)는 하측 기판(1402), 상측 기판(1404), 및 하나 이상의 컨덕터 라인들(1407a, 1407b)을 포함하는 동평면 도파관 구조(1406), 및 제1 부분(1408a)과 제2 부분(1408b)(묶어서 쉴딩 구조 1408로 지칭됨)을 포함하는 쉴딩 구조를 포함하며, 이때 상기 제1 및 제2 부분들(1408a, 1408b)은 하나 이상의 슬롯-타입 플로팅 스트립들(1409)과 하나 이상의 슬롯-타입 그라운드 스트립들(1410)을 포함한다. 상기 하측 기판들(1202, 1302, 1402); 상기 상측 기판들(1204, 1304, 1404); 및 하나 이상의 컨덕터 라인들(1207a, 1207b, 1307a, 1307b, 1407a, 1407b)을 포함하는 동평면 도파관 구조들(1206, 1306, 1406)은 전술한 하측 기판들, 상측 기판들 및 하나 이상의 컨덕터 라인들을 포함하는 동평면 도파관 구조들과 유사하다.
상기 쉴딩 구조들(1208, 1308, 1408)은 전술한 쉴딩 구조들과 유사하며, 특히, 상기 슬롯-타입 플로팅 스트립들(1209, 1309, 1409)은 전술한 슬롯-타입 플로팅 스트립들과 유사하다. 하지만, 본 실시예들에서, 상기 쉴딩 구조들(1208, 1308, 1408)은 상기 슬롯-타입 플로팅 스트립들(1209, 1309, 1409)에 결합된(그리고/또는 연결된) 하나 이상의 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)을 포함한다. 예를 들어, 도 16을 참조하면, 상기 쉴딩 구조(1209)는 동평면 도파관 구조(1206) 위에 형성되며, 상기 슬롯-타입 플로팅 스트립들(1209)은 하나 이상의 슬롯-타입 그라운드 스트립들(1210)에 결합된다. 도 17을 참조하면, 상기 쉴딩 구조(1308)는 동평면 도파관 구조(1306) 아래에 형성되며, 상기 슬롯-타입 플로팅 스트립들(1309)은 하나 이상의 슬롯-타입 그라운드 스트립들(1310)에 결합된다. 도 18을 참조하면, 상기 쉴딩 구조(1408)는 동평면 도파관 구조(1406) 위에 형성된 제1 부분(1408a) 및 동평면 도파관 구조(1406) 아래에 형성된 제2 부분(1408b)을 포함하며, 상기 슬롯-타입 플로팅 스트립들(1409)은 하나 이상의 슬롯-타입 플로팅 스트립들(1410)에 결합된다.
상기 하나 이상의 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)은 동평면 도파관 구조들(1206, 1306, 1406)의 길이를 따라 부분적으로 또는 전체적으로 연장될 수 있다. 상기 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)은 길이, 높이, 및 폭에 있어서 실질적으로 균일하며, 또한 서로에 대해 실질적으로 평행하게 배치된다. 대안적인 실시예들에서, 상기 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)은 다양한 길이, 높이, 및/또는 폭을 포함할 수 있다. 본 실시예들에서, 상기 쉴딩 구조들은 상기 슬롯-타입 플로팅 스트립들(1209)에 결합된 실질적으로 동일한 두 개의 평행한 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)을 포함한다. 상기 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)은 상기 슬롯-타입 플로팅 스트립들(1209)과 유사할 수 있다. 상기 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)은 적절한 재질, 예를 들어, 알루미늄, 구리, 텅스텐, 티타늄, 탄털륨(tantulum), 티나늄 나이트라이드, 탄탈륨 나이트라이드, 니켈 실리사이드, 코발트 실리사이드, 은, TaC, TaSiN, TaCN, TiAl, TiAlN, 금속 합금들, 적절한 다른 물질들, 및/또는 그것들의 조합들과 같은, 전도성 재질을 포함할 수 있다. 어떤 실시예들에서, 하나 이상의 슬롯-타입 그라운드 스트립들(1210, 1310, 1410) 각각은 동일한 재질 또는 다양한 재질들을 포함할 수 있다. 상기 슬롯-타입 그라운드 스트립들(1210, 1310, 1410) 및/또는 상기 슬롯-타입 플로팅 스트립들(1208, 1308, 1408) 사이의 영역들, 그리고/또는 상기 동평면 도파관 구조들(1206, 1306, 1406) 및 상기 쉴딩 구조들(1208, 1308, 1408) 사이의 영역들은 상측 기판들(1204, 1304, 1404)의 일부분들, 절연 영역들, 로우-k 유전체 영역들, 하이-k 유전체 영역들, 다른 적절한 유전체 영역들, 다른 적절한 영역들, 및/또는 그것들의 조합들일 수 있다.
상기 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)은 어떤 적절한 위치에 있을 수 있다. 상기 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)의 위치를 조절하는 것은 상기 장치들(1200, 1300, 1400)의 특성 임피던스(characteristic impedance)를 원하는 바대로 변화되고 조절될 수 있게 한다. 고품질 스터브 인덕터들(stub inductors), 1/4 파장 장거리 전송 라인의 임피던스 매칭 네트워크들(impedance matching networks), 공명기들(resonators), 진동자들(oscillators), 신호 스플리터들(signal splitters), 컴바이너들(combiners), 증폭기들(amplifiers), 및 필터들과 같은, 높은 성능 요구들이 기대되는 곳에서, 상기 가변적인 특성 임피던스가 매우 바람직하다. 어떤 실시예들에서, 상기 슬롯-타입 그라운드 스트립들(1210, 1310, 1410) 각각은 동일 거리들 및/또는 다양한 거리들로 이격될 수 있다. 어떤 실시예들에서, 상기 슬롯-타입 그라운드 스트립들(1206, 1306, 1406)은 적절한 어떤 주기로 동평면 도파관 구조들(1206, 1306, 1406)의 폭을 따라 주기적인 간격들로 배치될 수 있다. 또한, 상기 하나 이상의 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)은 상호 간에 전기적으로 상호연결되고 그리고/또는 전기적으로 고립되거나; 하나 이상의 컨덕터 라인들(1207a, 1207b, 1307a, 1307b, 1407a, 1407b), 및/또는 기준 전압(또는 신호)에 전기적으로 연결되고; 완전히 전기적으로 고립되거나; 그리고/또는 그러한 특징들이 조합될 수 있다. 하나 이상의 슬롯-타입 그라운드 스트립들(1210, 1310, 1410)이 전기적으로 연결되는 곳에서, 그 전기적인 연결은 상호연결부 또는 비아를 통한 것일 수 있다.
도 19, 20 및 21은 다양한 실시예들에 따른, 쉴딩 구조들을 포함하는 장치들(1500, 1600, 1700)의 상하 단면도들을 제공한다. 상기 장치(1500)는 하측 기판(1502), 상측 기판(1504), 하나 이상의 컨덕터 라인들(1507a, 1507b)을 포함하는 동평면 도파관 구조(1506), 그리고, 하나 이상의 슬롯-타입 플로팅 스트립들(1509), 하나 이상의 슬롯-타입 그라운드 스트립들(1510) 및 하나 이상의 연장부들(1512)을 포함하는 쉴딩 구조(1508)를 포함한다. 상기 장치(1600)는 하측 기판(1602), 상측 기판(1604), 하나 이상의 컨덕터 라인들(1607a, 1607b)을 포함하는 동평면 도파관 구조(1606), 그리고, 하나 이상의 슬롯-타입 플로팅 스트립들(1609), 하나 이상의 슬롯-타입 그라운드 스트립들(1610) 및 하나 이상의 연장부들(1612)을 포함하는 쉴딩 구조(1608)를 포함한다. 상기 장치(1700)는 하측 기판(1702), 상측 기판(1704), 및 하나 이상의 컨덕터 라인들(1707a, 1707b)을 포함하는 동평면 도파관 구조(1706), 및 제1 부분(1708a)과 제2 부분(1708b)(묶어서 쉴딩 구조 1708로 지칭됨)을 포함하는 쉴딩 구조를 포함하며, 이때 상기 제1 및 제2 부분들(1708a, 1708b)은 하나 이상의 슬롯-타입 플로팅 스트립들(1709)과 하나 이상의 슬롯-타입 그라운드 스트립들(1710), 및 연장부들(1712)을 포함한다. 상기 하측 기판들(1502, 1602, 1702); 상기 상측 기판들(1504, 1604, 1704); 및 하나 이상의 컨덕터 라인들(1507a, 1507b, 1607a, 1607b, 1707a, 1707b)을 포함하는 동평면 도파관 구조들(1506, 1606, 1706)은 전술한 하측 기판들, 상측 기판들 및 하나 이상의 컨덕터 라인들을 포함하는 동평면 도파관 구조들과 유사하다.
상기 슬롯-타입 플로팅 스트립들(1509, 1609, 1709) 및 상기 슬롯-타입 그라운드 스트립들(1510, 1610, 1710)을 포함하는 상기 쉴딩 구조들(1508, 1608, 1708)은 전술한 슬롯-타입 플로팅 스트립들 및/또는 슬롯-타입 그라운드 스트립들을 포함하는 쉴딩 구조들에 또한 유사하며, 상기 쉴딩 구조들(1508, 1608, 1708)은 하나 이상의 연장부들(1512, 1612, 1712)을 포함하는 점이 다르다. 예를 들어, 도 19를 참조하면, 상기 쉴딩 구조들(1508)의 슬롯-타입 플로팅 스트립들(1509) 및 슬롯-타입 그라운드 스트립들(1510)은 동평면 도파관 구조(1506) 위에 형성되며, 상기 연장부들(1512)은 동평면 도파관 구조(1506) 위에서부터 동평면 도파관 구조(1506)의 아래까지(또는 그곳까지) 연장된다(즉, 하측 기판 1502 및 상측 기판 1504를 향해 하측으로 연장된다). 도 20을 참조하면, 상기 쉴딩 구조(1608)의 슬롯-타입 플로팅 스트립들(1609) 및 슬롯-타입 그라운드 스트립들(1610)은 동평면 도파관 구조(1606) 아래에 형성되며, 상기 연장부들(1612)은 동평면 도파관 구조(1606) 아래에서부터 동평면 도파관 구조(1606) 위에까지(또는 그곳까지) 연장된다(즉, 하측 기판 1602 및 상측 기판 1604로부터 상측으로 연장된다). 도 21을 참조하면, 상기 쉴딩 구조(1708)의 슬롯-타입 플로팅 스트립들(1709) 및 슬롯-타입 그라운드 스트립들(1710)은 동평면 도파관 구조(1706)의 위 및 아래에 형성되며, 상기 연장부(1712)는 동평면 도파관 구조(1706) 위의 슬롯-타입 플로팅/그라운드 스트립들(1709/1710)로부터 동평면 도파관 구조(1706) 아래의 슬롯-타입 플로팅/그라운드 스트립들(1709/1710)에까지 연장된다. 상기 연장부들(1512, 1612, 1712)은 상기 슬롯-타입 플로팅 스트립들(1509, 1609, 1709) 및/또는 상기 슬롯-타입 그라운드 스트립들(1510, 1610, 1710)에 결합(및/또는 연결)될 수 있다. 상기 연장부들(1512, 1612, 1712)은 동평면 도파관 구조들(1506, 1606, 1706)의 높이를 따라 부분적으로 또는 전체적으로 연장될 수 있으며, 그리고/또는, 동평면 도파관 구조(1706) 위의 슬롯-타입 플로팅/그라운드 스트립들(1709/1710) 및 동평면 도파관 구조(1706) 아래의 슬롯-타입 플로팅/그라운드 스트립들(1709/1710) 사이에서 부분적으로 또는 전체적으로 연장될 수 있다. 본 실시예에서, 상기 연장부들(1512, 1612, 1712)은 직사각형의 형상이다. 상기 연장부들(1512, 1612, 1712)은 원형, 타원형, 삼각형, 다른 적절한 형상들, 및/또는 그것들의 조합들과 같은, 다른 형상의 연장부들을 포함할 수 있음을 이해할 것이다. 또한, 전술한 장치들과 유사하게, 상기 슬롯-타입 플로팅 스트립들(1509, 1609, 1709)은 동평면 도파관 구조들(1506, 1606, 1706)을 가로질러 배향된다. 상기 슬롯-타입 플로팅 스트립들(1509, 1609, 1709)은 다른 실시예들에서는 다르게 배향될 수 있음을 이해할 것이다.
도 22, 23, 및 24는 다양한 실시예들에 따른, 쉴딩 구조들을 포함하는 장치들(1800, 1900, 2000)의 상하 단면도들을 제공한다. 상기 장치(1800)는 하측 기판(1802), 상측 기판(1804), 하나 이상의 컨덕터 라인들(1807a, 1807b)을 포함하는 동평면 도파관 구조(1806), 및 하나 이상의 슬롯-타입 플로팅 스트립들(1809)과 하나 이상의 슬롯-타입 그라운드 스트립 연장부들(1810: grounded strip extension)을 포함하는 쉴딩 구조(1808)를 포함한다. 상기 장치(1900)는 하측 기판(1902), 상측 기판(1904), 하나 이상의 컨덕터 라인들(1907a, 1907b)을 포함하는 동평면 도파관 구조(1906), 및 하나 이상의 슬롯-타입 플로팅 스트립들(1909)과 하나 이상의 슬롯-타입 그라운드 스트립 연장부들(1910)을 포함하는 쉴딩 구조(1908)를 포함한다. 상기 장치(2000)는 하측 기판(2002), 상측 기판(2004), 하나 이상의 컨덕터 라인들(2007a, 2007b)을 포함하는 동평면 도파관 구조(2006), 및 하나 이상의 슬롯-타입 플로팅 스트립들(2009)과 하나 이상의 슬롯-타입 그라운드 스트립 연장부들을 포함하는 쉴딩 구조를 포함한다. 상기 하측 기판들(1802, 1902, 2002); 상기 상측 기판들(1804, 1904, 2004); 및 하나 이상의 컨덕터 라인들(1807a, 1807b, 1907a, 1907b, 2007a, 2007b)을 포함하는 동평면 도파관 구조들(1806, 1906, 2006)은 전술한 하측 기판들, 상측 기판들 및 하나 이상의 컨덕터 라인들을 포함하는 동평면 도파관 구조들과 유사하다.
상기 슬롯-타입 플로팅 스트립들(1809, 1909, 2009)을 포함하는 쉴딩 구조들(1808, 1908, 2008)은 전술한 슬롯-타입 플로팅 스트립들을 포함하는 쉴딩 구조들과 또한 유사하며, 상기 쉴딩 구조들(1808, 1908, 2008)이 하나 이상의 슬롯-타입 그라운드 스트립 연장부들(1810, 1910, 2010)에 결합(및/또는 연결)된 점에서 다르다. 예를 들어, 도 22를 참조하면, 상기 쉴딩 구조(1808)의 슬롯-타입 플로팅 스트립들(1809)은 동평면 도파관 구조(1806) 위에 형성되며, 상기 슬롯-타입 그라운드 스트립 연장부들(1810)은 동평면 도파관 구조(1806) 위에서부터 동평면 도파관 구조(1806) 아래에까지(또는 그곳까지) 연장된다(즉, 하측 기판 1802 및 상측 기판 1804를 향해 하측으로 연장된다). 도 23을 참조하면, 쉴딩 구조(1908)의 슬롯-타입 플로팅 스트립들(1907)은 동평면 도파관 구조(1906) 아래에 형성되며, 상기 슬롯-타입 그라운드 스트립 연장부들(1910)은 동평면 도파관 구조(1906) 아래에서부터 동평면 도파관 구조(1906) 위에까지(또는 그곳까지) 연장된다(즉, 하측 기판 1902 및 상측 기판 1904로부터 상측으로 연장된다). 도 24를 참조하면, 상기 쉴딩 구조(2008)의 슬롯-타입 플로팅 스트립들(2009)은 동평면 도파관 구조(2006) 위 및 아래에 형성되며, 상기 슬롯-타입 그라운드 스트립 연장부들(2010)은 동평면 도파관 구조(2006) 위의 슬롯-타입 플로팅 스트립들(2009)로부터 동평면 도파관 구조(2006) 아래의 슬롯-타입 플로팅 스트립들(2009)에까지 연장된다. 상기 슬롯-타입 그라운드 스트립 연장부들(1810, 1910, 2010)은 상기 슬롯-타입 플로팅 스트립들(1809, 1909, 2009)에 결합(및/또는 연결)될 수 있다. 상기 슬롯-타입 그라운드 스트립 연장부들(1810, 1910, 2010)은 동평면 도파관 구조들(1806, 1906, 2006)의 높이를 따라 부분적으로 또는 전체적으로 연장될 수 있으며, 그리고/또는, 동평면 도파관 구조(2006) 위의 슬롯-타입 플로팅 스트립들(2009)과 동평면 도파관 구조(2006) 아래의 슬롯-타입 플로팅 스트립들(2009) 사이에서 부분적으로 또는 전체적으로 연장될 수 있다. 본 실시예들에서, 상기 슬롯-타입 그라운드 스트립 연장부들(1810, 1910, 2010)은 직사각형의 형상이다. 상기 슬롯-타입 그라운드 스트립 연장부들(1810, 1910, 2010)은 원형, 타원형, 삼각형, 다른 적절한 형상들, 및/또는 그것들의 조합들과 같은, 다른 형상의 연장부들을 포함할 수 있음을 이해할 것이다. 또한, 전술한 장치들과 유사하게, 상기 슬롯-타입 플로팅 스트립들(1809, 1909, 2009)은 동평면 도파관 구조들(1806, 1906, 2006)을 가로질러 배향된다. 상기 슬롯-타입 플로팅 스트립들(1809, 1909, 2009)은 다른 실시예들에서는 다르게 배향될 수 있음을 이해할 것이다.
여기에 설명된 상기 장치들 및 구조들은 공지된 제조 공정들에 의해 형성될 수 있다. 또한, 여기에 개시된 상기 장치들 및 구조들은, 집적 회로들, 일체식(monolithic) 마이크로웨이브 집적 회로들, 라디오 주파수 트랜스미터들 및 리시버들, 라디오 주파수 통신 장비, 안테나들, 회로 보드들, 증폭기들, 모듈레이터들(modulators)과 같은 아이템들을 제한적이지 않게 포함하는 많은 제품들에서 사용될 수 있다. 이들 그리고 다른 아이템들은 여기에 개시된 상기 장치들 및 구조들을 사용함으로써 개선될 수 있다. 예를 들어, 여기 개시된 상기 장치들 및 구조들은 어떠한 아이템들이 보다 작게, 보다 가볍게, 보다 효율적으로, 보다 강하게(powerful), 보다 민감하게, 덜 시끄럽게, 보다 빠르게, 또는 보다 저렴하게 제조될 수 있도록 한다.
요약컨대, 신호 라인을 따라 라디오 주파수 신호를 전송하기 위한 장치가 개시된다. 상기 장치는 주요 축(principal axis)를 따라 연장되는 하나의 신호 라인을 포함한다. 상기 신호 라인의 일 측면에까지는 제1 유전체가 있으며, 상기 신호 라인의 반대편 측면에까지는 제2 유전체가 있다. 제1 그라운드 라인은 상기 제1 유전체에 근접되어 있으며, 제2 그라운드 라인은 상기 제2 유전체에 근접되어 있다. 상기 장치는 상기 주요 축을 따라 다양한 횡단면을 갖는다.
이상에서 여러 실시예들의 특징들이 개괄되어짐으로써, 해당 분야의 당업자들은 여기 소개된 실시예들과 같은 목적들을 수행하고 그리고/또는 그 실시예들과 동일한 이점들을 성취하기 위해 다른 공정들 및 구조들을 설계하거나 수정하기 위한 기초로서 본 명세서를 용이하게 사용할 수 있다. 해당 분야의 당업자들은 또한, 그러한 등가의 구성들이 본 명세서의 사상 및 범주를 일탈하지 않음을 이해할 것이며, 그리고 본 명세서의 사상 및 범주를 일탈함 없이 그들이 다양한 변화들, 치환들, 및 변경들을 이루어낼 수 있음을 이해할 것이다.

Claims (15)

  1. 하나 이상의 신호 라인들에 근접된 하나 이상의 그라운드 라인들로서, 상기 신호 라인들과 상기 그라운드 라인들은 서로 평행하며 제1 방향을 따라 배향된, 그라운드 라인들;
    교번(alternating) 세그먼트들을 포함하는 상기 하나 이상의 신호 라인들 중 적어도 하나에 포함되는 주기적 구조; 및
    상기 하나 이상의 신호 라인들 및 상기 하나 이상의 그라운드 라인들에 근접된 하나 이상의 아이슬랜드들;
    을 포함하며,
    상기 교번 세그먼트들 중 적어도 하나는 상기 제1 방향을 가로지르는 제2 방향에서 연장되는 것인 동평면 도파관 구조.
  2. 제1항에 있어서,
    상기 하나 이상의 그라운드 라인들 중 적어도 하나는 교번 세그먼트들을 포함하는 주기적 구조를 포함하며, 상기 교번 세그먼트들 중 적어도 하나는 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 것인 동평면 도파관 구조.
  3. 제1항에 있어서,
    상기 교번 세그먼트들은 주기적으로 교번하는 제1 세그먼트 및 제2 세그먼트를 포함하며, 상기 제2 세그먼트는 상기 제1 세그먼트보다 더 넓은 것인 동평면 도파관 구조.
  4. 제3항에 있어서,
    상기 제2 세그먼트는 직사각형, 원형, 삼각형의 형상 또는 이들의 조합을 포함하는 연장부를 포함하는 것인 동평면 도파관 구조.
  5. 제4항에 있어서,
    상기 연장부는 외측 또는 내측으로 연장되는 것인 동평면 도파관 구조.
  6. 제1항에 있어서,
    상기 주기적 구조를 포함하는 적어도 하나의 신호 라인의 상하 단면은 그것의 길이를 따라 주기적으로 변화하는 것인 동평면 도파관 구조.
  7. 삭제
  8. 제1항에 있어서,
    상기 하나 이상의 신호 라인들 및 상기 하나 이상의 그라운드 라인들의 위, 아래 또는 위아래 모두에 배향되는 하나 이상의 플로팅 스트립들을 더 포함하는 것인 동평면 도파관 구조.
  9. 제8항에 있어서,
    상기 하나 이상의 플로팅 스트립들은 상기 하나 이상의 신호 라인들 및 상기 하나 이상의 그라운드 라인들을 가로질러 배향되는 것인 동평면 도파관 구조.
  10. 삭제
  11. 반도체 기판;
    상기 반도체 기판 위의 절연체;
    상기 절연체 위에서 하나 이상의 컨덕터 라인들을 포함하며 제1 방향을 따라 배향되는 동평면 도파관 구조; 및
    상기 제1 방향을 가로지르는 제2 방향으로 상기 동평면 도파관 구조의 위, 아래 또는 위아래 모두에 배향되는 하나 이상의 슬롯-타입 플로팅 스트립들;을 포함하며,
    상기 하나 이상의 슬롯-타입 플로팅 스트립들은 상기 제1 방향을 따라 주기적으로 배치되고,
    상기 하나 이상의 슬롯-타입 플로팅 스트립들 중 적어도 하나는 하나 이상의 연장부들을 포함하는 것인 장치.
  12. 삭제
  13. 제11항에 있어서,
    상기 하나 이상의 컨덕터 라인들 중 적어도 하나는 주기적 구조를 포함하는 것인 장치.
  14. 반도체 기판;
    상기 반도체 기판 위의 절연체;
    상기 절연체 위에서 하나 이상의 컨덕터 라인들을 포함하며 제1 방향을 따라 배향되는 동평면 도파관 구조;
    상기 제1 방향을 가로지르는 제2 방향으로 상기 동평면 도파관 구조의 위, 아래 또는 위아래 모두에 배향되고, 상기 제1 방향을 따라 주기적으로 배치되는 하나 이상의 슬롯-타입 플로팅 스트립들; 및
    상기 하나 이상의 슬롯-타입 플로팅 스트립들 중 적어도 하나에 결합되는 하나 이상의 슬롯-타입 그라운드 스트립 연장부들을 더 포함하며, 상기 하나 이상의 슬롯-타입 그라운드 스트립 연장부들은 상기 제1 방향으로 배향되는 것인 장치.
  15. 제14항에 있어서,
    상기 하나 이상의 슬롯-타입 플로팅 스트립들은 주기적으로 배향되는 것인 장치.
KR1020100008025A 2009-03-09 2010-01-28 느린-파동 피처들과 결합된 고성능 동평면 도파관들 KR101158189B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/400,133 US20100225425A1 (en) 2009-03-09 2009-03-09 High performance coupled coplanar waveguides with slow-wave features
US12/400,133 2009-03-09

Publications (2)

Publication Number Publication Date
KR20100101519A KR20100101519A (ko) 2010-09-17
KR101158189B1 true KR101158189B1 (ko) 2012-06-20

Family

ID=42677723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100008025A KR101158189B1 (ko) 2009-03-09 2010-01-28 느린-파동 피처들과 결합된 고성능 동평면 도파관들

Country Status (5)

Country Link
US (2) US20100225425A1 (ko)
JP (1) JP5042327B2 (ko)
KR (1) KR101158189B1 (ko)
CN (1) CN101834330B (ko)
TW (1) TWI395369B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8130059B2 (en) * 2009-04-15 2012-03-06 International Business Machines Corporation On chip slow-wave structure, method of manufacture and design structure
CN101990222A (zh) * 2009-08-07 2011-03-23 鸿富锦精密工业（深圳）有限公司 信号传输装置
JP5297432B2 (ja) * 2010-09-28 2013-09-25 旭化成エレクトロニクス株式会社 伝送線路および伝送装置
CN103906348B (zh) * 2010-12-03 2017-11-24 株式会社村田制作所 电子设备
US20120250285A1 (en) * 2011-03-28 2012-10-04 Pei-Yang Lin Electronic apparatus
US8963657B2 (en) * 2011-06-09 2015-02-24 International Business Machines Corporation On-chip slow-wave through-silicon via coplanar waveguide structures, method of manufacture and design structure
WO2013099609A1 (ja) * 2011-12-29 2013-07-04 株式会社村田製作所 高周波信号線路及び電子機器
US8922291B2 (en) * 2012-05-09 2014-12-30 Intel IP Corporation Differential transmission line shielded by two or more spaced groups of shields
JP5780362B2 (ja) 2012-06-29 2015-09-16 株式会社村田製作所 高周波信号線路
KR101540365B1 (ko) * 2014-01-02 2015-07-29 한국해양대학교 산학협력단 Ｐｅｓ 박막상의 전송선로 구조체
KR101522671B1 (ko) * 2014-02-10 2015-05-26 한국해양대학교 산학협력단 전송선로 구조체
CN104900632B (zh) * 2015-06-07 2019-03-08 上海华虹宏力半导体制造有限公司 信号线屏蔽结构
US9786976B2 (en) 2015-06-24 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Transmission line design and method, where high-k dielectric surrounds the transmission line for increased isolation
US20170098879A1 (en) * 2015-10-01 2017-04-06 Fujitsu Limited Differential signal transmission line
TWI576019B (zh) * 2015-11-27 2017-03-21 中原大學 印刷電路板
TWI707168B (zh) * 2016-01-29 2020-10-11 台灣積體電路製造股份有限公司 整合式晶片及形成整合式介電質波導的方法
US10930603B2 (en) * 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
US11411290B2 (en) * 2016-06-30 2022-08-09 Intel Corporation Hybrid transmission line
US10122057B2 (en) * 2016-09-25 2018-11-06 International Business Machines Corporation Bandwidth increase method for differential passive elements
CN107068651A (zh) * 2016-12-30 2017-08-18 上海集成电路研发中心有限公司 一种片上传输线结构及其制备方法
US11095045B2 (en) 2017-03-30 2021-08-17 Intel Corporation Slow wave structure for millimeter wave antennas
US10510663B2 (en) 2017-03-30 2019-12-17 Globalfoundries Inc. Transistor structures having electrically floating metal layer between active metal lines
US10939541B2 (en) * 2017-03-31 2021-03-02 Huawei Technologies Co., Ltd. Shield structure for a low crosstalk single ended clock distribution circuit
CN109818118A (zh) * 2019-04-01 2019-05-28 南京邮电大学 一种紧凑型基于慢波结构的末端耦合带通滤波器
US11222845B2 (en) * 2019-10-04 2022-01-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN113825296B (zh) * 2020-06-19 2023-07-21 庆鼎精密电子（淮安）有限公司 高频信号传输结构及其制作方法
CN112242368B (zh) * 2020-10-19 2022-11-15 Oppo广东移动通信有限公司 芯片和电子设备
CN114335951B (zh) * 2022-01-17 2023-05-02 深圳飞骧科技股份有限公司 射频功率放大器传输线的隔离方法及传输结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251914A (ja) * 1992-03-04 1993-09-28 A T R Koudenpa Tsushin Kenkyusho:Kk マイクロ波遅波回路
US5428327A (en) 1993-08-23 1995-06-27 Itt Corporation Microwave feedthrough apparatus
KR20070034316A (ko) * 2005-09-23 2007-03-28 삼성전자주식회사 이중 격자 구조를 이용한 대역 저지 필터
KR20080054670A (ko) * 2006-12-13 2008-06-19 이해영 공통모드 여파가 가능한 고주파 전송 선로 소자

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3398232A (en) * 1965-10-19 1968-08-20 Amp Inc Circuit board with interconnected signal conductors and interconnected shielding conductors
US5841333A (en) 1996-11-26 1998-11-24 Lucent Technologies Minimal delay conductive lead lines for integrated circuits
US5777532A (en) * 1997-01-15 1998-07-07 Tfr Technologies, Inc. Interdigital slow wave coplanar transmission line
US6060383A (en) * 1998-08-10 2000-05-09 Nogami; Takeshi Method for making multilayered coaxial interconnect structure
US6559737B1 (en) 1999-11-24 2003-05-06 The Regents Of The University Of California Phase shifters using transmission lines periodically loaded with barium strontium titanate (BST) capacitors
US6590468B2 (en) 2000-07-20 2003-07-08 Paratek Microwave, Inc. Tunable microwave devices with auto-adjusting matching circuit
US6465367B1 (en) * 2001-01-29 2002-10-15 Taiwan Semiconductor Manufacturing Company Lossless co-planar wave guide in CMOS process
JP3664443B2 (ja) 2002-12-05 2005-06-29 松下電器産業株式会社 高周波回路および高周波パッケージ
CA2418674A1 (en) * 2003-02-07 2004-08-07 Tak Shun Cheung Transmission lines and transmission line components with wavelength reduction and shielding
US6847273B2 (en) * 2003-04-25 2005-01-25 Cyntec Co., Ltd. Miniaturized multi-layer coplanar wave guide low pass filter
ES2336093T3 (es) * 2003-06-13 2010-04-08 Telefonaktiebolaget Lm Ericsson (Publ) Linea de trasnmision.
CN1856931A (zh) * 2003-07-23 2006-11-01 哈佛大学校长及研究员协会 基于共面带线的方法和设备
EP1652290A2 (en) * 2003-07-23 2006-05-03 President And Fellows Of Harvard College Methods and apparatus based on coplanar striplines
KR100546759B1 (ko) 2003-08-18 2006-01-26 한국전자통신연구원 식각된 강유전체 박막을 이용한 분포 정수형 아날로그위상 변위기 및 그 제조방법
US7277065B2 (en) * 2003-09-02 2007-10-02 Jay Hsing Wu Tunable photonic band gap structures for microwave signals
US7034748B2 (en) * 2003-12-17 2006-04-25 Microsoft Corporation Low-cost, steerable, phased array antenna with controllable high permittivity phase shifters
JP3841305B2 (ja) * 2004-02-03 2006-11-01 株式会社エヌ・ティ・ティ・ドコモ 可変共振器及び可変移相器
US7305223B2 (en) 2004-12-23 2007-12-04 Freescale Semiconductor, Inc. Radio frequency circuit with integrated on-chip radio frequency signal coupler
TWI254483B (en) * 2005-01-19 2006-05-01 Yung-Ling Lai Defected ground structure for coplanar waveguides
CN100442596C (zh) * 2005-07-29 2008-12-10 华东师范大学 非周期性电容加载的移相器
KR100731544B1 (ko) * 2006-04-13 2007-06-22 한국전자통신연구원 다층배선 코플래너 웨이브가이드
JP2007306290A (ja) * 2006-05-11 2007-11-22 Univ Of Tokyo 伝送線路
JP2008098701A (ja) * 2006-10-05 2008-04-24 Fujikura Ltd 反射型バンドパスフィルター
US8193880B2 (en) * 2008-01-31 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transmitting radio frequency signal in semiconductor structure
US8324979B2 (en) * 2009-02-25 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Coupled microstrip lines with ground planes having ground strip shields and ground conductor extensions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251914A (ja) * 1992-03-04 1993-09-28 A T R Koudenpa Tsushin Kenkyusho:Kk マイクロ波遅波回路
US5428327A (en) 1993-08-23 1995-06-27 Itt Corporation Microwave feedthrough apparatus
KR20070034316A (ko) * 2005-09-23 2007-03-28 삼성전자주식회사 이중 격자 구조를 이용한 대역 저지 필터
KR20080054670A (ko) * 2006-12-13 2008-06-19 이해영 공통모드 여파가 가능한 고주파 전송 선로 소자

Also Published As

Publication number Publication date
US20120274424A1 (en) 2012-11-01
TWI395369B (zh) 2013-05-01
TW201034284A (en) 2010-09-16
JP5042327B2 (ja) 2012-10-03
US20100225425A1 (en) 2010-09-09
CN101834330A (zh) 2010-09-15
KR20100101519A (ko) 2010-09-17
JP2010213281A (ja) 2010-09-24
US8629741B2 (en) 2014-01-14
CN101834330B (zh) 2013-11-20

Similar Documents

Publication Publication Date Title
KR101158189B1 (ko) 느린-파동 피처들과 결합된 고성능 동평면 도파관들
US8193880B2 (en) Transmitting radio frequency signal in semiconductor structure
US6950590B2 (en) Transmission lines and components with wavelength reduction and shielding
US20130154773A1 (en) Waveguide
US10804214B2 (en) Group III-N material conductive shield for high frequency metal interconnects
JP6739890B2 (ja) 一体型マイクロ波集積回路用の変換器
US20090237306A1 (en) Compact integrated monopole antennas
US8164397B2 (en) Method, structure, and design structure for an impedance-optimized microstrip transmission line for multi-band and ultra-wide band applications
KR20120050317A (ko) Ｓｒｒ 기반의 대역저지 여파기
Ooi Compact EBG in-phase hybrid-ring equal power divider
CN101814645A (zh) 耦合微条线结构及其制造方法
KR20150025706A (ko) 고품질계수와 단파장을 가지는 저속파 마이크로스트립 라인 구조체 및 그 제조방법
Stander A comparison of basic 94 GHz planar transmission line resonators in commercial BiCMOS back-end-of-line processes
US20150097640A1 (en) Transmission line for 3d integrated circuit
US20150200732A1 (en) Transceivers using resonant coupling and nonlinear effect by plasma wave and receivers used in inter-chip or intra-chip communication
US20230326886A1 (en) Transmission line structure for rf signal
Afrang Small size and low loss resonator type DMTL phase shifter
Atallah Design of metamaterial-based bandstop filters using complementary split ring resonators
Kumar et al. Blue-tooth shaped SIW antenna for RADAR Applications
Nassiopoulou et al. Substrate Technologies for Silicon‐Integrated RF and mm‐Wave Passive Devices
Shi et al. An ultra-wideband filter using spoof surface plasmon polaritons waveguide
Mizutani et al. A novel two-dimensional changeover GaN MMIC switch for electrically selectable SPDT multifunctional device
DAA et al. High-Q SWCPL for CMOS millimeter-wave technology
Hu et al. THz-wave propagation characteristics of TSV-based transmission lines and interconnects
Lai et al. Analysis of on-chip asymmetric coaxial waveguide structure for chip area reduction

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190531

Year of fee payment: 8