TWI576019B - 印刷電路板 - Google Patents
印刷電路板 Download PDFInfo
- Publication number
- TWI576019B TWI576019B TW104139696A TW104139696A TWI576019B TW I576019 B TWI576019 B TW I576019B TW 104139696 A TW104139696 A TW 104139696A TW 104139696 A TW104139696 A TW 104139696A TW I576019 B TWI576019 B TW I576019B
- Authority
- TW
- Taiwan
- Prior art keywords
- grounding
- line
- sub
- post
- ground
- Prior art date
Links
- 230000008054 signal transmission Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Description
本發明係關於一種印刷電路板，特別是一種具有接地柱的印刷電路板。
由於數位訊號的傳輸速率越來越快，目前多採用差模訊號（differential signal）線結構來傳輸數位訊號，以降低傳輸高速的數位訊號產生之電磁干擾的現象。此外，由於電路設計的需求，在同一塊印刷電路板上設置多對的差模訊號線也是更加地普遍。一般來說，在一對差模訊號線的兩側，常設置有接地防護線，以避免過度地耦合鄰近的差模信號線，進而抑制串音（crosstalk）雜訊。
但是，在前述的結構下，雖可抑制不同對差模信號線間的串音雜訊，但往往也會增加差模信號線上額外的共模雜訊（common mode noise）。而這樣的共模雜訊會被差模信號線帶出，而造成嚴重的電磁干擾輻射（Electromagnetic interference, EMI）之問題。
本發明在於提供一種印刷電路板，以克服在用接地防護線抑制串音雜訊時，共模雜訊卻也隨之增加的問題。
本發明所揭露的一種印刷電路板，包含基板、第一信號線、第二信號線、第一接地線與第二接地線。基板具有訊號傳輸層與接地層。第一接地線包含第一子接地線與第二子接地線。訊號傳輸層與接地層之間係間隔有絕緣層。第一信號線位於訊號傳輸層並具有一第一線寬。第二信號線位於訊號傳輸層，並位於第一信號線的第一側且與第一信號線間隔一第一距離。第二信號線具有第一線寬。第一接地線位於訊號傳輸層並位於第一信號線的第二側且與第一信號線間隔第二距離。第一子接地線具有第二線寬。第二子接地線連接於第一子接地線並具有第三線寬。第三線寬大於第二線寬。第二接地線位於訊號傳輸層，並位於第二信號線的第一側且與第二信號線間隔第二距離。第二接地線具有第二線寬。第一接地柱穿透絕緣層並連接第一接地線與接地層。第一接地柱位於第一子接地線與第二子接地線連接處。第二接地柱穿透絕緣層並連接第二接地線與接地層。第二接地柱與第一接地柱相對於第一信號線與第二信號線而對稱。
綜合以上所述，本發明供了一種印刷電路板，藉由設置第一接地柱與第二接地柱，得以有效地消除由於接地防護線所造成的共模雜訊。其中，第一接地柱與第二接地柱用以分別使第一接地線與第二接地線能穿透基板而耦接至接地層。且第一接地柱與第二接地柱相對於第一信號線與第二信號線而對稱。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
請參照圖1與圖2，圖1係為根據本發明一實施例所繪示之印刷電路板的俯視示意圖，圖2係為根據本發明圖1繪示之印刷電路板的A-A剖面的剖面示意圖。本發明提供了一種印刷電路板1，印刷電路板1具有基板10、信號線11（第一信號線）、信號線13（第二信號線）、接地線15（第一接地線）、接地線17（第二接地線）、接地柱V1（第一接地柱）與接地柱V2（第二接地柱）。接地線15具有子接地線151（第一子接地線）與子接地線152（第二子接地線）。基板10具有訊號傳輸層S與接地層G。訊號傳輸層S與接地層G之間係間隔有絕緣層I。絕緣層I的厚度例如為4密耳，且絕緣層I的介電係數例如為4.4，但並不以此為限。
信號線11位於訊號傳輸層S並具有線寬W1（第一線寬）。信號線13位於訊號傳輸層S1並位於信號線11的第一側且與信號線11間隔距離D1（第一距離）。信號線13具有線寬W1。線寬W1例如為4密耳（mil），距離D1例如為4密耳，但並不以此為限。
接地線15位於訊號傳輸層S並位於信號線11的第二側且與信號線11間隔距離D2（第二距離）。接地線15的子接地線151具有線寬W2（第二線寬），子接地線152連接於子接地線131並具有線寬W3（第三線寬）。線寬W3大於線寬W2。接地線17位於訊號傳輸層S並位於信號線13的第一側且與信號線13間隔距離D2。接地線17具有線寬W2。線寬W2例如為8密耳，線寬W3約等於9毫米（millimeter, mm），距離D2例如為6密耳，但均不以此為限。
在一實施例中，線寬W1與線寬W2的比例例如為1比2，距離D1與距離D2的比例例如為1比1.5。線寬W2、距離D2與絕緣層I的厚度約彼此相等而約等於1.4密耳。信號線11、信號線13、接地線15與接地線17的厚度大致上相等而約等於1.4密耳。上述各元件的尺寸比例僅為舉例示範，實際上並不以此為限。
接地柱V1穿透絕緣層I並連接接地線15與接地層G。接地柱V1位於子接地線151與子接地線152連接處。接地柱V2穿透絕緣層I連接接地線17與接地層G，接地柱V2與接地柱V1相對於信號線11與信號線13而對稱。在一實施例中，接地柱V1、V2的直徑約等於線寬W1。在另一實施例中，接地柱V1、V2的直徑小於線寬W1，接地柱V1、V2的長度約等於絕緣層I的厚度。
如圖1所示，輔助線L1係位於子接地線151與子接地線152的交界處。接地柱V1與接地柱V2係位於輔助線L1的右側（相對於圖1）。換句話說，接地柱V1貫穿絕緣層I且耦接子接地線152與接地層G。而在另一實施例中，接地柱V1與接地柱V2係位於輔助線L1的左側（相對於圖1）。換句話說，接地柱V1貫穿絕緣層I且耦接子接地線152與接地層G。在更一實施例中，接地柱V1與接地柱V2係位於輔助線L1上。換句話說，接地柱V1貫穿絕緣層I且耦接子接地線151、子接地線152與接地層G。
如圖1所示，印刷電路板1還具有接地柱V3（第三接地柱）與接地柱V4（第四接地柱）。接地柱V3穿透絕緣層I並連接子接地線152與接地層G。接地柱V4穿透絕緣層I連接子接地線152與接地層G。接地柱V4與接地柱V3相對於信號線11與信號線13而對稱。在此實施例中，接地柱V3位於子接地線152靠近信號線11的側緣，因此接地柱V3與信號線11的距離約等於接地柱V4與信號線13的距離。此外，於一實施例中，接地柱V3與接地柱V4的直徑約等於線寬W1。在另一實施例中，接地柱V3與接地柱V4的直徑小於線寬W1。接地柱V3與接地柱V4的長度約等於絕緣層I的厚度。
在一實施例中，接地線15更包含子接地線153。子接地線151連接於子接地線152的一端，子接地線153連接於子接地線152的另一端。換句話說，子接地線152係連接於子接地線151與子接地線153之間。子接地線153具有線寬W2。在此實施例中，印刷電路板1更具有接地柱V5與接地柱V6。接地柱V5穿透絕緣層I連接接地線151與接地層G。接地柱V5位於子接地線153與子接地線152連接處。接地柱V6穿透絕緣層I並連接接地線17與接地層G。接地柱V6與接地柱V5相對於信號線11與信號線13而對稱。
如圖1所示，接地柱V5穿透絕緣層I並連接接地線15與接地層G。接地柱V5位於子接地線153與子接地線152連接處。接地柱V6穿透絕緣層I連接接地線17與接地層G，接地柱V6與接地柱V5相對於信號線11與信號線13而對稱。在一實施例中，接地柱V5與接地柱V6的直徑約等於線寬W1。在另一實施例中，接地柱V5與接地柱V6的直徑小於線寬W1。接地柱V5與接地柱V6的長度約等於絕緣層I的厚度。在其他的實施例中，印刷電路板1也可不具有接地柱V5與接地柱V6。
如圖1所示，輔助線L2係位於子接地線152與子接地線153的交界處。接地柱V5與接地柱V6係位於輔助線L2的左側（相對於圖1）。換句話說，接地柱V5貫穿絕緣層I且耦接子接地線152與接地層G。而在另一實施例中，接地柱V5與接地柱V6係位於輔助線L2的右側（相對於圖1）。換句話說，接地柱V5貫穿絕緣層I且耦接子接地線153與接地層G。在更一實施例中，接地柱V5與接地柱V6係位於輔助線L2上。換句話說，接地柱V5貫穿絕緣層I且耦接子接地線151、子接地線152與接地層G。
在圖1所示的結構中，係藉由加入接地柱V1、V2以使第一接地線15與第二接地線17上的電流路徑互相匹配，而降低共模雜訊。更詳細地來說，接地柱V7、V3之間具有第一電流路徑，接地柱V8、V4之間具有第二電流路徑。由於子接地線152的線寬寬於子接地線151的線寬，因此電流路徑會在子接地線152上發散開來，因此，使得第一電流路徑與第二電流路徑並不互相匹配，從而增加了共模雜訊。而當加入接地柱V1、V2後，接地柱V7、V1之間形成第一子電流路徑，接地柱V8、V2之間形成第二子電流路徑，接地柱V1、V3之間形成第三子電流路徑，接地柱V2、V4之間形成第四子電流路徑。其中第一子電流路徑與第二子電流路徑匹配，第一子電流路徑與第二子電流路徑上的共模雜訊因而被消除。雖然第三子電流路徑與第四子電流路徑未能完全匹配，但第三子電流路徑的發散程度會較未加入接地柱V1前而降低，從而也降低了第三子電流路徑與第四子電流路徑上的共模雜訊。在其他的實施例中，印刷電路板1也可不具有接地柱V7、V8。
如圖1所示，印刷電路板1還具有接地柱V9與接地柱V10。接地柱V9與接地柱V10之於接地柱V5與接地柱V6的關係相仿於接地柱V7與接地柱V8之於接地柱V1與接地柱V2的關係，於此則不再重複贅述。此外，印刷電路板1還具有接地柱V11與接地柱V12，以使子接地線152各部分的電位都近於接地。在其他的實施例中，印刷電路板1也可不具有接地柱V9~V12。
請接著參照圖3~圖6，圖3係為根據本發明圖1繪示之印刷電路板的共模雜訊電壓相對於時間的波形示意圖，圖4係為根據本發明圖1繪示之印刷電路板的Scd21參數相對於頻率的波形示意圖，圖5係為根據本發明圖1繪示之印刷電路板的Sdd11參數相對於頻率的波形示意圖，圖6係為根據本發明圖1繪示之印刷電路板的Sdd21參數相對於頻率的波形示意圖。其中，Scd21、Sdd11、Sdd21係為用來評估差動傳輸線路的多個S參數其中之三，相關物理意義係為所屬技術領域具有通常知識者所知悉，於此則不再贅述。如圖3~圖6所示，在使用本發明提供之印刷電路板1的情況下，共模雜訊電壓明顯較習知技術來的低，且Scd21、Sdd11的大小在大部分的頻帶上也低於採用習知技術下的Scd21、Sdd11，而Sdd21則於大部分的頻帶上都能維持與習知技術相近的效能。
請接著參照圖7，圖7係為根據本發明更一實施例所繪示之印刷電路板的俯視示意圖。與圖1所示的實施例不同的是，印刷電路板1’更具有接地柱V13、V14。接地柱V13穿透絕緣層I並連接接地線15與接地層G。接地柱V14穿透絕緣層I連接接地線17與接地層G。接地柱V14與接地柱V13相對於信號線11與信號線13而對稱。在一實施例中，接地柱V13、V14的直徑約等於線寬W1。在另一實施例中，接地柱V13、V14的直徑小於線寬W1，接地柱V13、V14的長度約等於絕緣層I的厚度。其中，接地柱V3、V13等分接地柱V1、V5之間的距離，接地柱V4、V14等分接地柱V2、V6之間的距離。在此實施例中，接地柱V3、V4、V13、V14更加地抑制了子接地線152上的電流路徑的發散程度，而更能降低共模雜訊。
請接著參照圖8~圖11，圖8係為根據本發明圖7繪示之印刷電路板的共模雜訊電壓相對於時間的波形示意圖，圖9係為根據本發明圖7繪示之印刷電路板的Scd21參數相對於頻率的波形示意圖，圖10係為根據本發明圖7繪示之印刷電路板的Sdd11參數相對於頻率的波形示意圖，圖11係為根據本發明圖7繪示之印刷電路板的Sdd21參數相對於頻率的波形示意圖。類似於印刷電路板1的效能，在使用本發明提供之印刷電路板1’的情況下，共模雜訊電壓明顯較習知技術來的低，且Scd21、Sdd11的大小在大部分的頻帶上也低於採用習知技術下的Scd21、Sdd11，而Sdd21則於大部分的頻帶上都能維持與習知技術相近的效能。
綜合以上所述，本發明供了一種印刷電路板，藉由設置第一接地柱於第一子接地線與第二子接地線的連接處，並設置第二接地柱，且第二接地柱與第一接地柱係相對於第一信號線與第二信號線而對稱。藉此，得以有效地消除由於接地防護線所造成的共模雜訊。其中，第一接地柱與第二接地柱用以分別使第一接地線與第二接地線能穿透基板而耦接至接地層。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1、1’‧‧‧印刷電路板
10‧‧‧基板
11、13‧‧‧訊號線
15、17‧‧‧接地線
151~153‧‧‧子接地線
L1、L2‧‧‧輔助線
V1~V14‧‧‧接地柱
S‧‧‧訊號傳輸層
G‧‧‧接地層
I‧‧‧絕緣層
W1、W2‧‧‧寬度
D1、D2‧‧‧距離
圖1係為根據本發明一實施例所繪示之印刷電路板的俯視示意圖。 圖2係為根據本發明圖1繪示之印刷電路板的A-A剖面的剖面示意圖。 圖3係為根據本發明圖1繪示之印刷電路板的共模雜訊電壓相對於時間的波形示意圖。 圖4係為根據本發明圖1繪示之印刷電路板的Scd21參數相對於頻率的波形示意圖。 圖5係為根據本發明圖1繪示之印刷電路板的Sdd11參數相對於頻率的波形示意圖。 圖6係為根據本發明圖1繪示之印刷電路板的Sdd21參數相對於頻率的波形示意圖。 圖7係為根據本發明更一實施例所繪示之印刷電路板的俯視示意圖。 圖8係為根據本發明圖7繪示之印刷電路板的共模雜訊電壓相對於時間的波形示意圖。 圖9係為根據本發明圖7繪示之印刷電路板的Scd21參數相對於頻率的波形示意圖。 圖10係為根據本發明圖7繪示之印刷電路板的Sdd11參數相對於頻率的波形示意圖。 圖11係為根據本發明圖7繪示之印刷電路板的Sdd21參數相對於頻率的波形示意圖。
1‧‧‧印刷電路板
10‧‧‧基板
11、13‧‧‧訊號線
15、17‧‧‧接地線
151~153‧‧‧子接地線
L1、L2‧‧‧輔助線
V1~V12‧‧‧接地柱
Claims (6)
- 一種印刷電路板，包含：一基板，具有一訊號傳輸層與一接地層，該訊號傳輸層與該接地層之間係間隔有一絕緣層；一第一信號線，位於該訊號傳輸層，具有一第一線寬；一第二信號線，位於該訊號傳輸層，位於該第一信號線的第一側且與該第一信號線間隔一第一距離，具有該第一線寬；一第一接地線，位於該訊號傳輸層，位於該第一信號線的第二側且與該第一信號線間隔一第二距離，該第一接地線包含：一第一子接地線，具有一第二線寬，該第一接地線更包含一第三子接地線，該第一子接地線連接於該第二子接地線的一端，該第三子接地線連接於該第二子接地線的另一端，該第三子接地線具有該第二線寬；以及一第二子接地線，連接於該第一子接地線，具有一第三線寬，該第三線寬大於該第二線寬；一第二接地線，位於該訊號傳輸層，位於該第二信號線的第一側且與該第二信號線間隔該第二距離，該第二接地線具有該第二線寬；一第一接地柱，穿透該絕緣層連接該第一接地線與該接地層，該第一接地柱位於該第一子接地線與該第二子接地線連接處；一第二接地柱，穿透該絕緣層連接該第二接地線與該接地層，該第二接地柱與該第一接地柱相對於該第一信號線與該第二信號線而對稱；一第五接地柱，穿透該絕緣層連接該第一接地線與該接地層，該第一接地柱位於該第三子接地線與該第二子接地線連接處；以及 一第六接地柱，穿透該絕緣層連接該第二接地線與該接地層，該第六接地柱與該第五接地柱相對於該第一信號線與該第二信號線而對稱；其中，該第一信號線與該第二信號線用以傳輸差動信號。
- 如第1項所述的印刷電路板，更包含：一第三接地柱，穿透該絕緣層連接該第二子接地線與該接地層；以及一第四接地柱，穿透該絕緣層連接該第二接地線與該接地層，該第四接地柱與該第三接地柱相對於該第一信號線與該第二信號線而對稱。
- 如第1項所述的印刷電路板，其中該第一接地柱與該第三接地柱的距離等於該第三接地柱與該第五接地柱的距離。
- 如第2項所述的印刷電路板，其中該第三接地柱位於該第二子接地線靠近該第一信號線的側緣。
- 如第1項所述的印刷電路板，更包含：一第三接地柱，穿透該絕緣層連接該第一子接地線與該接地層；以及一第四接地柱，穿透該絕緣層連接該第二接地線與該接地層，該第四接地柱與該第三接地柱相對於該第一信號線與該第二信號線而對稱。
- 如第1項所述的印刷電路板，其中該第二線寬大於該第一線寬。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104139696A TWI576019B (zh) | 2015-11-27 | 2015-11-27 | 印刷電路板 |
| US14/993,280 US9918379B2 (en) | 2015-11-27 | 2016-01-12 | Circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104139696A TWI576019B (zh) | 2015-11-27 | 2015-11-27 | 印刷電路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI576019B true TWI576019B (zh) | 2017-03-21 |
| TW201720240A TW201720240A (zh) | 2017-06-01 |
Family
ID=58766217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104139696A TWI576019B (zh) | 2015-11-27 | 2015-11-27 | 印刷電路板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9918379B2 (zh) |
| TW (1) | TWI576019B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10915543B2 (en) | 2014-11-03 | 2021-02-09 | SavantX, Inc. | Systems and methods for enterprise data search and analysis |
| US10360229B2 (en) | 2014-11-03 | 2019-07-23 | SavantX, Inc. | Systems and methods for enterprise data search and analysis |
| US11328128B2 (en) | 2017-02-28 | 2022-05-10 | SavantX, Inc. | System and method for analysis and navigation of data |
| US10528668B2 (en) | 2017-02-28 | 2020-01-07 | SavantX, Inc. | System and method for analysis and navigation of data |
| US20220087007A1 (en) * | 2020-09-14 | 2022-03-17 | Lumentum Japan, Inc. | Differential circuit board and semiconductor light emitting device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6706964B2 (en) * | 2001-09-04 | 2004-03-16 | Konica Corporation | Electronic device and method for manufacturing the same, and method for shielding printed circuit board |
| TWI329938B (en) * | 2006-04-26 | 2010-09-01 | Asustek Comp Inc | Differential layout |
| TWI340013B (zh) * | 2004-06-30 | 2011-04-01 | Sony Chemicals Corp | |
| TWI435665B (zh) * | 2011-08-12 | 2014-04-21 | Univ Nat Taiwan | 傳輸線 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960028736A (ko) * | 1994-12-07 | 1996-07-22 | 오오가 노리오 | 프린트 기판 |
| US7336139B2 (en) * | 2002-03-18 | 2008-02-26 | Applied Micro Circuits Corporation | Flexible interconnect cable with grounded coplanar waveguide |
| US7609125B2 (en) * | 2006-10-13 | 2009-10-27 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | System, device and method for reducing cross-talk in differential signal conductor pairs |
| KR100779431B1 (ko) * | 2007-07-19 | 2007-11-26 | 브로콜리 주식회사 | 전자파 차폐기능을 갖는 평면 균일 전송선로 |
| US20100225425A1 (en) * | 2009-03-09 | 2010-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance coupled coplanar waveguides with slow-wave features |
-
2015
- 2015-11-27 TW TW104139696A patent/TWI576019B/zh not_active IP Right Cessation
-
2016
- 2016-01-12 US US14/993,280 patent/US9918379B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6706964B2 (en) * | 2001-09-04 | 2004-03-16 | Konica Corporation | Electronic device and method for manufacturing the same, and method for shielding printed circuit board |
| TWI340013B (zh) * | 2004-06-30 | 2011-04-01 | Sony Chemicals Corp | |
| TWI329938B (en) * | 2006-04-26 | 2010-09-01 | Asustek Comp Inc | Differential layout |
| TWI435665B (zh) * | 2011-08-12 | 2014-04-21 | Univ Nat Taiwan | 傳輸線 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201720240A (zh) | 2017-06-01 |
| US20170156203A1 (en) | 2017-06-01 |
| US9918379B2 (en) | 2018-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI576019B (zh) | 印刷電路板 | |
| JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
| US9433081B1 (en) | Differential signal crosstalk minimization for dual stripline | |
| JP5920278B2 (ja) | 差動信号伝送用ケーブル及び多対差動信号伝送用ケーブル | |
| JP6588524B2 (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
| US10090574B2 (en) | Microstrip isolation structure for reducing crosstalk | |
| TWI415560B (zh) | 降低電磁輻射的結構與方法，以及電性物件與其製造方法 | |
| JP2017530534A (ja) | クロストーク制御のための非連続性の平面を有する高周波ｒｊ４５プラグ | |
| CN106255307A (zh) | 电路板 | |
| US20190013557A1 (en) | Crosstalk isolation structure | |
| TWI425890B (zh) | Differential sprite - like delay line structure | |
| KR101823232B1 (ko) | 공통 모드 필터 | |
| WO2012036403A1 (ko) | 신호 효율이 최대화된 전송선 변압기 | |
| US8878630B2 (en) | Common-mode noise suppression filter | |
| KR101466774B1 (ko) | 공통 모드 잡음을 억제하는 회로 장치 및 그 제조 방법, 인쇄 회로 기판, 그리고 이동 단말기 | |
| JP4820985B2 (ja) | 差動並走線路 | |
| JP2015149356A (ja) | 多層回路基板 | |
| US11419206B2 (en) | Circuit board structure for increasing isolation | |
| KR102070676B1 (ko) | 케이블용 노이즈 커플링 저감이 가능한 인쇄회로기판 및 이를 갖는 케이블 조립체 | |
| US20120133440A1 (en) | Power amplifying device and coupled power amplifying device | |
| TWI477213B (zh) | 換層佈線式差模蛇形延遲線結構 | |
| TW201411961A (zh) | 傳輸導體電波效應之應用結構 | |
| Bokhari | NEXT Reduction In Package Interconnects | |
| TWI589197B (zh) | 電路結構 | |
| CN106550531A (zh) | 电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |