JPH05251607A - 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法 - Google Patents
半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法Info
- Publication number
- JPH05251607A JPH05251607A JP4932292A JP4932292A JPH05251607A JP H05251607 A JPH05251607 A JP H05251607A JP 4932292 A JP4932292 A JP 4932292A JP 4932292 A JP4932292 A JP 4932292A JP H05251607 A JPH05251607 A JP H05251607A
- Authority
- JP
- Japan
- Prior art keywords
- jig
- semiconductor device
- plating
- solder
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】半導体装置のプリント基板への実装時に余剰半
田によるブリッジおよび半田不足による実装不良を防止
する。 【構成】内部に半導体素子封止した封止体１と前記封止
体の外部に導出するリード２有する半導体装置の外部リ
ードに鍍金を行なう半導体製造用治具３，５において、
前記封止体の主面を支持する治具５と前記主面の反対側
より外部リードに接触し支持する治具３と前記外部リー
ドに接触する治具には前記外部リードに電気を流す手段
が形成されて成ることを特徴とする半導体装置鍍金用治
具を使用し、前記封止された封止体から前記導出するリ
ードを成形する工程と前記成形工程の後、前記リードに
通電にて半田鍍金を施すものである。 【効果】半導体装置の外部リードが成形された後、通電
鍍金にて外部リードに半田層を形成することができるた
め、均一な半田層の形成が可能となり、余剰半田による
実装時のブリッジ形成、および半田不足による実装不良
がなくなる。
田によるブリッジおよび半田不足による実装不良を防止
する。 【構成】内部に半導体素子封止した封止体１と前記封止
体の外部に導出するリード２有する半導体装置の外部リ
ードに鍍金を行なう半導体製造用治具３，５において、
前記封止体の主面を支持する治具５と前記主面の反対側
より外部リードに接触し支持する治具３と前記外部リー
ドに接触する治具には前記外部リードに電気を流す手段
が形成されて成ることを特徴とする半導体装置鍍金用治
具を使用し、前記封止された封止体から前記導出するリ
ードを成形する工程と前記成形工程の後、前記リードに
通電にて半田鍍金を施すものである。 【効果】半導体装置の外部リードが成形された後、通電
鍍金にて外部リードに半田層を形成することができるた
め、均一な半田層の形成が可能となり、余剰半田による
実装時のブリッジ形成、および半田不足による実装不良
がなくなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の外部リード
の鍍金方法に係り、特に半導体素子を封止し封止体外部
に導出するリードを有する半導体装置の外部リードの鍍
金に適用して有効な技術に関するものである。
の鍍金方法に係り、特に半導体素子を封止し封止体外部
に導出するリードを有する半導体装置の外部リードの鍍
金に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置は主にプリント基板等に実装
され使用される。特に現在では外部リードに半田を鍍金
にて形成し、プリント基板等に形成されたパッドに赤外
線リフロー等によって鍍金された半田層を溶かして外部
リードを接続し実装するのが一般的である。このような
場合半田層を鍍金する方法としては、複数の半導体装置
がリードフレームにより連結した状態のものでは連結し
たリードフレームに電気を流し通電鍍金を行ない、また
半導体装置が各々分離され外部リードが所望の形状に成
形されたものでは半田ディップを用いて行なうのがもの
が一般的である。
され使用される。特に現在では外部リードに半田を鍍金
にて形成し、プリント基板等に形成されたパッドに赤外
線リフロー等によって鍍金された半田層を溶かして外部
リードを接続し実装するのが一般的である。このような
場合半田層を鍍金する方法としては、複数の半導体装置
がリードフレームにより連結した状態のものでは連結し
たリードフレームに電気を流し通電鍍金を行ない、また
半導体装置が各々分離され外部リードが所望の形状に成
形されたものでは半田ディップを用いて行なうのがもの
が一般的である。
【０００３】半田ディップを行なうものを示したものの
一例として特開昭５９−１６３８４６号、特開昭５７−
７１４５号等がある。
一例として特開昭５９−１６３８４６号、特開昭５７−
７１４５号等がある。
【０００４】
【発明が解決しようとする課題】しかし、半導体装置の
鍍金方法の通電鍍金を施すものにおいてはリードフレー
ムにより連結された状態ものにしか適用できず、また鍍
金後にリードフレームの切断成形を行なうことが必要と
なる。このため成形時において半田鍍金が削れてしま
い、半田が大幅に削られた場合は実装不良が発生してし
まうようなことがあった。また封止体から外部に導出す
るリードが既に切断成形されており、半田ディップを行
なうものにおいては溶融した半田槽に半導体装置を浸
け、半田を付着させた場合どうしても下側に半田が溜
り、結果的に均一な半田ディップによる鍍金ができない
ため半田リフロー等を行なった場合、多量に付着してい
る部分にはリード間でブリッジを形成してしまい、半田
が不足した部分では実装不良等を発生することがあると
いう問題があった。特にＪ−Ｂｅｎｄタイプの外部リー
ドを有するものではその問題が顕著に現われていた。
鍍金方法の通電鍍金を施すものにおいてはリードフレー
ムにより連結された状態ものにしか適用できず、また鍍
金後にリードフレームの切断成形を行なうことが必要と
なる。このため成形時において半田鍍金が削れてしま
い、半田が大幅に削られた場合は実装不良が発生してし
まうようなことがあった。また封止体から外部に導出す
るリードが既に切断成形されており、半田ディップを行
なうものにおいては溶融した半田槽に半導体装置を浸
け、半田を付着させた場合どうしても下側に半田が溜
り、結果的に均一な半田ディップによる鍍金ができない
ため半田リフロー等を行なった場合、多量に付着してい
る部分にはリード間でブリッジを形成してしまい、半田
が不足した部分では実装不良等を発生することがあると
いう問題があった。特にＪ−Ｂｅｎｄタイプの外部リー
ドを有するものではその問題が顕著に現われていた。
【０００５】本願発明の目的は上記した問題を解決し実
装不良およびブリッジの発生を解決し実装に適した鍍金
層を有する半導体装置の外部リード鍍金用治具およびそ
れを用いた鍍金方法を提供することにある。
装不良およびブリッジの発生を解決し実装に適した鍍金
層を有する半導体装置の外部リード鍍金用治具およびそ
れを用いた鍍金方法を提供することにある。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの手段について記載すれば下記
のとおりである。
発明のうち代表的なものの手段について記載すれば下記
のとおりである。
【０００７】すなわち内部に半導体素子を封止した封止
体から外部に導出するリードを有する半導体装置の鍍金
方法において、前記封止体から前記導出するリードを成
形する工程の後、前記封止体の主面を押さえる治具と前
記主面の反対側より外部リードに接触し支持する治具と
前記外部リードに接触する治具には前記外部リードに電
気を流す手段が形成されて成る治具を用い前記リードに
通電にて半田鍍金層を形成するものである。
体から外部に導出するリードを有する半導体装置の鍍金
方法において、前記封止体から前記導出するリードを成
形する工程の後、前記封止体の主面を押さえる治具と前
記主面の反対側より外部リードに接触し支持する治具と
前記外部リードに接触する治具には前記外部リードに電
気を流す手段が形成されて成る治具を用い前記リードに
通電にて半田鍍金層を形成するものである。
【０００８】
【作用】上記した手段によれば、リードフレームに連結
されていない半導体装置においても外部リードに通電鍍
金を施すことが可能となる。さらに外部リードの成形後
に外部リードに通電鍍金の半田層を形成することが可能
となるため通電鍍金の特徴である均一な半田層を外部リ
ードに形成することが可能となる。
されていない半導体装置においても外部リードに通電鍍
金を施すことが可能となる。さらに外部リードの成形後
に外部リードに通電鍍金の半田層を形成することが可能
となるため通電鍍金の特徴である均一な半田層を外部リ
ードに形成することが可能となる。
【０００９】
【実施例】図１は本願発明の実施例である半導体装置の
鍍金用治具を使用し半導体装置を保持した場合の治具の
要部を示した側面断面図、図２は図１に示した鍍金用治
具の全体構成を示した側面図、図３は図１および図２に
示した半導体装置の鍍金用治具の一部斜視図である。
鍍金用治具を使用し半導体装置を保持した場合の治具の
要部を示した側面断面図、図２は図１に示した鍍金用治
具の全体構成を示した側面図、図３は図１および図２に
示した半導体装置の鍍金用治具の一部斜視図である。
【００１０】本実施例において対象となる半導体装置
は、例えばＪ−Ｂｅｎｄタイプの外部リードを有するＪ
−Ｂｅｎｄ ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉａｒ
（以下ＪＬＣＣという）である。
は、例えばＪ−Ｂｅｎｄタイプの外部リードを有するＪ
−Ｂｅｎｄ ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉａｒ
（以下ＪＬＣＣという）である。
【００１１】図３に示したように本実施例において、鍍
金の対象となる半導体装置を保持する鍍金用治具は複数
の半導体装置押さえ部４を有する上治具３および半導体
保持用穴部６を複数有する下治具５とからなる。上治具
３は鍍金対象となる半導体装置の封止体主面を押さえる
ための押さえ部４が所望の間隔をもって取り付けられて
いる。また治具の周辺には下治具との位置決め用の穴部
８が形成されている。これにたいして下治具５は電気を
流すために導電性の部材で形成され、所望の位置に半導
体装置保持用の穴部６を有し上記上治具の押さえ部４に
対応した位置となっている。また下治具５の周辺には上
記上治具３に取り付けるための位置決めピン７が取り付
けられている。
金の対象となる半導体装置を保持する鍍金用治具は複数
の半導体装置押さえ部４を有する上治具３および半導体
保持用穴部６を複数有する下治具５とからなる。上治具
３は鍍金対象となる半導体装置の封止体主面を押さえる
ための押さえ部４が所望の間隔をもって取り付けられて
いる。また治具の周辺には下治具との位置決め用の穴部
８が形成されている。これにたいして下治具５は電気を
流すために導電性の部材で形成され、所望の位置に半導
体装置保持用の穴部６を有し上記上治具の押さえ部４に
対応した位置となっている。また下治具５の周辺には上
記上治具３に取り付けるための位置決めピン７が取り付
けられている。
【００１２】以下本実施例の治具を用いた鍍金方法につ
いて説明する。
いて説明する。
【００１３】まず一般的な方法により外部リードが取り
付けられたセラミックベースに所望の半導体素子を取付
け、外部リードと半導体素子を電気的に接続する。
付けられたセラミックベースに所望の半導体素子を取付
け、外部リードと半導体素子を電気的に接続する。
【００１４】次ぎに同様に一般的な方法にてセラミック
ベース上にセラミックキャップを接着剤によって取付け
半導体素子を封止し、封止体を形成する。
ベース上にセラミックキャップを接着剤によって取付け
半導体素子を封止し、封止体を形成する。
【００１５】次ぎに前記封止体から導出する半導体装置
の外部リードを所望の形状に成形する。
の外部リードを所望の形状に成形する。
【００１６】次ぎに図３に示した鍍金用治具を用意し半
導体装置１を治具に保持する。保持した状態を図１に示
す。図３に示したように対象となった半導体装置は下治
具５の穴部６に封止体の一部が入れられ、上治具３が保
持された半導体装置の封止体の主面を押さえ部４によっ
て押さえ込むようになっている。上治具３および下治具
５はそれぞれピンによってかしめられている。このよう
に保持することによって前記押さえられた封止体の反対
側の外部リードの肩部が導電部材で形成された治具に接
触するように構成される。工程においては図２に示した
ように複数の半導体装置が鍍金用治具に保持されかしめ
られている。この状態にて図示しない通電鍍金槽に浸し
槽側をプラス、治具側をマイナスとし電流を流し半導体
装置の外部リードに鍍金層を形成する。
導体装置１を治具に保持する。保持した状態を図１に示
す。図３に示したように対象となった半導体装置は下治
具５の穴部６に封止体の一部が入れられ、上治具３が保
持された半導体装置の封止体の主面を押さえ部４によっ
て押さえ込むようになっている。上治具３および下治具
５はそれぞれピンによってかしめられている。このよう
に保持することによって前記押さえられた封止体の反対
側の外部リードの肩部が導電部材で形成された治具に接
触するように構成される。工程においては図２に示した
ように複数の半導体装置が鍍金用治具に保持されかしめ
られている。この状態にて図示しない通電鍍金槽に浸し
槽側をプラス、治具側をマイナスとし電流を流し半導体
装置の外部リードに鍍金層を形成する。
【００１７】その後電流を止め通電鍍金槽から治具を引
上げ、半導体装置を治具より外し鍍金工程を終了する。
上げ、半導体装置を治具より外し鍍金工程を終了する。
【００１８】本実施例によれば、上記した治具を使用す
ることによりＪ−Ｂｅｎｄタイプの外部リードを有する
半導体装置においても均一な鍍金層を形成することが可
能となる。
ることによりＪ−Ｂｅｎｄタイプの外部リードを有する
半導体装置においても均一な鍍金層を形成することが可
能となる。
【００１９】以上本願発明を本願の背景となったＪ−Ｂ
ｅｎｄタイプの外部リードを有するものについて説明し
たが、本願は上記実施例に限定されるものではなくその
範囲を逸脱しない範囲において種々変更が可能であるこ
とはいうまでもない。
ｅｎｄタイプの外部リードを有するものについて説明し
たが、本願は上記実施例に限定されるものではなくその
範囲を逸脱しない範囲において種々変更が可能であるこ
とはいうまでもない。
【００２０】すなわち半導体装置の外部リードはどのよ
うな形状を有するものでもかまわないし、予め成形して
あるものを用いても良い。下治具はリード片部に接触す
る部分のみ電極が露出するように形成し治具表面は絶縁
物で形成してもかまわない。また外部リードに接触部分
だけを導電性部材で形成し脱着自在にしてもよい。さら
に半田以外の鍍金層を外部リードに形成するものに適用
してもかまわない。
うな形状を有するものでもかまわないし、予め成形して
あるものを用いても良い。下治具はリード片部に接触す
る部分のみ電極が露出するように形成し治具表面は絶縁
物で形成してもかまわない。また外部リードに接触部分
だけを導電性部材で形成し脱着自在にしてもよい。さら
に半田以外の鍍金層を外部リードに形成するものに適用
してもかまわない。
【００２１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られるものの効果を記載すれば下記
のとおりである。
的なものによって得られるものの効果を記載すれば下記
のとおりである。
【００２２】すなわち外部リードを有する半導体装置に
おいて、リード成形後に通電鍍金にて半田鍍金層を形成
することが可能となるため、余分な半田がリードに残る
ことがなく、プリント基板等にリフロー等で半導体装置
を実装する場合においても良好な実装構造を提供するこ
とが可能となる。
おいて、リード成形後に通電鍍金にて半田鍍金層を形成
することが可能となるため、余分な半田がリードに残る
ことがなく、プリント基板等にリフロー等で半導体装置
を実装する場合においても良好な実装構造を提供するこ
とが可能となる。
【図１】図１は本願発明の実施例である半導体鍍金用治
具を使用し半導体装置を保持した場合の要部を示した側
面断面図である。
具を使用し半導体装置を保持した場合の要部を示した側
面断面図である。
【図２】図２は図１に示した鍍金用治具の全体を示した
側面図である。
側面図である。
【図３】図３は図１および図２に示した鍍金用治具の斜
視図である。
視図である。
１．．半導体装置、２．．外部リード、３．．上治具、
４．．押さえ部、５．．下治具、６．．穴部、７．．位
置決めピン、８．．位置決め穴
４．．押さえ部、５．．下治具、６．．穴部、７．．位
置決めピン、８．．位置決め穴
Claims (3)
- 【請求項１】内部に半導体素子を封止した封止体と前記
封止体の外部に導出するリードを有する半導体装置の外
部リードに鍍金を行なう半導体製造用治具において、前
記封止体の主面を押さえる治具と前記主面の反対側より
前記外部リードに接触し支持する治具と前記外部リード
に接触する治具には前記外部リードに電気を流す手段が
形成されて成ることを特徴とする半導体装置外部リード
の鍍金用治具。 - 【請求項２】内部に半導体素子を封止した封止体から外
部に導出するリードを有する半導体装置の外部リードの
鍍金方法において、前記封止体から前記導出する外部リ
ードを成形する工程と前記成形工程の後、前記リードに
通電鍍金により半田層を形成する工程を有することを特
徴とする半導体装置の外部リードの鍍金方法。 - 【請求項３】内部に半導体素子を封止した封止体から所
望の形状に成形され外部に導出する外部リードを有する
半導体装置の外部リードの鍍金方法において、前記リー
ドに通電鍍金により半田層を形成することを特徴とする
半導体装置外部リードの鍍金方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4932292A JPH05251607A (ja) | 1992-03-06 | 1992-03-06 | 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4932292A JPH05251607A (ja) | 1992-03-06 | 1992-03-06 | 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251607A true JPH05251607A (ja) | 1993-09-28 |
Family
ID=12827743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4932292A Pending JPH05251607A (ja) | 1992-03-06 | 1992-03-06 | 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251607A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101139720B1 (ko) * | 2010-03-17 | 2012-04-26 | 세크론 주식회사 | 발광다이오드 모듈 제조용 지그 |
| WO2023132195A1 (ja) * | 2022-01-05 | 2023-07-13 | 日東電工株式会社 | 生体センサの製造方法、土台治具、位置合わせ治具及び仮止め治具 |
-
1992
- 1992-03-06 JP JP4932292A patent/JPH05251607A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101139720B1 (ko) * | 2010-03-17 | 2012-04-26 | 세크론 주식회사 | 발광다이오드 모듈 제조용 지그 |
| WO2023132195A1 (ja) * | 2022-01-05 | 2023-07-13 | 日東電工株式会社 | 生体センサの製造方法、土台治具、位置合わせ治具及び仮止め治具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000022103A (ko) | Ni-b 도금층을 가진 c4 기판 접점 패드 | |
| KR19980042617A (ko) | 웨이퍼 레벨 패키징 | |
| EP0712158A2 (en) | Resin sealing type semiconductor device with cooling member and method of making the same | |
| US5444293A (en) | Structure and method for providing a lead frame with enhanced solder wetting leads | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
| JPH05251607A (ja) | 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法 | |
| US20020113301A1 (en) | Leadless semiconductor package | |
| KR100386636B1 (ko) | 반도체 패키지용 인쇄회로기판의 제조방법 | |
| TW407297B (en) | Carrier tape for mounting semiconductor chip and semiconductor device | |
| WO1987004008A1 (en) | Lead finishing for a surface mount package | |
| EP3840039B1 (en) | A semiconductor device and corresponding method | |
| JP2000091493A (ja) | 表面実装型半導体装置 | |
| JP3360055B2 (ja) | リードめっき装置 | |
| JP2926497B2 (ja) | 半導体装置の製造方法 | |
| JP2004335947A (ja) | 半導体装置及び半導体装置の作製方法 | |
| KR0169893B1 (ko) | 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지 | |
| JPS63142840A (ja) | 半導体装置 | |
| JP2521493Y2 (ja) | 表面実装型ｌｅｄ | |
| JP2603100B2 (ja) | 電子部品塔載用基板の製造方法 | |
| JPH08316394A (ja) | 半導体装置 | |
| JPH02130946A (ja) | 半導体装置 | |
| CN118712073A (zh) | 一种可浸润的封装结构的制备方法及封装结构 | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JP2535035B2 (ja) | 電子部品搭載パッケ―ジへの端子部品半田付け方法 |