JP2926497B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2926497B2
JP2926497B2 JP17876089A JP17876089A JP2926497B2 JP 2926497 B2 JP2926497 B2 JP 2926497B2 JP 17876089 A JP17876089 A JP 17876089A JP 17876089 A JP17876089 A JP 17876089A JP 2926497 B2 JP2926497 B2 JP 2926497B2
Authority
JP
Japan
Prior art keywords
plating
semiconductor device
lead
lead frame
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17876089A
Other languages
English (en)
Other versions
JPH0344491A (ja
Inventor
元秋 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP17876089A priority Critical patent/JP2926497B2/ja
Publication of JPH0344491A publication Critical patent/JPH0344491A/ja
Application granted granted Critical
Publication of JP2926497B2 publication Critical patent/JP2926497B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はリードフレームに半導体装置を搭載して製造
される半導体装置の製造方法に関し、特にその外部リー
ドにめっき層が形成された半導体装置の製造方法に関す
る。
[従来の技術] 半導体装置の外部リードには、実装時の半田付け性を
良好なものとするために、錫−鉛合金めっきが施されて
いる。
第7図は錫−鉛合金めっきを行う前のリードフレーム
を示す平面図である。リードフレーム1はフィルム状の
金属薄板であり、その長手方向の所定間隔毎に半導体装
置が搭載されている。半導体装置は半導体素子が封止さ
れている樹脂封止部2と、この樹脂封止部2から側方に
導出された外部リード5により構成されている。なお、
半導体素子の樹脂封止時に外部リード5上に樹脂バリが
形成されているため、外部リード5にめっきを施す際に
は、予め樹脂バリを除去しておく必要がある。
第8図は従来の半導体装置の製造方法を示す斜視図で
ある。
先ず、めっき槽10に所定のめっき液を装入する。そし
て、リードフレーム1をめっき治具(陰極棒11)に取り
付け、めっき液中に浸漬する。そして、陽極棒12に取り
付けられた陽極板15をめっき液に浸漬する。
次いで、陽極棒12を適宜電源の正極側、陰極棒11を負
極側に接続し、所定の電流を流す。これにより、外部リ
ード5にめっきが施される。
なお、後工程において、外部リード5はその先端部で
切断され、フレーム部(非機能部)が半導体装置から分
離される。
[発明が解決しようとする課題] しかしながら、従来の半導体装置の製造方法において
は、錫−鉛合金は半導体装置の外部リード5にめっきさ
れるばかりでなく、最終工程で不要部分として除去され
るフレーム部にも被着する。このため、従来の半導体装
置の製造方法には、めっき材料の使用量が多いという欠
点があり、めっき材料の材料コストが高いことと相俟っ
て製造コストが高いという問題点がある。また、めっき
工程後の切断工程及び捺印工程において、製造装置内で
不要部分に形成されためっき層が剥離して金属屑が発生
する。この金属屑が半導体装置の外部リード5間に付着
して短絡不良を発生させることがあり、半導体装置の品
質低下の原因にもなっている。
本発明はかかる問題点に鑑みてなされたものであっ
て、半導体装置の製造コストを低減できると共に、金属
屑の発生を回避して高品質の半導体装置を得ることがで
きる半導体装置の製造方法を提供することを目的とす
る。
[課題を解決するための手段] 本発明に係る半導体装置の製造方法は、半導体素子を
モールド封入した後に、リードフレームの外部リードの
非機能部をめっきマスクにより覆い、このマスクに覆わ
れていない部分の外部リードにめっきを施すことを特徴
とする。
[作用] 本発明においては、リードフレームの非機能部をめっ
きマスクにより覆い、この状態でマスクにより覆われて
いない部分の外部リードにめっき処理を行う。これによ
り、非機能部、即ち最終工程で切断除去される不要部分
には殆どめっき層が形成されないため、めっき材料の消
費量が低減される。また、切断及び捺印等の工程におい
て、従来のように非機能部からめっき層が剥離するよう
なことがないため、金属屑の発生を確実に抑制すること
ができる。これにより、外部リード間の接触不良が回避
されるため、半導体装置の品質が向上する。
[実施例] 次に、本発明の実施例について添付の図面を参照して
説明する。
第1図は本発明の第1の実施例を示すめっきマスクの
断面図、第2図は同じくその平面図、第3図は第1図の
部分拡大断面図である。
本実施例においては、リードフレーム1を1対のめっ
きマスク3によりその両面から挾持して外部リード5に
めっきを施す。めっきマスク3は、リードフレーム1に
搭載された各半導体装置の樹脂封止部2及び外部リード
5に嵌合する矩形形状の凹所が設けられている。また、
めっきマスク3のリードフレーム1との接触面には押え
ゴム4が固着されている。この押えゴム4は、めっきマ
スク3によりリードフレーム1を液密的に保持すると共
に、リードフレーム1とめっきマスク3との電気的絶縁
を行う作用がある。
リードフレーム1を1対のめっきマスク3により挾持
すると、第3図に示すように樹脂封止部2の周囲に空間
ができる。本実施例においてはこの空間を部分めっき槽
6として使用する。即ち、この部分めっき槽6にめっき
液を装入すると共に、その一部領域に陽極板を設置す
る。そして、この陽極板を適宜電源の正極側に接続し、
リードフレーム1を負極側に接続してめっきを行う。こ
れにより、外部リード5が選択的に部分めっきされる。
第4図は本実施例により部分めっきを行ったリードフ
レーム1を示す平面図である。本実施例によりめっき層
が形成されるのは、外部リード5と、この外部リード5
の周囲の図中斜線で示した極めて狭い領域のみである。
このため、めっき材料の消費量が極めて少なく、製造コ
ストを低減できる。また、不要部分にはめっき層が形成
されないため、外部リード5の切断等の工程において、
金属屑の発生が抑制される。
第5図は本発明の第2の実施例を示す断面図である。
本実施例においては、めっきマスク13の形状が第1の
実施例と異なっている。即ち、めっきマスク13には樹脂
封止部2及び外部リード5に嵌合する凹所が設けられて
いるが、この凹所の内部にも外部リード5の基端部を挾
持する凸部が設けられている。めっきマスク13のリード
フレームとの接触面には、第1の実施例に使用しためっ
きマスクと同様に、押えゴム14が固着されている。
この1対のめっきマスク13によりリードフレーム1を
挾持する。そして、樹脂封止部2及びリード5の周囲に
形成された空間、即ち部分めっき槽16にめっき液を装入
し、第1の実施例と同様にして外部リード5にめっきを
行う。
第6図は本実施例により部分めっきを行ったリードフ
レーム1を示す平面図である。本実施例においては、外
部リード5の基端部をめっきマスク13によりマスキング
してめっきを行うため、めっき層が形成されるのは図中
斜線で示すように外部リード5のみであり、しかも外部
リード5の基端部にはめっき層は形成されない。このよ
うに、本実施例では、外部リード5の基端部にもめっき
層が形成されないため、この部分には半田が付きにくい
ので、この外部リード5が樹脂封止部2を介して短絡し
てしまうことを防止できると共に、第1の実施例に比し
て一層めっき液の消費量が少なく、半導体装置の製造コ
ストを更に低減できる。
[発明の効果] 以上説明したように本発明によれば、リードフレーム
の非機能部をめっきマスクにより挾持したまま外部リー
ドのめっきを行うから、本来めっきが必要である外部リ
ード部分にのみめっきを施すことができる。このため、
めっき材料の消費量が少なく、製造コストを低減するこ
とができる。また、フレーム部等からの金属屑の発生が
回避されるため、半導体装置の品質が向上するという効
果もある。
【図面の簡単な説明】 第1図は本発明の第1の実施例を示すめっきマスクの断
面図、第2図は同じくその平面図、第3図は第1図の部
分拡大断面図、第4図は第1の実施例により部分めっき
を行ったリードフレーム1を示す平面図、第5図は本発
明の第2の実施例を示す断面図、第6図は第2の実施例
により部分めっきを行ったリードフレームを示す平面
図、第7図は錫−鉛合金めっきを行う前のリードフレー
ムを示す平面図、第8図は従来の半導体装置の製造方法
を示す斜視図である。 1;リードフレーム、2;樹脂封止部、3,13;めっきマス
ク、4,14;押えゴム、5;外部リード、6,16;部分めっき
槽、10;めっき槽、11;陰極棒、12;陽極棒、15;陽極板

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子をモールド封入した後に、リー
    ドフレームの外部リードの非機能部をめっきマスクによ
    り覆い、このマスクに覆われていない部分の外部リード
    にめっきを施すことを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】前記めっきマスクが前記リードフレームと
    接触する部分には、ゴム材が設けられていることを特徴
    とする請求項1に記載の半導体装置の製造方法。
JP17876089A 1989-07-11 1989-07-11 半導体装置の製造方法 Expired - Lifetime JP2926497B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17876089A JP2926497B2 (ja) 1989-07-11 1989-07-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17876089A JP2926497B2 (ja) 1989-07-11 1989-07-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0344491A JPH0344491A (ja) 1991-02-26
JP2926497B2 true JP2926497B2 (ja) 1999-07-28

Family

ID=16054127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17876089A Expired - Lifetime JP2926497B2 (ja) 1989-07-11 1989-07-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2926497B2 (ja)

Also Published As

Publication number Publication date
JPH0344491A (ja) 1991-02-26

Similar Documents

Publication Publication Date Title
US5661086A (en) Process for manufacturing a plurality of strip lead frame semiconductor devices
KR100720607B1 (ko) 반도체장치
JP2617848B2 (ja) 半導体ウエハの鍍金治具
JP7173487B2 (ja) 半導体装置
JP2926497B2 (ja) 半導体装置の製造方法
JP2617637B2 (ja) 部分めっき装置および半導体装置用リードフレーム
JP2001007268A (ja) 半導体装置及びその製造方法
JPH08274231A (ja) リードフレームおよびリードフレームの製造方法
CN217768297U (zh) 一种预包封基板
JP7413626B1 (ja) リードフレーム及びその製造方法
JPS6214451A (ja) リ−ドフレ−ム
JP2522110B2 (ja) リ―ドの半田メッキ装置
JP4201060B2 (ja) 半導体装置、およびその製造方法
JPS61116882A (ja) 太陽電池装置の製造方法
JPH05251607A (ja) 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法
JPH07321276A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPH0786332A (ja) 半導体装置およびその製造方法
JP2942401B2 (ja) メッキ用治具
JPH11340373A (ja) 薄小型樹脂封止パッケージ
JPS592355A (ja) 半導体パツケ−ジ用リ−ドフレ−ム及びそれを用いた半導体装置
JP3256949B2 (ja) 半導体搭載用基板及びその製造方法
JP2002124596A (ja) 半導体装置およびその製造方法
JPH0555436A (ja) 半導体装置用リードフレーム
JPH04329660A (ja) リードフレーム及びその製造方法
JPH0817998A (ja) リードフレーム