JP3256949B2 - 半導体搭載用基板及びその製造方法 - Google Patents
半導体搭載用基板及びその製造方法Info
- Publication number
- JP3256949B2 JP3256949B2 JP14019793A JP14019793A JP3256949B2 JP 3256949 B2 JP3256949 B2 JP 3256949B2 JP 14019793 A JP14019793 A JP 14019793A JP 14019793 A JP14019793 A JP 14019793A JP 3256949 B2 JP3256949 B2 JP 3256949B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- lead
- wiring
- wiring board
- wiring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、複数の半導体チップ
を搭載する配線基板と、この配線基板の外部端子とし
て、リードフレーム等に由来するリードを一体化させた
半導体搭載用基板に関する。
を搭載する配線基板と、この配線基板の外部端子とし
て、リードフレーム等に由来するリードを一体化させた
半導体搭載用基板に関する。
【０００２】
【従来の技術】従来より、複数の半導体チップを搭載す
る配線基板と、この配線基板の外部端子として、リード
フレーム等に由来するリードを一体化させた半導体搭載
用基板が知られている。
る配線基板と、この配線基板の外部端子として、リード
フレーム等に由来するリードを一体化させた半導体搭載
用基板が知られている。
【０００３】例えば、図４に示したように、半導体チッ
プ１を搭載する基板であって配線回路２が形成されてい
る配線基板３をリードフレームのアイランド部４ａに接
着剤を使用して貼り合わせ、このリードフレームのイン
ナーリード４ｂと配線基板３の配線回路２のターミナル
部２ａとをワイヤーボンディングによりワイヤー５で接
続したものが知られている。
プ１を搭載する基板であって配線回路２が形成されてい
る配線基板３をリードフレームのアイランド部４ａに接
着剤を使用して貼り合わせ、このリードフレームのイン
ナーリード４ｂと配線基板３の配線回路２のターミナル
部２ａとをワイヤーボンディングによりワイヤー５で接
続したものが知られている。
【０００４】また、図５に示したように、半導体チップ
１を搭載する配線基板３の配線回路２のターミナル部２
ａに、リードフレームのリード部のインナーリード４ｂ
を半田６により直接接続したものも知られている。
１を搭載する配線基板３の配線回路２のターミナル部２
ａに、リードフレームのリード部のインナーリード４ｂ
を半田６により直接接続したものも知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、図４に
示した半導体搭載用基板では、接着剤を使用して配線基
板３をリードフレームのアイランド部４ａに接着固定す
る際に接着剤からガスが発生し、このガスが配線回路２
のターミナル部２ａを汚染するので、ターミナル部２ａ
とインナーリード４ｂとを確実に接続できず、ボンディ
ング不良が発生するという問題があった。
示した半導体搭載用基板では、接着剤を使用して配線基
板３をリードフレームのアイランド部４ａに接着固定す
る際に接着剤からガスが発生し、このガスが配線回路２
のターミナル部２ａを汚染するので、ターミナル部２ａ
とインナーリード４ｂとを確実に接続できず、ボンディ
ング不良が発生するという問題があった。
【０００６】また、図５に示した半導体搭載用基板で
は、接着剤を使用して配線基板３をリードフレームのア
イランド部４ａに接着固定するものではないため、上述
のようなガスによるターミナル部の汚染はないが、配線
回路２のターミナル部２ａとインナーリード４ｂとを半
田６により接続するための半田リフロー時に、半田流れ
によりショートし易く、そのためにターミナル部のピッ
チを約３００μｍ以下には狭められないという問題があ
った。さらに、インナーリード４ｂを配線回路２に接続
した後のリード４のトリムアンドフォーム時に、外部応
力によりリードが配線基板から剥離しやすいという問題
もあった。
は、接着剤を使用して配線基板３をリードフレームのア
イランド部４ａに接着固定するものではないため、上述
のようなガスによるターミナル部の汚染はないが、配線
回路２のターミナル部２ａとインナーリード４ｂとを半
田６により接続するための半田リフロー時に、半田流れ
によりショートし易く、そのためにターミナル部のピッ
チを約３００μｍ以下には狭められないという問題があ
った。さらに、インナーリード４ｂを配線回路２に接続
した後のリード４のトリムアンドフォーム時に、外部応
力によりリードが配線基板から剥離しやすいという問題
もあった。
【０００７】この発明は以上のような従来技術の問題点
を解決しようとするものであり、半導体チップを搭載す
る配線基板と、この配線基板の外部端子として、リード
フレーム等に由来するリードを一体化させた半導体搭載
用基板において、リードの接続信頼性を向上させ、さら
にターミナル部のピッチをより狭められるようにするこ
とを目的とする。
を解決しようとするものであり、半導体チップを搭載す
る配線基板と、この配線基板の外部端子として、リード
フレーム等に由来するリードを一体化させた半導体搭載
用基板において、リードの接続信頼性を向上させ、さら
にターミナル部のピッチをより狭められるようにするこ
とを目的とする。
【０００８】
【課題を解決するための手段】この発明者らは、配線回
路が形成されている配線基板上にリードを重ね、その上
に、配線回路のターミナル部も含めて樹脂層を形成して
リードを配線基板に固定し、その後配線回路のターミナ
ル部上の配線層を除去し、このターミナル部で配線回路
とリードとを電気的に接続すると、リードと配線基板と
の接着強度が高まり、かつリードと配線回路との電気的
接続信頼性も著しく向上することを見出し、この発明を
完成させるに至った。
路が形成されている配線基板上にリードを重ね、その上
に、配線回路のターミナル部も含めて樹脂層を形成して
リードを配線基板に固定し、その後配線回路のターミナ
ル部上の配線層を除去し、このターミナル部で配線回路
とリードとを電気的に接続すると、リードと配線基板と
の接着強度が高まり、かつリードと配線回路との電気的
接続信頼性も著しく向上することを見出し、この発明を
完成させるに至った。
【０００９】
【００１０】即ち、本発明は、半導体搭載部と配線回路
とを有する配線基板と、該配線基板の外部端子となるリ
ードとを重ね合わせ、少なくとも半導体搭載部を除く配
線基板及びリード上に樹脂層を形成してリードを配線基
板に固定し、次いで該樹脂層を配線回路のターミナル部
において除去し、その後樹脂層を除去したターミナル部
において配線回路とリードとを導電性ペースト又は金属
により電気的に接続することを特徴とする半導体搭載用
基板の製造方法を提供する。
とを有する配線基板と、該配線基板の外部端子となるリ
ードとを重ね合わせ、少なくとも半導体搭載部を除く配
線基板及びリード上に樹脂層を形成してリードを配線基
板に固定し、次いで該樹脂層を配線回路のターミナル部
において除去し、その後樹脂層を除去したターミナル部
において配線回路とリードとを導電性ペースト又は金属
により電気的に接続することを特徴とする半導体搭載用
基板の製造方法を提供する。
【００１１】特に、このような方法として、配線回路の
ターミナル部の樹脂層をエキシマレーザ照射により分解
除去する方法を提供する。
ターミナル部の樹脂層をエキシマレーザ照射により分解
除去する方法を提供する。
【００１２】
【作用】この発明の半導体搭載用基板によれば、配線基
板とリード上に形成された樹脂層によりリードが配線基
板に固定されているので、リードが配線基板に強固に固
定される。したがって、配線基板にリードを接続した後
にリードの整形を行うトリムアンドフォーム時や、半導
体搭載用基板に半導体チップを搭載した後に、そのチッ
プを保護するために行うモールド処理時のように、半導
体搭載用基板に外部応力が加わる場合でもリードが配線
基板から剥離することが防止される。
板とリード上に形成された樹脂層によりリードが配線基
板に固定されているので、リードが配線基板に強固に固
定される。したがって、配線基板にリードを接続した後
にリードの整形を行うトリムアンドフォーム時や、半導
体搭載用基板に半導体チップを搭載した後に、そのチッ
プを保護するために行うモールド処理時のように、半導
体搭載用基板に外部応力が加わる場合でもリードが配線
基板から剥離することが防止される。
【００１３】また、この発明の半導体搭載用基板の製造
方法によれば、樹脂層を配線基板とリード上に形成した
後、配線回路のターミナル部においてその樹脂層を除去
し、配線回路とリードとを電気的に接続するので、この
ターミナル部は電気的接続前までは樹脂層で覆われ、電
気的接続の直前にその樹脂層が除去されることとなる。
したがって、電気的接続時にターミナル部はクリーンな
状態であるので配線回路とリードとの接続信頼性が向上
する。同様に、半導体チップと接続する配線回路のター
ミナル部も、電気的接続時にクリーンな状態にできるの
で配線回路と半導体チップとの接続信頼性も向上する。
方法によれば、樹脂層を配線基板とリード上に形成した
後、配線回路のターミナル部においてその樹脂層を除去
し、配線回路とリードとを電気的に接続するので、この
ターミナル部は電気的接続前までは樹脂層で覆われ、電
気的接続の直前にその樹脂層が除去されることとなる。
したがって、電気的接続時にターミナル部はクリーンな
状態であるので配線回路とリードとの接続信頼性が向上
する。同様に、半導体チップと接続する配線回路のター
ミナル部も、電気的接続時にクリーンな状態にできるの
で配線回路と半導体チップとの接続信頼性も向上する。
【００１４】特に、この発明の方法において、配線回路
のターミナル部の樹脂層の除去をエキシマレーザ照射に
より行うと所定のファインパターンに樹脂層を除去でき
るので、ターミナル部における配線回路とリードとの接
続ピッチを狭めることが可能となる。
のターミナル部の樹脂層の除去をエキシマレーザ照射に
より行うと所定のファインパターンに樹脂層を除去でき
るので、ターミナル部における配線回路とリードとの接
続ピッチを狭めることが可能となる。
【００１５】
【実施例】以下、この発明の実施例を図面に基づいて詳
細に説明する。なお、各図において同一番号は同一又は
同等の構成要素を示している。
細に説明する。なお、各図において同一番号は同一又は
同等の構成要素を示している。
【００１６】図１はこの発明の実施例の半導体搭載用基
板の製造方法の説明図である。
板の製造方法の説明図である。
【００１７】この実施例においては、まず、同図（ａ）
のように、配線回路２と半導体搭載部３ａを有する配線
基板３上にリード４のインナーリード４ｂ部分を位置合
わせして重ね、その上から、半導体搭載部３ａを除き、
樹脂層７を形成する。この場合、樹脂層７を形成する樹
脂の種類としては特に制限はないが、配線基板３及びリ
ード４に対して強い接着性を示すものが好ましく、例え
ばエポキシ系樹脂、アクリル系樹脂、ポリイミド系樹脂
等を使用することができる。このような樹脂としては市
販品を使用することができ、例えばエポキシ系接着剤で
ある東亜合成化学工業（株）製、ＢＸ−６０を好ましく
使用することができる。また、樹脂層７の形成方法につ
いても特に制限はないが、例えば上述の東亜合成化学工
業（株）製、ＢＸ−６０を用いる場合には、これを半導
体搭載部３ａを除く部分にスクリーン印刷により塗布
し、１５０℃３０分で加熱硬化すればよい。
のように、配線回路２と半導体搭載部３ａを有する配線
基板３上にリード４のインナーリード４ｂ部分を位置合
わせして重ね、その上から、半導体搭載部３ａを除き、
樹脂層７を形成する。この場合、樹脂層７を形成する樹
脂の種類としては特に制限はないが、配線基板３及びリ
ード４に対して強い接着性を示すものが好ましく、例え
ばエポキシ系樹脂、アクリル系樹脂、ポリイミド系樹脂
等を使用することができる。このような樹脂としては市
販品を使用することができ、例えばエポキシ系接着剤で
ある東亜合成化学工業（株）製、ＢＸ−６０を好ましく
使用することができる。また、樹脂層７の形成方法につ
いても特に制限はないが、例えば上述の東亜合成化学工
業（株）製、ＢＸ−６０を用いる場合には、これを半導
体搭載部３ａを除く部分にスクリーン印刷により塗布
し、１５０℃３０分で加熱硬化すればよい。
【００１８】 なお、このように樹脂層７を形成する配
線基板３としては従来から用いられているものを使用す
ることができ、絶縁性基材の表面及び内部に銅箔層ある
いは銅メッキ層などからなる配線回路を形成した多層板
や、絶縁性基材の表面のみに配線回路を形成した単層板
を使用することができる。また、半導体装置における、
クロストークノイズの低減や電源電圧の安定化等の電気
的特性を向上させるために、配線基板３としては、電源
層又はグランド層あるいはそれら両層を有するものを好
ましく使用することができる。
線基板３としては従来から用いられているものを使用す
ることができ、絶縁性基材の表面及び内部に銅箔層ある
いは銅メッキ層などからなる配線回路を形成した多層板
や、絶縁性基材の表面のみに配線回路を形成した単層板
を使用することができる。また、半導体装置における、
クロストークノイズの低減や電源電圧の安定化等の電気
的特性を向上させるために、配線基板３としては、電源
層又はグランド層あるいはそれら両層を有するものを好
ましく使用することができる。
【００１９】また、リード４としては、通常のリードフ
レームを使用することが好ましい。リードフレームは、
金属の薄板を打ち抜きやエッチングにより、多数のリー
ドがフレームにより相互に接続されている形状に形成し
たものであり、各リードは最終工程では独立的に切り離
されるものである。このようなリードフレームを使用す
ることにより各リードの配置を容易に行うことが可能と
なる。リードの材質、厚さ、大きさは必要に応じて適宜
決定することできる。
レームを使用することが好ましい。リードフレームは、
金属の薄板を打ち抜きやエッチングにより、多数のリー
ドがフレームにより相互に接続されている形状に形成し
たものであり、各リードは最終工程では独立的に切り離
されるものである。このようなリードフレームを使用す
ることにより各リードの配置を容易に行うことが可能と
なる。リードの材質、厚さ、大きさは必要に応じて適宜
決定することできる。
【００２０】次に、同図（ｂ−１）に示したように、リ
ードと接続する配線回路のターミナル部２ａに相当する
部分に開口部８ａが形成されているマスク８を樹脂層７
の上に配し、レーザ光Ｌを照射し、照射部分の樹脂層７
を除去する。この場合、マスクの開口部８ａの大きさ、
すなわち照射エリアは、レーザ光Ｌの照射によりターミ
ナル部２ａのパッド面とインナーリード４ｂとが露出す
るような大きさとするが、接続ピッチのファイン化の点
からターミナル部２ａの全エリアよりも小さくすること
が好ましい。このようにレーザ光Ｌを照射して樹脂層７
を除去した場合のターミナル部２ａの上面図を同図（ｂ
−２）に示す。同図（ｂ−２）中、破線Ａ部内がターミ
ナル部２ａの全エリアである。
ードと接続する配線回路のターミナル部２ａに相当する
部分に開口部８ａが形成されているマスク８を樹脂層７
の上に配し、レーザ光Ｌを照射し、照射部分の樹脂層７
を除去する。この場合、マスクの開口部８ａの大きさ、
すなわち照射エリアは、レーザ光Ｌの照射によりターミ
ナル部２ａのパッド面とインナーリード４ｂとが露出す
るような大きさとするが、接続ピッチのファイン化の点
からターミナル部２ａの全エリアよりも小さくすること
が好ましい。このようにレーザ光Ｌを照射して樹脂層７
を除去した場合のターミナル部２ａの上面図を同図（ｂ
−２）に示す。同図（ｂ−２）中、破線Ａ部内がターミ
ナル部２ａの全エリアである。
【００２１】また、この場合に使用するレーザ光Ｌとし
ては、例えばＫｒＦエキシマレーザ（波長２４８ｎｍ）
が好ましい。これにより、樹脂層７を所定の微細形状に
精密に除去加工することが可能となり、ターミナル部２
ａとインナーリード４ｂとを１００μｍ以下のファイン
ピッチで接続できるようになる。マスク８の材質は使用
するレーザ光の種類等に応じて適宜選択することができ
るが、例えばエキシマレーザ（波長２４８ｎｍ）のマス
クとしては、ＳＵＳ３０４を好ましく使用することがで
きる。
ては、例えばＫｒＦエキシマレーザ（波長２４８ｎｍ）
が好ましい。これにより、樹脂層７を所定の微細形状に
精密に除去加工することが可能となり、ターミナル部２
ａとインナーリード４ｂとを１００μｍ以下のファイン
ピッチで接続できるようになる。マスク８の材質は使用
するレーザ光の種類等に応じて適宜選択することができ
るが、例えばエキシマレーザ（波長２４８ｎｍ）のマス
クとしては、ＳＵＳ３０４を好ましく使用することがで
きる。
【００２２】なお、ターミナル部２ａの樹脂層７を除去
する方法としては、この実施例のようにレーザー光Ｌの
照射により樹脂層７を分解除去する他に、樹脂層として
感光性樹脂層を形成し、フォトリソグラフ技術によりこ
の樹脂層をパターニングしてもよい。
する方法としては、この実施例のようにレーザー光Ｌの
照射により樹脂層７を分解除去する他に、樹脂層として
感光性樹脂層を形成し、フォトリソグラフ技術によりこ
の樹脂層をパターニングしてもよい。
【００２３】ターミナル部２ａの樹脂層７を除去した後
は、その部分に、同図（ｃ）に示したように導電性ペー
スト９を供給することにより、ターミナル部２ａとイン
ナーリード４ｂとを接続する。導電性ペースト９として
は種々のものを使用することができ、その供給方法も常
法によることができる。例えば、銀ペースト（東洋イン
キ（株）製、Ｔ−７００）を樹脂層７を除去したターミ
ナル部２ａに埋込み、１２０℃で３０分硬化させること
により、ターミナル部２ａとインナーリード４ｂとを確
実に接続することができる。
は、その部分に、同図（ｃ）に示したように導電性ペー
スト９を供給することにより、ターミナル部２ａとイン
ナーリード４ｂとを接続する。導電性ペースト９として
は種々のものを使用することができ、その供給方法も常
法によることができる。例えば、銀ペースト（東洋イン
キ（株）製、Ｔ−７００）を樹脂層７を除去したターミ
ナル部２ａに埋込み、１２０℃で３０分硬化させること
により、ターミナル部２ａとインナーリード４ｂとを確
実に接続することができる。
【００２４】次に、同図（ｄ）に示したように、半導体
チップと接続する配線回路のターミナル部となるワイヤ
ーボンディング用端子２ｂを覆っている樹脂層７を、前
述のリード４に対するターミナル部２ａの樹脂層７を除
去した場合と同様に、レーザー光Ｌの照射により除去
し、実施例の半導体搭載用基板を製造することができ
る。
チップと接続する配線回路のターミナル部となるワイヤ
ーボンディング用端子２ｂを覆っている樹脂層７を、前
述のリード４に対するターミナル部２ａの樹脂層７を除
去した場合と同様に、レーザー光Ｌの照射により除去
し、実施例の半導体搭載用基板を製造することができ
る。
【００２５】この発明の半導体搭載用基板を製造するに
際しては、上記の実施例のように配線回路２とインナー
リード４ｂとを導電ペーストを用いて接続する他に、メ
ッキ等により金属を用いて接続してもよい。この場合に
は、上記の実施例と同様にリード４を樹脂層７により配
線基板３に固定し、その配線回路のターミナル部２ａの
樹脂層７を除去した後、図２に示すように、メッキ液１
０に配線基板３を入れ、リード４に負電圧を印加してメ
ッキを行えばよい。ここで、メッキする金属としては一
種類の金属のみとしてもよいが、より強固に接続するた
めに複数の金属を順次メッキしてもよく、例えば、まず
スルファミン酸浴で約５μｍ厚のニッケルメッキを行
い、次にパラジウムメッキ液（日本エレクトロプレーテ
ィング・エンジニアーズ（株）製、パラデックス１１
０）を用いて約０．５μｍ厚のパラジウムメッキを行う
ことが好ましい。
際しては、上記の実施例のように配線回路２とインナー
リード４ｂとを導電ペーストを用いて接続する他に、メ
ッキ等により金属を用いて接続してもよい。この場合に
は、上記の実施例と同様にリード４を樹脂層７により配
線基板３に固定し、その配線回路のターミナル部２ａの
樹脂層７を除去した後、図２に示すように、メッキ液１
０に配線基板３を入れ、リード４に負電圧を印加してメ
ッキを行えばよい。ここで、メッキする金属としては一
種類の金属のみとしてもよいが、より強固に接続するた
めに複数の金属を順次メッキしてもよく、例えば、まず
スルファミン酸浴で約５μｍ厚のニッケルメッキを行
い、次にパラジウムメッキ液（日本エレクトロプレーテ
ィング・エンジニアーズ（株）製、パラデックス１１
０）を用いて約０．５μｍ厚のパラジウムメッキを行う
ことが好ましい。
【００２６】このようにメッキにより配線回路２とイン
ナーリード４ｂとを接続するに際して、メッキ金属とし
てＰｄ／Ｎｉや半田を選択すると、このメッキ時に半導
体搭載用基板の外装メッキも同時に行うことができるの
で好ましい。
ナーリード４ｂとを接続するに際して、メッキ金属とし
てＰｄ／Ｎｉや半田を選択すると、このメッキ時に半導
体搭載用基板の外装メッキも同時に行うことができるの
で好ましい。
【００２７】このようにして得られた半導体搭載用基板
に対しては、図３に示したように、常法により半導体チ
ップ１を搭載し、金ワイヤー５を使用してワイヤーボン
ディングし、さらにモールド樹脂１１で樹脂封止し、リ
ード４を曲げ加工することにより半導体装置１２を製造
することができる。
に対しては、図３に示したように、常法により半導体チ
ップ１を搭載し、金ワイヤー５を使用してワイヤーボン
ディングし、さらにモールド樹脂１１で樹脂封止し、リ
ード４を曲げ加工することにより半導体装置１２を製造
することができる。
【００２８】
【発明の効果】この発明の半導体搭載用基板によれば、
配線基板とリードの接続信頼性を向上させ、さらにその
接続部のピッチを狭めることが可能となる。
配線基板とリードの接続信頼性を向上させ、さらにその
接続部のピッチを狭めることが可能となる。
【図１】この発明の実施例の製造方法の工程説明図であ
る。
る。
【図２】この発明の製造方法の説明図である。
【図３】この半導体搭載用基板を使用した半導体装置の
断面図である。
断面図である。
【図４】従来の半導体搭載用基板の断面図である。
【図５】従来の半導体搭載用基板の断面図である。
１ 半導体チップ ２ 配線回路 ２ａ 配線回路のターミナル部 ２ｂ 配線回路のワイヤーボンディング用端子 ３ 配線基板 ３ａ 配線基板の半導体搭載部 ４ リード ４ａ リードフレームのアイランド部 ４ｂ インナーリード ５ ワイヤー ６ 半田 ７ 樹脂層 ８ マスク ９ 導電ペースト １０ メッキ液
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡野 達広 東京都台東区台東一丁目５番１号 凸版 印刷株式会社内 (72)発明者 大瀧 浩子 東京都台東区台東一丁目５番１号 凸版 印刷株式会社内 (56)参考文献 実開 平３−50317（ＪＰ，Ｕ) 実公 昭53−1562（ＪＰ，Ｙ１) 実公 平４−45251（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50
Claims (2)
- 【請求項１】 半導体搭載部と配線回路とを有する配線
基板と、該配線基板の外部端子となるリードとを重ね合
わせ、少なくとも半導体搭載部を除く配線基板及びリー
ド上に樹脂層を形成してリードを配線基板に固定し、次
いで該樹脂層を配線回路のターミナル部において除去
し、その後樹脂層を除去したターミナル部において配線
回路とリードとを導電性ペースト又は金属により電気的
に接続することを特徴とする半導体搭載用基板の製造方
法。 - 【請求項２】 配線回路のターミナル部の樹脂層をエキ
シマレーザ照射により分解除去する請求項１記載の半導
体搭載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14019793A JP3256949B2 (ja) | 1993-05-18 | 1993-05-18 | 半導体搭載用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14019793A JP3256949B2 (ja) | 1993-05-18 | 1993-05-18 | 半導体搭載用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334058A JPH06334058A (ja) | 1994-12-02 |
| JP3256949B2 true JP3256949B2 (ja) | 2002-02-18 |
Family
ID=15263174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14019793A Expired - Fee Related JP3256949B2 (ja) | 1993-05-18 | 1993-05-18 | 半導体搭載用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3256949B2 (ja) |
-
1993
- 1993-05-18 JP JP14019793A patent/JP3256949B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06334058A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291271B1 (en) | Method of making semiconductor chip package | |
| US8003444B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20110227208A1 (en) | Structure and Manufacture Method For Multi-Row Lead Frame and Semiconductor Package | |
| US6297658B1 (en) | Wafer burn-in cassette and method of manufacturing probe card for use therein | |
| US6372620B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| US6348416B1 (en) | Carrier substrate for producing semiconductor device | |
| KR20100053304A (ko) | 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 | |
| JPH0394430A (ja) | 半導体装置およびその製造方法 | |
| JP2000077596A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| JP3292082B2 (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3256949B2 (ja) | 半導体搭載用基板及びその製造方法 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP2002184927A (ja) | 半導体装置の製造方法 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JPH06112363A (ja) | 半導体パッケージ | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JPS6350862B2 (ja) | ||
| JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 | |
| JPH01297828A (ja) | 半導体装置 | |
| JP3383597B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |