JPH05251574A - コンタクト窓における段差被覆性改善方法 - Google Patents
コンタクト窓における段差被覆性改善方法Info
- Publication number
- JPH05251574A JPH05251574A JP32702692A JP32702692A JPH05251574A JP H05251574 A JPH05251574 A JP H05251574A JP 32702692 A JP32702692 A JP 32702692A JP 32702692 A JP32702692 A JP 32702692A JP H05251574 A JPH05251574 A JP H05251574A
- Authority
- JP
- Japan
- Prior art keywords
- silicon dioxide
- layer
- dioxide layer
- metal layer
- contact window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000011248 coating agent Substances 0.000 title abstract 2
- 238000000576 coating method Methods 0.000 title abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 111
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 53
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000000992 sputter etching Methods 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 238000009987 spinning Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路製造において、下側の第１金
属層と上側の第２金属層との間にコンタクト接続を設け
るためのコンタクト窓において、段差被覆性を改善す
る。 【構成】 本方法において、第１の金属層１４，１６上
には二酸化シリコン層１８が形成され、後者の上にはス
ピン法によって第２の酸化シリコン層２０が形成され
る。硬化させるために、第２の二酸化シリコン層２０は
プラズマ酸化に曝される。第２の二酸化シリコン層２０
の上にはフォトレジストマスク２６が形成され、それは
予め定められたエリアに空いた窓２８を残し、そこには
下側の金属層１４，１６へのコンタクト接続が設けられ
ることになっている。フォトレジストマスク２６で露出
されたエリアでは、前記２つの二酸化シリコン層１８と
２０がエッチング溶液によって下側の金属層１４，１６
が露出されるまで除去される。第２の二酸化シリコン層
２０は次に、スパッタエッチングによって完全に除去さ
れる。
属層と上側の第２金属層との間にコンタクト接続を設け
るためのコンタクト窓において、段差被覆性を改善す
る。 【構成】 本方法において、第１の金属層１４，１６上
には二酸化シリコン層１８が形成され、後者の上にはス
ピン法によって第２の酸化シリコン層２０が形成され
る。硬化させるために、第２の二酸化シリコン層２０は
プラズマ酸化に曝される。第２の二酸化シリコン層２０
の上にはフォトレジストマスク２６が形成され、それは
予め定められたエリアに空いた窓２８を残し、そこには
下側の金属層１４，１６へのコンタクト接続が設けられ
ることになっている。フォトレジストマスク２６で露出
されたエリアでは、前記２つの二酸化シリコン層１８と
２０がエッチング溶液によって下側の金属層１４，１６
が露出されるまで除去される。第２の二酸化シリコン層
２０は次に、スパッタエッチングによって完全に除去さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の製造に
おいて、下側の第１金属層と上側の第２金属層との間に
コンタクト接続を設けるためのコンタクト窓の段差被覆
性を改善するための方法に関するものである。
おいて、下側の第１金属層と上側の第２金属層との間に
コンタクト接続を設けるためのコンタクト窓の段差被覆
性を改善するための方法に関するものである。
【０００２】
【従来の技術】半導体集積回路の製造において、半導体
基板層の表面上に対する個々の製造工程で異なる材料の
層が形成され、それらの端部では傾斜の大きさに差異は
あるもものの段差が存在する。特に、高集積度の集積回
路では、金属層がいくつかの階層をなしており、個々の
金属層間に接続を設けるためにコンタクト窓を設けなけ
ればならず、それらの端部が急峻な段差を形成する。上
側の金属層から下側の金属層へ移行する部分におけるコ
ンタクト窓領域で段差被覆性の問題が生ずる。これは、
上側の金属層から下側の金属層への電流経路の断面積が
減少することがこれらの２つの金属層間の望ましい接続
を破壊することにつながるため、可能な限りそれを回避
したいわけであるが、コンタクト窓の段差部分において
も上側の金属層から下側の金属層への電流経路の断面積
が減少することを回避することが困難であることを意味
する。
基板層の表面上に対する個々の製造工程で異なる材料の
層が形成され、それらの端部では傾斜の大きさに差異は
あるもものの段差が存在する。特に、高集積度の集積回
路では、金属層がいくつかの階層をなしており、個々の
金属層間に接続を設けるためにコンタクト窓を設けなけ
ればならず、それらの端部が急峻な段差を形成する。上
側の金属層から下側の金属層へ移行する部分におけるコ
ンタクト窓領域で段差被覆性の問題が生ずる。これは、
上側の金属層から下側の金属層への電流経路の断面積が
減少することがこれらの２つの金属層間の望ましい接続
を破壊することにつながるため、可能な限りそれを回避
したいわけであるが、コンタクト窓の段差部分において
も上側の金属層から下側の金属層への電流経路の断面積
が減少することを回避することが困難であることを意味
する。
【０００３】本発明の背景にある課題は、上に述べたよ
うなコンタクト窓の段差において金属層間接続の断面積
縮小の問題が発生しないような方法を提供することであ
る。
うなコンタクト窓の段差において金属層間接続の断面積
縮小の問題が発生しないような方法を提供することであ
る。
【０００４】この問題を解決するために、本発明に従う
方法は以下の工程によって特徴づけられる。 ａ）第１の金属層上に二酸化シリコン層を形成する。 ｂ）前記二酸化シリコン層上にスピン法によって別の二
酸化シリコン層を設ける。 ｃ）前記別の二酸化シリコン層に対してプラズマ酸化を
施し、硬化させる。 ｄ）前記別の二酸化シリコン層上に、下側の金属層への
コンタクト窓を設けるべき場所である予め定められたエ
リアに空いた窓を残すようにフォトレジストマスクを設
ける。 ｅ）前記フォトレジストマスクの露出したエリアにおい
て、前記２つの二酸化シリコン層をエッチング液によっ
て除去し、下側の金属層を露出させる。 ｆ）スパッタエッチングによって前記別の二酸化シリコ
ン層を完全に除去する。
方法は以下の工程によって特徴づけられる。 ａ）第１の金属層上に二酸化シリコン層を形成する。 ｂ）前記二酸化シリコン層上にスピン法によって別の二
酸化シリコン層を設ける。 ｃ）前記別の二酸化シリコン層に対してプラズマ酸化を
施し、硬化させる。 ｄ）前記別の二酸化シリコン層上に、下側の金属層への
コンタクト窓を設けるべき場所である予め定められたエ
リアに空いた窓を残すようにフォトレジストマスクを設
ける。 ｅ）前記フォトレジストマスクの露出したエリアにおい
て、前記２つの二酸化シリコン層をエッチング液によっ
て除去し、下側の金属層を露出させる。 ｆ）スパッタエッチングによって前記別の二酸化シリコ
ン層を完全に除去する。
【０００５】本発明に従えば、コンタクト窓の端部にも
はや急峻な段差は形成されない。逆に、第１の金属層の
面から第２の金属層が形成されるはずの面へ向かって緩
やかな勾配が設けられ、従って段差被覆性の問題、すな
わちコンタクト窓の端部領域における望ましからざる断
面積の縮小はもはや発生しない。
はや急峻な段差は形成されない。逆に、第１の金属層の
面から第２の金属層が形成されるはずの面へ向かって緩
やかな勾配が設けられ、従って段差被覆性の問題、すな
わちコンタクト窓の端部領域における望ましからざる断
面積の縮小はもはや発生しない。
【０００６】本発明について、以下で図面を参照しなが
ら説明する。
ら説明する。
【０００７】
【実施例】図１には半導体基板１０が示され、その上に
は従来の方法を用いて、まず、フィールド酸化物層１２
が設けられ、次に金属層が形成されている。ここの例で
は、薄いＴｉＷ層１４とアルミニウム層１６を含むよう
に示されている。第１の金属層１４，１６の上に絶縁層
として第１の二酸化シリコン層１８が形成される。この
第１の二酸化シリコン層の上に、スピン法を用いて別の
二酸化シリコン層２０が形成される。この層は図面から
分かるように、平坦化効果を持っている。すなわち、第
１の二酸化シリコン層１８の表面において、例えば地点
２２と２４に存在する段差を平坦化している。文献で
は、この別の二酸化シリコン層は“ＳＯＧ層（スピン・
オン・ガラス層）”と呼ばれている。後に明らかになる
理由から、この第２の二酸化シリコン層２０はプラズマ
酸化に曝され、それによってこの層は硬化される。
は従来の方法を用いて、まず、フィールド酸化物層１２
が設けられ、次に金属層が形成されている。ここの例で
は、薄いＴｉＷ層１４とアルミニウム層１６を含むよう
に示されている。第１の金属層１４，１６の上に絶縁層
として第１の二酸化シリコン層１８が形成される。この
第１の二酸化シリコン層の上に、スピン法を用いて別の
二酸化シリコン層２０が形成される。この層は図面から
分かるように、平坦化効果を持っている。すなわち、第
１の二酸化シリコン層１８の表面において、例えば地点
２２と２４に存在する段差を平坦化している。文献で
は、この別の二酸化シリコン層は“ＳＯＧ層（スピン・
オン・ガラス層）”と呼ばれている。後に明らかになる
理由から、この第２の二酸化シリコン層２０はプラズマ
酸化に曝され、それによってこの層は硬化される。
【０００８】既知の方法を用いて、次に、二酸化シリコ
ン層２０の上にフォトレジストマスク２６が形成され、
そのマスクは窓領域２８中にその下の層のエリアを空け
て残し、そこには金属層１４へのコンタクト接続が形成
されることになっている。
ン層２０の上にフォトレジストマスク２６が形成され、
そのマスクは窓領域２８中にその下の層のエリアを空け
て残し、そこには金属層１４へのコンタクト接続が形成
されることになっている。
【０００９】このコンタクト窓領域２８を通して、エッ
チング液によって２つの二酸化シリコン層１８と２０が
除去される。上述の二酸化シリコン層２０の硬化処理に
よって、この層は二酸化シリコン層１８よりも高いエッ
チング速度を有する。その結果、横方向への二酸化シリ
コン層２０のエッチング除去によって、図２の３０と３
２に見られるように、コンタクト窓領域２８の境界の端
部において平坦化が起こる。フォトレジストマスク２６
を除去した後に、図３に示された構造が得られる。これ
から明らかなように、第２の二酸化シリコン層２０とコ
ンタクト窓領域２８との間に、もはや急峻なエッジを持
つ移行部はない。
チング液によって２つの二酸化シリコン層１８と２０が
除去される。上述の二酸化シリコン層２０の硬化処理に
よって、この層は二酸化シリコン層１８よりも高いエッ
チング速度を有する。その結果、横方向への二酸化シリ
コン層２０のエッチング除去によって、図２の３０と３
２に見られるように、コンタクト窓領域２８の境界の端
部において平坦化が起こる。フォトレジストマスク２６
を除去した後に、図３に示された構造が得られる。これ
から明らかなように、第２の二酸化シリコン層２０とコ
ンタクト窓領域２８との間に、もはや急峻なエッジを持
つ移行部はない。
【００１０】次に工程では第２の二酸化シリコン層２０
が完全に除去される。この除去はスパッタエッチングに
よって行うことができる。スパッタエッチングは純粋に
物理的な等方的加工プロセスであるため、二酸化シリコ
ン層２０と二酸化シリコン層１８とでエッチング速度に
差はない。この結果、二酸化シリコン層２０が既にエッ
チング除去されているエリアで、二酸化シリコン層１８
が同じエッチング速度で除去されるということになる。
このことは二酸化シリコン層２０が完全に消失するまで
続けられる。この結果は図４の構造であって、そこにお
いては、その以前に存在していた二酸化シリコン層２０
の表面断面形状が、スパッタエッチングによってその下
にある二酸化シリコン層１８へ完全に転写されている。
従って、コンタクト窓領域２８の境界の急峻な端部段差
はすべて消失し、残っているのはすべて浅い勾配の立ち
上がり角度を持った移行部であって、それらは図の構造
に対して後に適用されるであろう第２の金属化層によっ
て容易に覆われてしまい、コンタクト窓領域２８の端部
において被覆性の問題はなくなる。
が完全に除去される。この除去はスパッタエッチングに
よって行うことができる。スパッタエッチングは純粋に
物理的な等方的加工プロセスであるため、二酸化シリコ
ン層２０と二酸化シリコン層１８とでエッチング速度に
差はない。この結果、二酸化シリコン層２０が既にエッ
チング除去されているエリアで、二酸化シリコン層１８
が同じエッチング速度で除去されるということになる。
このことは二酸化シリコン層２０が完全に消失するまで
続けられる。この結果は図４の構造であって、そこにお
いては、その以前に存在していた二酸化シリコン層２０
の表面断面形状が、スパッタエッチングによってその下
にある二酸化シリコン層１８へ完全に転写されている。
従って、コンタクト窓領域２８の境界の急峻な端部段差
はすべて消失し、残っているのはすべて浅い勾配の立ち
上がり角度を持った移行部であって、それらは図の構造
に対して後に適用されるであろう第２の金属化層によっ
て容易に覆われてしまい、コンタクト窓領域２８の端部
において被覆性の問題はなくなる。
【００１１】ここに述べた方法を用いることによってコ
ンタクト窓の端部における被覆性の問題が解消できるこ
とを示した。この方法は、集積回路の製造時にどんな場
合にも採用される必要のないような付加的な工程を必要
としない。第２の二酸化シリコン層２０を完全に除去す
るために、スパッタエッチングの時間を少々長くするこ
とだけでよい。しかし、この工程が長引くことは、ここ
に述べた方法を採用する時に達成できる集積回路製造時
の本質的に改善される収率と比較した場合、無視するこ
とができることである。
ンタクト窓の端部における被覆性の問題が解消できるこ
とを示した。この方法は、集積回路の製造時にどんな場
合にも採用される必要のないような付加的な工程を必要
としない。第２の二酸化シリコン層２０を完全に除去す
るために、スパッタエッチングの時間を少々長くするこ
とだけでよい。しかし、この工程が長引くことは、ここ
に述べた方法を採用する時に達成できる集積回路製造時
の本質的に改善される収率と比較した場合、無視するこ
とができることである。
【００１２】以上の説明に関して更に以下の項を開示す
る。 （１）集積回路製造において下側の第１金属層と上側の
第２金属層との間にコンタクト接続を設けるためのコン
タクト窓において、段差被覆性を改善する方法であっ
て： ａ）第１の金属層上に二酸化シリコン層を形成する、
ｂ）前記二酸化シリコン層上にスピン法によって別の二
酸化シリコン層を設ける、ｃ）前記別の二酸化シリコン
層に対してプラズマ酸化を施し、硬化させる、ｄ）前記
別の二酸化シリコン層上に、下側の金属層へのコンタク
ト窓を設けるべき場所である予め定められたエリアに空
いた窓を残すようにフォトレジストマスクを設ける、
ｅ）フォトレジストマスクの露出したエリアにおいて、
前記２つの二酸化シリコン層をエッチング液によって除
去し、下側の金属層を露出させる、ｆ）スパッタエッチ
ングによって前記別の二酸化シリコン層を完全に除去す
る、の工程によって特徴づけられる方法。
る。 （１）集積回路製造において下側の第１金属層と上側の
第２金属層との間にコンタクト接続を設けるためのコン
タクト窓において、段差被覆性を改善する方法であっ
て： ａ）第１の金属層上に二酸化シリコン層を形成する、
ｂ）前記二酸化シリコン層上にスピン法によって別の二
酸化シリコン層を設ける、ｃ）前記別の二酸化シリコン
層に対してプラズマ酸化を施し、硬化させる、ｄ）前記
別の二酸化シリコン層上に、下側の金属層へのコンタク
ト窓を設けるべき場所である予め定められたエリアに空
いた窓を残すようにフォトレジストマスクを設ける、
ｅ）フォトレジストマスクの露出したエリアにおいて、
前記２つの二酸化シリコン層をエッチング液によって除
去し、下側の金属層を露出させる、ｆ）スパッタエッチ
ングによって前記別の二酸化シリコン層を完全に除去す
る、の工程によって特徴づけられる方法。
【００１３】（２）第１項記載の方法であって、前記別
の二酸化シリコン層の厚さが１００ないし３００ｎｍで
あることを特徴とする方法。
の二酸化シリコン層の厚さが１００ないし３００ｎｍで
あることを特徴とする方法。
【００１４】（３）半導体集積回路製造において、下側
の第１金属層と上側の第２金属層との間にコンタクト接
続を設けるためのコンタクト窓において、段差被覆性を
改善することを助ける方法について述べられている。本
方法において、第１の金属層１４，１６上には二酸化シ
リコン層１８が形成され、後者の上にはスピン法によっ
て第２の酸化シリコン層２０が形成される。硬化させる
ために、第２の二酸化シリコン層２０はプラズマ酸化に
曝される。第２の二酸化シリコン層２０の上にはフォト
レジストマスク２６が形成され、それは予め定められた
エリアに空いた窓２８を残し、そこには下側の金属層１
４，１６へのコンタクト接続が設けられることになって
いる。フォトレジストマスク２６で露出されたエリアで
は、前記２つの二酸化シリコン層１８と２０がエッチン
グ溶液によって下側の金属層１４，１６が露出されるま
で除去される。第２の二酸化シリコン層２０は次に、ス
パッタエッチングによって完全に除去される。
の第１金属層と上側の第２金属層との間にコンタクト接
続を設けるためのコンタクト窓において、段差被覆性を
改善することを助ける方法について述べられている。本
方法において、第１の金属層１４，１６上には二酸化シ
リコン層１８が形成され、後者の上にはスピン法によっ
て第２の酸化シリコン層２０が形成される。硬化させる
ために、第２の二酸化シリコン層２０はプラズマ酸化に
曝される。第２の二酸化シリコン層２０の上にはフォト
レジストマスク２６が形成され、それは予め定められた
エリアに空いた窓２８を残し、そこには下側の金属層１
４，１６へのコンタクト接続が設けられることになって
いる。フォトレジストマスク２６で露出されたエリアで
は、前記２つの二酸化シリコン層１８と２０がエッチン
グ溶液によって下側の金属層１４，１６が露出されるま
で除去される。第２の二酸化シリコン層２０は次に、ス
パッタエッチングによって完全に除去される。
【図１】フォトレジストマスクを設けた段階での、コン
タクト窓領域の集積回路の断面図。
タクト窓領域の集積回路の断面図。
【図２】下側の金属層を露出させた段階での図１の断面
図。
図。
【図３】フォトレジストマスクを除去した段階での図１
の断面図。
の断面図。
【図４】別の二酸化シリコン層を除去した段階での図３
の断面図。
の断面図。
１０ 半導体基板 １２ フィールド酸化物層 １４ ＴｉＷ層 １６ アルミニウム層 １８ 第１の二酸化シリコン層 ２０ 第２の二酸化シリコン層 ２２，２４ 段差平坦化箇所 ２６ フォトレジストマスク ２８ コンタクト窓領域 ３０，３２ 平坦化箇所
Claims (1)
- 【請求項１】 集積回路製造において下側の第１金属層
と上側の第２金属層との間にコンタクト接続を設けるた
めのコンタクト窓において、段差被覆性を改善する方法
であって： ａ）第１の金属層上に二酸化シリコン層を形成する； ｂ）前記二酸化シリコン層上にスピン法によって別の二
酸化シリコン層を設ける； ｃ）前記別の二酸化シリコン層に対してプラズマ酸化を
施し、硬化させる； ｄ）前記別の二酸化シリコン層上に、下側の金属層への
コンタクト窓を設けるべき場所である予め定められたエ
リアに空いた窓を残すようにフォトレジストマスクを設
ける； ｅ）前記フォトレジストマスクの露出したエリアにおい
て、前記２つの二酸化シリコン層をエッチング液によっ
て除去し、下側の金属層を露出させる； ｆ）スパッタエッチングによって前記別の二酸化シリコ
ン層を完全に除去する；の工程によって特徴づけられる
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE41403304 | 1991-12-06 | ||
| DE19914140330 DE4140330C1 (ja) | 1991-12-06 | 1991-12-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251574A true JPH05251574A (ja) | 1993-09-28 |
Family
ID=6446481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32702692A Pending JPH05251574A (ja) | 1991-12-06 | 1992-12-07 | コンタクト窓における段差被覆性改善方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0545411A3 (ja) |
| JP (1) | JPH05251574A (ja) |
| DE (1) | DE4140330C1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874782A (en) * | 1995-08-24 | 1999-02-23 | International Business Machines Corporation | Wafer with elevated contact structures |
| EP3383841A4 (en) | 2015-12-01 | 2019-08-07 | The Arizona Board of Regents On Behalf of the University of Arizona | HTERT MODULATORS AND METHOD OF USE |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2554638A1 (de) * | 1975-12-04 | 1977-06-16 | Siemens Ag | Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante |
| JPS5831533A (ja) * | 1981-08-19 | 1983-02-24 | Yamagata Nippon Denki Kk | テ−パ−エツチング方法 |
| JPS62194644A (ja) * | 1986-02-20 | 1987-08-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE3915337A1 (de) * | 1989-05-10 | 1990-11-15 | Siemens Ag | Verfahren zum herstellen einer niederohmigen planen kontaktmetallisierung fuer hochintegrierte halbleiterschaltungen |
| CA1339817C (en) * | 1989-05-31 | 1998-04-14 | Mitel Corporation | Curing and passivation of spin-on-glasses by a plasma process, and product produced thereby |
-
1991
- 1991-12-06 DE DE19914140330 patent/DE4140330C1/de not_active Expired - Fee Related
-
1992
- 1992-12-03 EP EP19920120649 patent/EP0545411A3/en not_active Withdrawn
- 1992-12-07 JP JP32702692A patent/JPH05251574A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE4140330C1 (ja) | 1993-03-18 |
| EP0545411A2 (en) | 1993-06-09 |
| EP0545411A3 (en) | 1993-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661089B2 (ja) | 材料層の平坦化方法 | |
| US4487652A (en) | Slope etch of polyimide | |
| EP0540446B1 (en) | Self-aligned contact studs for semiconductor structures | |
| JPH0821581B2 (ja) | 半導体装置の製造方法 | |
| JPH0845913A (ja) | 狭い横方向寸法の微細構造およびその作製方法 | |
| JPH0645464A (ja) | 半導体コンタクトビア構成体及び方法 | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| JPH03204928A (ja) | コンタクトホール形成方形 | |
| US4705597A (en) | Photoresist tapering process | |
| US5068207A (en) | Method for producing a planar surface in integrated circuit manufacturing | |
| US5001541A (en) | Advanced electromigration resistant interconnect structure and process | |
| JP3229550B2 (ja) | Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法 | |
| JPH05251574A (ja) | コンタクト窓における段差被覆性改善方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JPH1064916A (ja) | 半導体素子の金属配線製造方法 | |
| JPH05218192A (ja) | 半導体素子の製造方法 | |
| JP2002076110A (ja) | トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法 | |
| JPH10229121A (ja) | 半導体装置の製造方法 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JPH09293736A (ja) | 半導体トランジスタの製造方法 | |
| US8912099B2 (en) | Method of manufacturing semiconductor device | |
| JPH06204164A (ja) | 半導体装置の製造方法 | |
| JPS6119148A (ja) | 半導体装置の製造方法 |