JP2002076110A - トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法 - Google Patents
トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法Info
- Publication number
- JP2002076110A JP2002076110A JP2001168642A JP2001168642A JP2002076110A JP 2002076110 A JP2002076110 A JP 2002076110A JP 2001168642 A JP2001168642 A JP 2001168642A JP 2001168642 A JP2001168642 A JP 2001168642A JP 2002076110 A JP2002076110 A JP 2002076110A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- silicon
- semiconductor substrate
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 実質的に平らな表面を有するトレンチ絶縁構
造を製造する。 【解決手段】 トレンチ（４）のボイド（１４）をシリ
コンフィルムで充填し、このシリコンフィルムを堆積さ
せたままで又は酸化させて研磨して、平らな上側表面を
有するトレンチ絶縁構造を作る。
造を製造する。 【解決手段】 トレンチ（４）のボイド（１４）をシリ
コンフィルムで充填し、このシリコンフィルムを堆積さ
せたままで又は酸化させて研磨して、平らな上側表面を
有するトレンチ絶縁構造を作る。
Description
【０００１】
【発明の属する技術分野】本発明は最も一般的には、半
導体デバイス及びその製造に関する。より特に本発明
は、トレンチ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ）絶縁構
造を作る方法に関する。
導体デバイス及びその製造に関する。より特に本発明
は、トレンチ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ）絶縁構
造を作る方法に関する。
【０００２】
【従来の技術】最近の新しい半導体製造処理技術では、
組み合わさって集積回路デバイスを作る多数のコンポー
ネントが、ますます近接して形成されるようになってき
ている。隣接して形成されたデバイスが互いに短絡する
のを防ぐため、及び隣接して形成されたデバイス間での
漏電を防ぐために、トレンチ絶縁（ＳＴＩ）構造が、半
導体製造工業で一般に使用されている。
組み合わさって集積回路デバイスを作る多数のコンポー
ネントが、ますます近接して形成されるようになってき
ている。隣接して形成されたデバイスが互いに短絡する
のを防ぐため、及び隣接して形成されたデバイス間での
漏電を防ぐために、トレンチ絶縁（ＳＴＩ）構造が、半
導体製造工業で一般に使用されている。
【０００３】ＳＴＩ構造を製造するためのプロセスは典
型的に、シリコン基材に溝状の開口を作り、そしてこの
溝状の開口を絶縁材料で満たすことを含む。この絶縁材
料は堆積技術、例えば低圧化学気相堆積（ＬＰＣＶ
Ｄ）、高密度プラズマ（ＨＤＰ）堆積、又は溝状の開口
内に絶縁材料を堆積させる任意の他の方法によって作る
ことができる。堆積した絶縁性材料で開口を満たした後
で、平滑化処理、例えば化学機械研磨（ＣＭＰ）を行っ
て、絶縁性材料の任意の部分を除去することによって表
面を平滑化することができる。ここでこの絶縁材料は、
溝状の開口の上の上側表面上も提供することができる。
型的に、シリコン基材に溝状の開口を作り、そしてこの
溝状の開口を絶縁材料で満たすことを含む。この絶縁材
料は堆積技術、例えば低圧化学気相堆積（ＬＰＣＶ
Ｄ）、高密度プラズマ（ＨＤＰ）堆積、又は溝状の開口
内に絶縁材料を堆積させる任意の他の方法によって作る
ことができる。堆積した絶縁性材料で開口を満たした後
で、平滑化処理、例えば化学機械研磨（ＣＭＰ）を行っ
て、絶縁性材料の任意の部分を除去することによって表
面を平滑化することができる。ここでこの絶縁材料は、
溝状の開口の上の上側表面上も提供することができる。
【０００４】窒化物（窒化ケイ素Ｓｉ３Ｎ４）又は他の
耐酸化物及び適当な硬質フィルムを、トレンチ形成シリ
コンエッチングのための硬質マスクとして、及びＣＭＰ
操作での研磨停止層として典型的に使用する。この様式
では、窒化物又は他の硬質耐酸化性フィルムは、トレン
チ開口の上の上側表面を形成する。硬質フィルムは、Ｓ
ＴＩ構造を平滑化するために使用する研磨操作の間の抵
抗性及び選択性があるので好ましい。そのようなフィル
ムは除去速度が比較的小さく、研磨停止層として言及す
ることができる。
耐酸化物及び適当な硬質フィルムを、トレンチ形成シリ
コンエッチングのための硬質マスクとして、及びＣＭＰ
操作での研磨停止層として典型的に使用する。この様式
では、窒化物又は他の硬質耐酸化性フィルムは、トレン
チ開口の上の上側表面を形成する。硬質フィルムは、Ｓ
ＴＩ構造を平滑化するために使用する研磨操作の間の抵
抗性及び選択性があるので好ましい。そのようなフィル
ムは除去速度が比較的小さく、研磨停止層として言及す
ることができる。
【０００５】
【発明が解決しようとする課題】ＳＴＩ構造の形成の間
に、絶縁材料を研磨し且つＳＴＩ構造を平滑化するため
に使用する研磨操作が、ＳＴＩ構造の上部において「凹
型面形成（ｄｉｓｈｉｎｇ）」もたらすと、問題が発生
する。凹型面形成とは、トレンチ内の絶縁性材料の上部
表面が、窒化ケイ素のような研磨停止層の上側表面より
も下にへこむ現象を説明している。典型的に、ＳＴＩ構
造の上部表面の中央部分は、ＳＴＩ構造の上部表面の周
囲部分よりも下側にへこんでいる。ＳＴＩ構造のこの周
囲縁部分は、典型的にトレンチ開口の側部まで上がって
いて、トレンチ開口の縁部分において研磨停止層の上側
表面と交わっている。従って、絶縁性材料の鋭い上向き
の突端は、これらの周囲縁部分をもたらすことがある。
ＳＴＩ構造の上部表面の中央部分は、ＳＴＩ構造の縁部
分に対して最大で５００Åまでへこんでいることがあ
る。窒素化物研磨停止層をその後除去し、且つＳＴＩ構
造の上部部分全体を均一にへこませた後では、ＳＴＩ構
造の上部に５００Åの高さの差が残っている。
に、絶縁材料を研磨し且つＳＴＩ構造を平滑化するため
に使用する研磨操作が、ＳＴＩ構造の上部において「凹
型面形成（ｄｉｓｈｉｎｇ）」もたらすと、問題が発生
する。凹型面形成とは、トレンチ内の絶縁性材料の上部
表面が、窒化ケイ素のような研磨停止層の上側表面より
も下にへこむ現象を説明している。典型的に、ＳＴＩ構
造の上部表面の中央部分は、ＳＴＩ構造の上部表面の周
囲部分よりも下側にへこんでいる。ＳＴＩ構造のこの周
囲縁部分は、典型的にトレンチ開口の側部まで上がって
いて、トレンチ開口の縁部分において研磨停止層の上側
表面と交わっている。従って、絶縁性材料の鋭い上向き
の突端は、これらの周囲縁部分をもたらすことがある。
ＳＴＩ構造の上部表面の中央部分は、ＳＴＩ構造の縁部
分に対して最大で５００Åまでへこんでいることがあ
る。窒素化物研磨停止層をその後除去し、且つＳＴＩ構
造の上部部分全体を均一にへこませた後では、ＳＴＩ構
造の上部に５００Åの高さの差が残っている。
【０００６】ＳＴＩ構造を完成させた後で、鋭く上向き
の突端がＳＴＩ構造の縁部分に残っていることがあり、
これは半導体基材の上側表面上にまでのびていることも
ある。これらの突起は、最大で５００ÅまでＳＴＩ構造
のバルクの上にのびていることがあり、またかなり大き
い差で周囲の半導体基材上にのびていることがある。ポ
リシリコンフィルムは、半導体ゲートの製造及び半導体
集積回路における他の相互接続の機能のために、一般的
に使用されている。ＳＴＩ構造の周囲に作られた鋭い上
向きの突起上にポリシリコンフィルムが拡がっている場
所では、局所的な電界が作られる。そのような局所的な
電界は、様々な電気的な特性の問題をデバイス全体にも
たらすことがあるので、非常に望ましくない。例えばト
ランジスターゲート中に形成されたそのような電界は、
ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジス
タ）デバイスにおいて、臨界電圧Ｖｔ’を小さくするこ
とがある。凹型面形成によってもたらされたＳＴＩ構造
におけるこれらの鋭い上向きの突起は、デバイスを破壊
することがある電気的な問題、変化した特性的な特徴を
補償するために更なるインプラントを必要とすることが
ある電気的な問題、又はこれらの両方の問題をもたらす
こともある。
の突端がＳＴＩ構造の縁部分に残っていることがあり、
これは半導体基材の上側表面上にまでのびていることも
ある。これらの突起は、最大で５００ÅまでＳＴＩ構造
のバルクの上にのびていることがあり、またかなり大き
い差で周囲の半導体基材上にのびていることがある。ポ
リシリコンフィルムは、半導体ゲートの製造及び半導体
集積回路における他の相互接続の機能のために、一般的
に使用されている。ＳＴＩ構造の周囲に作られた鋭い上
向きの突起上にポリシリコンフィルムが拡がっている場
所では、局所的な電界が作られる。そのような局所的な
電界は、様々な電気的な特性の問題をデバイス全体にも
たらすことがあるので、非常に望ましくない。例えばト
ランジスターゲート中に形成されたそのような電界は、
ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジス
タ）デバイスにおいて、臨界電圧Ｖｔ’を小さくするこ
とがある。凹型面形成によってもたらされたＳＴＩ構造
におけるこれらの鋭い上向きの突起は、デバイスを破壊
することがある電気的な問題、変化した特性的な特徴を
補償するために更なるインプラントを必要とすることが
ある電気的な問題、又はこれらの両方の問題をもたらす
こともある。
【０００７】従って、上向きに延びて局所的な電界をも
たらすことがある鋭い突起を持たない上側表面が平らな
トレンチ絶遠構造を作る方法が必要とされていることが
理解できる。
たらすことがある鋭い突起を持たない上側表面が平らな
トレンチ絶遠構造を作る方法が必要とされていることが
理解できる。
【０００８】
【課題を解決するための手段】これらの及び他の目的を
解決するために、並びにその目的を考慮して、本発明
は、従来技術で知られるトレンチ絶遠構造を形成するた
めの方法の欠点を改良し、且つ優れたトレンチ絶遠構造
を形成する方法を提供する。本発明は、実質的に平らな
上側表面を有する漏電が小さいＳＴＩ構造を製造するた
めに使用する材料、方法及び構造を説明する。本発明
は、凹型面形成によって作られたボイドを充填する方法
を提供する。ボイドはシリコン含有フィルムによって充
填する。このシリコン含有フィルムは、堆積させたまま
で又は酸化させた状態で、研磨停止層として使用するフ
ィルムの研磨特性と同様な研磨特性を有する材料を提供
する。ボイドを充填した後で、続く研磨工程を使用し
て、トレンチ絶縁構造の実質的に平らな上側表面を形成
する。シリコンフィルム又は酸化シリコンフィルムの研
磨速度と研磨停止層の研磨速度との差は、トレンチ開口
内に元々形成されている誘電体材料の研磨速度と研磨停
止層の研磨速度との差よりもかなり小さいので、そのよ
うな平滑化された構造が形成される。平らな上側表面を
有するトレンチ絶縁構造の製造においては、局所化され
た電界の形成がなくなり、従って漏電及び他の特性的な
欠陥が比較的少ないデバイスが得られる。
解決するために、並びにその目的を考慮して、本発明
は、従来技術で知られるトレンチ絶遠構造を形成するた
めの方法の欠点を改良し、且つ優れたトレンチ絶遠構造
を形成する方法を提供する。本発明は、実質的に平らな
上側表面を有する漏電が小さいＳＴＩ構造を製造するた
めに使用する材料、方法及び構造を説明する。本発明
は、凹型面形成によって作られたボイドを充填する方法
を提供する。ボイドはシリコン含有フィルムによって充
填する。このシリコン含有フィルムは、堆積させたまま
で又は酸化させた状態で、研磨停止層として使用するフ
ィルムの研磨特性と同様な研磨特性を有する材料を提供
する。ボイドを充填した後で、続く研磨工程を使用し
て、トレンチ絶縁構造の実質的に平らな上側表面を形成
する。シリコンフィルム又は酸化シリコンフィルムの研
磨速度と研磨停止層の研磨速度との差は、トレンチ開口
内に元々形成されている誘電体材料の研磨速度と研磨停
止層の研磨速度との差よりもかなり小さいので、そのよ
うな平滑化された構造が形成される。平らな上側表面を
有するトレンチ絶縁構造の製造においては、局所化され
た電界の形成がなくなり、従って漏電及び他の特性的な
欠陥が比較的少ないデバイスが得られる。
【０００９】上述の一般的な説明及び以下の詳細な説明
の両方が例示的なものであり、本発明を限定するもので
はないことが理解される。
の両方が例示的なものであり、本発明を限定するもので
はないことが理解される。
【００１０】本発明は、添付の図と関連させて以下の詳
細な説明を読むことによって、最も良好に理解される。
一般的にそうであるように、図面の様々な特徴物は実際
の比率とは異なることを強調する。また、様々な特徴物
の大きさは、明確さのために恣意的に拡大又は縮小して
ある。
細な説明を読むことによって、最も良好に理解される。
一般的にそうであるように、図面の様々な特徴物は実際
の比率とは異なることを強調する。また、様々な特徴物
の大きさは、明確さのために恣意的に拡大又は縮小して
ある。
【００１１】
【発明の実施の形態】本発明は、トレンチ絶遠（ＳＴ
Ｉ）構造の製造の間に起こる凹型面形成に関わる問題を
解決する方法を提供する。より特に本発明は、従来の方
法によってＳＴＩ構造を平滑化するときに凹型面が形成
された後で、凹型面形成によって作られたボイドを充填
し、そして更なる凹型面形成が起きないようにしてＳＴ
Ｉ構造を平滑化する方法を提供する。本発明によって作
られたＳＴＩ構造は、実質的に平らな上側表面を有す
る。通常は窒化ケイ素フィルムである研磨停止層を除去
し、酸化物を攻撃する操作によって、ＳＴＩ構造の上側
表面をへこませる続く処理操作の後で、得られる構造体
に上向きに尖った鋭い突端がないようにする。このよう
な鋭い突端は、ＳＴＩ構造上に作られたポリシリコンの
ような半導体材料中に望ましくない局所的な電界をもた
らすことがある。デバイスの電気的な性質に好ましくな
い影響を与えることがあり、またデバイスの機能を破壊
することもあるそのような局所的な電界がないと、半導
体デバイスの高い収率が達成される。
Ｉ）構造の製造の間に起こる凹型面形成に関わる問題を
解決する方法を提供する。より特に本発明は、従来の方
法によってＳＴＩ構造を平滑化するときに凹型面が形成
された後で、凹型面形成によって作られたボイドを充填
し、そして更なる凹型面形成が起きないようにしてＳＴ
Ｉ構造を平滑化する方法を提供する。本発明によって作
られたＳＴＩ構造は、実質的に平らな上側表面を有す
る。通常は窒化ケイ素フィルムである研磨停止層を除去
し、酸化物を攻撃する操作によって、ＳＴＩ構造の上側
表面をへこませる続く処理操作の後で、得られる構造体
に上向きに尖った鋭い突端がないようにする。このよう
な鋭い突端は、ＳＴＩ構造上に作られたポリシリコンの
ような半導体材料中に望ましくない局所的な電界をもた
らすことがある。デバイスの電気的な性質に好ましくな
い影響を与えることがあり、またデバイスの機能を破壊
することもあるそのような局所的な電界がないと、半導
体デバイスの高い収率が達成される。
【００１２】図１は、本発明の方法による処理を行う前
の、凹型面形成を示すトレンチ絶縁構造の例を示してい
る。図１に示される構造体は、化学機械研磨のような研
磨方法によって作られたＳＴＩ構造に関連する凹型面形
成の問題を示している。凹型面形成は、トレンチを満た
す堆積した誘電体材料が、使用する研磨停止層よりも比
較的速く研磨されることによって起こる。これらの堆積
した誘電体材料は典型的に、任意の様々な化学気相堆積
（ＣＶＤ）技術によって作ることができる。研磨停止層
上から堆積した誘電体材料を完全に除去することを確実
にするためには、十分な研磨を行う必要があり、この研
磨は堆積した誘電体の上側表面を、トレンチ内で研磨停
止フィルムの表面よりも下までへこませる。ここで、示
されている態様の特定の詳細部分は単なる例示であるこ
とを強調する。ＣＭＰ又は他の研磨方法によって作られ
て、凹型面を形成している任意のＳＴＩ構造は、本発明
の方法によって同様に平滑化して、最終的に形成される
ＳＴＩ構造の、鋭い端部を含む上部表面の不規則性を減
少させることができる。
の、凹型面形成を示すトレンチ絶縁構造の例を示してい
る。図１に示される構造体は、化学機械研磨のような研
磨方法によって作られたＳＴＩ構造に関連する凹型面形
成の問題を示している。凹型面形成は、トレンチを満た
す堆積した誘電体材料が、使用する研磨停止層よりも比
較的速く研磨されることによって起こる。これらの堆積
した誘電体材料は典型的に、任意の様々な化学気相堆積
（ＣＶＤ）技術によって作ることができる。研磨停止層
上から堆積した誘電体材料を完全に除去することを確実
にするためには、十分な研磨を行う必要があり、この研
磨は堆積した誘電体の上側表面を、トレンチ内で研磨停
止フィルムの表面よりも下までへこませる。ここで、示
されている態様の特定の詳細部分は単なる例示であるこ
とを強調する。ＣＭＰ又は他の研磨方法によって作られ
て、凹型面を形成している任意のＳＴＩ構造は、本発明
の方法によって同様に平滑化して、最終的に形成される
ＳＴＩ構造の、鋭い端部を含む上部表面の不規則性を減
少させることができる。
【００１３】図１に示す例示の態様では、トレンチ絶縁
構造２５がトレンチ開口４内に作られており、このトレ
ンチ開口４は、上部表面１０から、研磨停止層８及びパ
ッド酸化物フィルム１２を通って、半導体基材２内にま
で延びている。１つの例示の態様では、トレンチ開口４
は、研磨停止層８及びパッド酸化物層１２を連続的にエ
ッチングしてこれらのフィルムを除去し、基材２内にま
で達するトレンチ開口４を連続的にエッチングするエッ
チング操作によって作ることができる。従来のエッチン
グ方法を使用することができる。１つの例示の態様で
は、半導体基材２は、半導体製造産業において通常使用
されるようなシリコンウェハーでよい。１つの例示の態
様においては、パッド酸化物フィルム１２は、厚さが５
０〜２００Åの熱的に成長させた二酸化ケイ素又は「酸
化物」のフィルムでよいが、様々な厚さの他のパッド酸
化物フィルムを使用することもできる。
構造２５がトレンチ開口４内に作られており、このトレ
ンチ開口４は、上部表面１０から、研磨停止層８及びパ
ッド酸化物フィルム１２を通って、半導体基材２内にま
で延びている。１つの例示の態様では、トレンチ開口４
は、研磨停止層８及びパッド酸化物層１２を連続的にエ
ッチングしてこれらのフィルムを除去し、基材２内にま
で達するトレンチ開口４を連続的にエッチングするエッ
チング操作によって作ることができる。従来のエッチン
グ方法を使用することができる。１つの例示の態様で
は、半導体基材２は、半導体製造産業において通常使用
されるようなシリコンウェハーでよい。１つの例示の態
様においては、パッド酸化物フィルム１２は、厚さが５
０〜２００Åの熱的に成長させた二酸化ケイ素又は「酸
化物」のフィルムでよいが、様々な厚さの他のパッド酸
化物フィルムを使用することもできる。
【００１４】研磨停止層又は上側層８は、好ましい態様
では窒化ケイ素フィルムであるが、比較的硬質で研磨に
対して抵抗性のある他の耐酸化性フィルムを、他の態様
で使用することができる。上側層８のためには、使用す
る研磨条件において、研磨速度が小さいもの又は研磨抵
抗性が大きいものが選択される。以下では上側層８は窒
化ケイ素又は単に窒化物のフィルム８として言及する
が、上側層８は他の様々な態様において窒化ケイ素以外
のフィルムであってよい。窒化物フィルム８の厚さは、
１，０００〜２，５００Åであってよい。１つの例示の
態様では、パッド酸化物フィルム１２及び窒化物フィル
ム８の合計の厚さは、１，６００〜２，０００Åであっ
てよい。１つの例示の態様では、トレンチ開口４のトレ
ンチ深さ２０は、３，５００〜６，５００Å程度であっ
てよい。
では窒化ケイ素フィルムであるが、比較的硬質で研磨に
対して抵抗性のある他の耐酸化性フィルムを、他の態様
で使用することができる。上側層８のためには、使用す
る研磨条件において、研磨速度が小さいもの又は研磨抵
抗性が大きいものが選択される。以下では上側層８は窒
化ケイ素又は単に窒化物のフィルム８として言及する
が、上側層８は他の様々な態様において窒化ケイ素以外
のフィルムであってよい。窒化物フィルム８の厚さは、
１，０００〜２，５００Åであってよい。１つの例示の
態様では、パッド酸化物フィルム１２及び窒化物フィル
ム８の合計の厚さは、１，６００〜２，０００Åであっ
てよい。１つの例示の態様では、トレンチ開口４のトレ
ンチ深さ２０は、３，５００〜６，５００Å程度であっ
てよい。
【００１５】トレンチ開口４は、上述のようにしてエッ
チングで作られ、またＳＴＩ構造２５の形成の前に作ら
れる。トレンチ開口４は、様々な例示の態様において
２，５００〜３，５００Åまでの深さ２２で、半導体基
材２内にまでのびている。トレンチ開口４のトレンチ幅
２４は、０．１μｍ又はそれよりも大きくてよく、好ま
しくは０．１〜０．５μｍでよい。好ましい態様におい
ては、トレンチ深さ２０及びトレンチ幅２４は、アスペ
クト比、すなわちトレンチ深さ２０：トレンチ幅２４が
６．０を超えないように選択される。
チングで作られ、またＳＴＩ構造２５の形成の前に作ら
れる。トレンチ開口４は、様々な例示の態様において
２，５００〜３，５００Åまでの深さ２２で、半導体基
材２内にまでのびている。トレンチ開口４のトレンチ幅
２４は、０．１μｍ又はそれよりも大きくてよく、好ま
しくは０．１〜０．５μｍでよい。好ましい態様におい
ては、トレンチ深さ２０及びトレンチ幅２４は、アスペ
クト比、すなわちトレンチ深さ２０：トレンチ幅２４が
６．０を超えないように選択される。
【００１６】ＳＴＩ構造２５は、窒化物フィルム８の上
部表面１０上に誘電体材料６のフィルムを堆積させ、ま
たトレンチ開口４内に誘電体材料のフィルム６を堆積及
び充填することによって形成される。誘電体材料６のフ
ィルムは一般に、任意の様々なＣＶＤ技術によって作ら
れた酸化物フィルムである。図示していない例示の態様
では、誘電体材料６の形成の前に、厚さが１００Å〜３
００Åの熱的に成長させた酸化物のフィルムを、トレン
チ開口４の内側表面で追加的に成長させて、エッチング
欠陥を修復し、続く清浄化処理によってもたらされるこ
とがある欠陥を防ぐことができる。
部表面１０上に誘電体材料６のフィルムを堆積させ、ま
たトレンチ開口４内に誘電体材料のフィルム６を堆積及
び充填することによって形成される。誘電体材料６のフ
ィルムは一般に、任意の様々なＣＶＤ技術によって作ら
れた酸化物フィルムである。図示していない例示の態様
では、誘電体材料６の形成の前に、厚さが１００Å〜３
００Åの熱的に成長させた酸化物のフィルムを、トレン
チ開口４の内側表面で追加的に成長させて、エッチング
欠陥を修復し、続く清浄化処理によってもたらされるこ
とがある欠陥を防ぐことができる。
【００１７】ＣＭＰ又は他の研磨技術は、窒化物フィル
ム８の上部表面１０によって作られている平面の上の、
誘電体材料６の一部を除去するために使用される。上部
表面１０上から誘電体材料６を完全に除去することを確
実にするために、窒化物フィルム８のわずかにへこんで
いる上部表面１０を含むことがある部分のために、研磨
技術を使用する。窒化物フィルム８は、比較的硬質であ
り、それによって研磨で除去されにくいので選択され
る。トレンチを満たしている誘電体材料６は、窒化物フ
ィルム８と比べると研磨速度が比較的大きい。高密度プ
ラズマＣＶＤ以外の手段によって誘電体材料６が作られ
ると、この差は比較的大きくなる。従って、ＣＭＰ又は
他の研磨技術を使用して、上部表面１０上から誘電体材
料６の部分を除去することによって構造体を平滑化する
と、凹型面が形成されている。
ム８の上部表面１０によって作られている平面の上の、
誘電体材料６の一部を除去するために使用される。上部
表面１０上から誘電体材料６を完全に除去することを確
実にするために、窒化物フィルム８のわずかにへこんで
いる上部表面１０を含むことがある部分のために、研磨
技術を使用する。窒化物フィルム８は、比較的硬質であ
り、それによって研磨で除去されにくいので選択され
る。トレンチを満たしている誘電体材料６は、窒化物フ
ィルム８と比べると研磨速度が比較的大きい。高密度プ
ラズマＣＶＤ以外の手段によって誘電体材料６が作られ
ると、この差は比較的大きくなる。従って、ＣＭＰ又は
他の研磨技術を使用して、上部表面１０上から誘電体材
料６の部分を除去することによって構造体を平滑化する
と、凹型面が形成されている。
【００１８】凹型面は、ＳＴＩ構造体のへこみ部分とし
て説明することができ、これはトレンチ内に作られる。
上部表面１８は、窒化物フィルム８の上部表面１０に対
してへこんでいる。このへこみ領域に作られたボイド
は、ボイド領域１４として示されている。ＳＴＩ構造２
５の上部表面１８は、ＳＴＩ構造２５の周縁部１５でよ
りも、ＳＴＩ構造２５の中央に向かって位置１７で最も
低くなっている。従ってＳＴＩ構造２５は高くなってい
る周縁部を有する。従って、ボイド領域１４は、ＳＴＩ
構造のトレンチ４内に作られており、窒化物フィルム８
の上部表面１０の平面よりも下に存在するトレンチ４の
満たされていない領域を示している。ボイド領域１４の
最大深さ１６は、５００Å又はそれよりも深いことがあ
る。鋭い上向きの突端は、トレンチ４内のＳＴＩ構造２
５の縁１５に存在する。本発明は、続く平滑化工程にお
ける凹型面形成を避ける様式で、このボイド領域を充填
し、そしてこのボイド領域を平滑化することを意図して
いる。ここでは、ＳＴＩ構造の縁に示されている鋭い上
向きの突端は例示的なものであり、凹型面形成による表
面の不規則形状を限定するものではないことを理解すべ
きである。
て説明することができ、これはトレンチ内に作られる。
上部表面１８は、窒化物フィルム８の上部表面１０に対
してへこんでいる。このへこみ領域に作られたボイド
は、ボイド領域１４として示されている。ＳＴＩ構造２
５の上部表面１８は、ＳＴＩ構造２５の周縁部１５でよ
りも、ＳＴＩ構造２５の中央に向かって位置１７で最も
低くなっている。従ってＳＴＩ構造２５は高くなってい
る周縁部を有する。従って、ボイド領域１４は、ＳＴＩ
構造のトレンチ４内に作られており、窒化物フィルム８
の上部表面１０の平面よりも下に存在するトレンチ４の
満たされていない領域を示している。ボイド領域１４の
最大深さ１６は、５００Å又はそれよりも深いことがあ
る。鋭い上向きの突端は、トレンチ４内のＳＴＩ構造２
５の縁１５に存在する。本発明は、続く平滑化工程にお
ける凹型面形成を避ける様式で、このボイド領域を充填
し、そしてこのボイド領域を平滑化することを意図して
いる。ここでは、ＳＴＩ構造の縁に示されている鋭い上
向きの突端は例示的なものであり、凹型面形成による表
面の不規則形状を限定するものではないことを理解すべ
きである。
【００１９】図２は、上部表面１０上に作られ、先に説
明したトレンチ開口４のボイド領域１４を満たしている
シリコンフィルム２６を示している。シリコンフィルム
２６は、ポリシリコン又はアモルファスシリコンのフィ
ルムでよく、従来の方法によって作ることができる。シ
リコンフィルム２６は、ドープされたフィルム又はドー
プされていないフィルムでよい。シリコンフィルム２６
は、先に説明したボイド領域１４を満たすキャップ部分
３０を含む。シリコンフィルム２６の厚さは、５００〜
２，５００Åでよいが、シリコンフィルム２６が図１に
示すボイド領域１４を満たす限り、他の様々な厚さを使
用することができる。
明したトレンチ開口４のボイド領域１４を満たしている
シリコンフィルム２６を示している。シリコンフィルム
２６は、ポリシリコン又はアモルファスシリコンのフィ
ルムでよく、従来の方法によって作ることができる。シ
リコンフィルム２６は、ドープされたフィルム又はドー
プされていないフィルムでよい。シリコンフィルム２６
は、先に説明したボイド領域１４を満たすキャップ部分
３０を含む。シリコンフィルム２６の厚さは、５００〜
２，５００Åでよいが、シリコンフィルム２６が図１に
示すボイド領域１４を満たす限り、他の様々な厚さを使
用することができる。
【００２０】図３の（Ａ）は、本発明の第１の態様によ
る一連の処理工程を示す。シリコンフィルム２６（元々
のものが図２に示されている）を、ＣＭＰ又は他の手段
によって窒化物フィルム８の上部表面上から除去する。
キャップ部分３０は、トレンチ開口４内に残っており、
先に説明したボイド領域１４を満たしている。シリコン
フィルム２６（元々のものが図２に示されている）の研
磨速度は、窒化物フィルム８の研磨速度と同様である。
シリコンフィルム２６の研磨速度と誘電体材料６の研磨
速度とでは、シリコンフィルム２６研磨速度のほうが窒
化物フィルム８の研磨速度に近い。従って、この研磨工
程の間の凹型面形成が防止される。研磨されたＳＴＩ構
造２５は、窒化物フィルム８の上部表面１０と実質的に
共面の実質的に平らな上部表面３１を有する。
る一連の処理工程を示す。シリコンフィルム２６（元々
のものが図２に示されている）を、ＣＭＰ又は他の手段
によって窒化物フィルム８の上部表面上から除去する。
キャップ部分３０は、トレンチ開口４内に残っており、
先に説明したボイド領域１４を満たしている。シリコン
フィルム２６（元々のものが図２に示されている）の研
磨速度は、窒化物フィルム８の研磨速度と同様である。
シリコンフィルム２６の研磨速度と誘電体材料６の研磨
速度とでは、シリコンフィルム２６研磨速度のほうが窒
化物フィルム８の研磨速度に近い。従って、この研磨工
程の間の凹型面形成が防止される。研磨されたＳＴＩ構
造２５は、窒化物フィルム８の上部表面１０と実質的に
共面の実質的に平らな上部表面３１を有する。
【００２１】図４は、熱酸化工程を行って図３の（Ａ）
のシリコンフィルム２６のキャップ部分３０を酸化させ
た後の、図３の（Ａ）のＳＴＩ構造を示している。ここ
で行う酸化処理は、急速熱焼きなまし（ＲＴＡ）又は炉
酸化（ｆｕｒｎａｃｅ ｏｘｉｄａｔｉｏｎ）処理でよ
い。酸化温度は、行う態様によって５５０℃〜１，１０
０℃の範囲でよい。酸化時間は、ＲＴＡ酸化では３０秒
〜５分間でよく、炉熱酸化処理では３０分〜２時間でよ
い。酸化処理の間に、図３の（Ａ）に示されるキャップ
部分３０が、二酸化ケイ素又は酸化物のキャップ１３０
になる。ＳＴＩ構造２５がトレンチ開口４を完全に満た
し、且つ誘電体材料６及び酸化物キャップ１３０を有す
ることが理解される。ＳＴＩ構造２５は、実質的に平ら
な上部平面３１を有し、この上部平面３１は、窒化物フ
ィルム８の上部表面１０と実質的に共面である。
のシリコンフィルム２６のキャップ部分３０を酸化させ
た後の、図３の（Ａ）のＳＴＩ構造を示している。ここ
で行う酸化処理は、急速熱焼きなまし（ＲＴＡ）又は炉
酸化（ｆｕｒｎａｃｅ ｏｘｉｄａｔｉｏｎ）処理でよ
い。酸化温度は、行う態様によって５５０℃〜１，１０
０℃の範囲でよい。酸化時間は、ＲＴＡ酸化では３０秒
〜５分間でよく、炉熱酸化処理では３０分〜２時間でよ
い。酸化処理の間に、図３の（Ａ）に示されるキャップ
部分３０が、二酸化ケイ素又は酸化物のキャップ１３０
になる。ＳＴＩ構造２５がトレンチ開口４を完全に満た
し、且つ誘電体材料６及び酸化物キャップ１３０を有す
ることが理解される。ＳＴＩ構造２５は、実質的に平ら
な上部平面３１を有し、この上部平面３１は、窒化物フ
ィルム８の上部表面１０と実質的に共面である。
【００２２】本発明の第２の態様によれば、図３の
（Ｂ）は図２の構造体に行われる処理を示している。こ
の第２の態様では、図２に示される構造体を、図４と関
連して説明される酸化技術によって酸化する。この酸化
処理は、図２に示されるシリコンフィルム２６を、図３
Ｂに示されるような酸化物フィルム１２６にする。酸化
物フィルム１２６はキャップ部分１３０を有する。この
キャップ部分１３０は、図１において示されるように元
々はボイド領域１４があったトレンチ開口４の上側部分
を占めている。シリコンフィルムを熱的に酸化させるこ
とによって作った酸化物フィルム１２６の研磨特性と化
学気相堆積によって作った誘電体材料６の研磨特性と比
べると、酸化物フィルム１２６の研磨特性のほうが窒化
物フィルム８の研磨特性により近い。酸化物フィルム１
２６の研磨速度は、窒化物フィルム８の研磨特性に近
い。従って、図３Ｂに示される構造体をＣＭＰ又は他の
技術によって研磨する場合、図４に示す平滑化された構
造がもたらされる。図４に示す構造は上述のようなもの
であり、この第２の態様によって作った場合にも、キャ
ップ部分１３０及び実質的に平らな上部表面３１を有す
る。ここでこの実質的に平らな上部表面３１は、窒化物
フィルム８の上部表面１０と実質的に共面である。
（Ｂ）は図２の構造体に行われる処理を示している。こ
の第２の態様では、図２に示される構造体を、図４と関
連して説明される酸化技術によって酸化する。この酸化
処理は、図２に示されるシリコンフィルム２６を、図３
Ｂに示されるような酸化物フィルム１２６にする。酸化
物フィルム１２６はキャップ部分１３０を有する。この
キャップ部分１３０は、図１において示されるように元
々はボイド領域１４があったトレンチ開口４の上側部分
を占めている。シリコンフィルムを熱的に酸化させるこ
とによって作った酸化物フィルム１２６の研磨特性と化
学気相堆積によって作った誘電体材料６の研磨特性と比
べると、酸化物フィルム１２６の研磨特性のほうが窒化
物フィルム８の研磨特性により近い。酸化物フィルム１
２６の研磨速度は、窒化物フィルム８の研磨特性に近
い。従って、図３Ｂに示される構造体をＣＭＰ又は他の
技術によって研磨する場合、図４に示す平滑化された構
造がもたらされる。図４に示す構造は上述のようなもの
であり、この第２の態様によって作った場合にも、キャ
ップ部分１３０及び実質的に平らな上部表面３１を有す
る。ここでこの実質的に平らな上部表面３１は、窒化物
フィルム８の上部表面１０と実質的に共面である。
【００２３】本発明の１つの面及び利点は、図４に示す
ＳＴＩ構造２５が、実質的に平らな上側表面３１を有す
ることである。ここでは、凹型面の形成が避けられてい
る。従来の手段を用いて続く処理操作を行って、窒化物
フィルム８及びその下のパッド酸化物フィルム１２を除
去すると、ＳＴＩ構造２５の上側表面３１が除去操作の
間にへこむが、実質的に平らなままである。図５は、様
々な従来の処理を行って図４に示される窒化物フィルム
８及びパッド酸化物フィルム１２を除去した後の、ＳＴ
Ｉ構造２５を示している。この態様では、窒化物フィル
ム８は、約１６０°を超える温度の高温リン酸中でエッ
チングすることによって除去することができ、パッド酸
化物フィルム１２は、フッ化水素酸を使用してその後除
去することができる。窒化物フィルム８を除去する前
に、通常の方法に従って、従来のガラス質除去処理を随
意に行って、窒化物フィルム８上のわずかな酸化物を除
去することができる。
ＳＴＩ構造２５が、実質的に平らな上側表面３１を有す
ることである。ここでは、凹型面の形成が避けられてい
る。従来の手段を用いて続く処理操作を行って、窒化物
フィルム８及びその下のパッド酸化物フィルム１２を除
去すると、ＳＴＩ構造２５の上側表面３１が除去操作の
間にへこむが、実質的に平らなままである。図５は、様
々な従来の処理を行って図４に示される窒化物フィルム
８及びパッド酸化物フィルム１２を除去した後の、ＳＴ
Ｉ構造２５を示している。この態様では、窒化物フィル
ム８は、約１６０°を超える温度の高温リン酸中でエッ
チングすることによって除去することができ、パッド酸
化物フィルム１２は、フッ化水素酸を使用してその後除
去することができる。窒化物フィルム８を除去する前
に、通常の方法に従って、従来のガラス質除去処理を随
意に行って、窒化物フィルム８上のわずかな酸化物を除
去することができる。
【００２４】ＳＴＩ構造２５は、上側表面３３を有する
ことが理解される。ここでこの上側表面３３は、フィル
ム８及び１２の元々の厚さと、これらのフィルムを除去
するのに使用する技術とに依存して、５０〜５００Å程
度の大きさ３５で、基材２の上部表面上３に出ているこ
とがある。他の態様では、大きさ３５は０を含む他の値
でもよい。ＳＴＩ構造２５の上側端３７は一般に、フィ
ルム８及び１２の除去に使用した処理操作の結果として
直角又はまるくなっていることがある。ここでは、上側
端部３７が鋭い上向きの突端を有さず、且つ上側表面３
３の周囲が、上側表面３３の中央部分に対して高くなっ
ていないことが分かる。上側表面３３は、実質的に平ら
である。本発明の利点は、図５に示すＳＴＩ構造上にフ
ィルムを堆積させたときに、その後作られるポリシリコ
ン又は他の半導体のフィルムが局所的な電界効果をもた
らす傾向がないことである。
ことが理解される。ここでこの上側表面３３は、フィル
ム８及び１２の元々の厚さと、これらのフィルムを除去
するのに使用する技術とに依存して、５０〜５００Å程
度の大きさ３５で、基材２の上部表面上３に出ているこ
とがある。他の態様では、大きさ３５は０を含む他の値
でもよい。ＳＴＩ構造２５の上側端３７は一般に、フィ
ルム８及び１２の除去に使用した処理操作の結果として
直角又はまるくなっていることがある。ここでは、上側
端部３７が鋭い上向きの突端を有さず、且つ上側表面３
３の周囲が、上側表面３３の中央部分に対して高くなっ
ていないことが分かる。上側表面３３は、実質的に平ら
である。本発明の利点は、図５に示すＳＴＩ構造上にフ
ィルムを堆積させたときに、その後作られるポリシリコ
ン又は他の半導体のフィルムが局所的な電界効果をもた
らす傾向がないことである。
【００２５】図６は、比較のためだけのものである。こ
の図６は、従来技術の方法によって作られて、ＳＴＩ構
造２５の端部において鋭い上向きの突端３９を有するＳ
ＴＩ構造２５を示している。本発明によるものではない
図６の従来技術のＳＴＩ構造上に、ポリシリコン又は半
導体のフィルムをその後作ると、望ましくない局所的な
電界が、上側端部の突起３９上の他のポリシリコン又は
半導体のフィルム（図示せず）の部分において発生す
る。
の図６は、従来技術の方法によって作られて、ＳＴＩ構
造２５の端部において鋭い上向きの突端３９を有するＳ
ＴＩ構造２５を示している。本発明によるものではない
図６の従来技術のＳＴＩ構造上に、ポリシリコン又は半
導体のフィルムをその後作ると、望ましくない局所的な
電界が、上側端部の突起３９上の他のポリシリコン又は
半導体のフィルム（図示せず）の部分において発生す
る。
【００２６】ここで、本発明は、トレンチ開口内に堆積
した誘電体フィルムの平滑化のための従来の研磨技術を
使用してトレンチ絶遠構造を作るときに発生する凹型面
形成効果を克服する方法の提供を意図していることを強
調する。本発明の方法は、トレンチ内に形成された誘電
体材料を有し、且つトレンチが形成された表面の下側に
へこんでいる上側表面を有する様々な他のＳＴＩ又は他
の構造に適用することができる。
した誘電体フィルムの平滑化のための従来の研磨技術を
使用してトレンチ絶遠構造を作るときに発生する凹型面
形成効果を克服する方法の提供を意図していることを強
調する。本発明の方法は、トレンチ内に形成された誘電
体材料を有し、且つトレンチが形成された表面の下側に
へこんでいる上側表面を有する様々な他のＳＴＩ又は他
の構造に適用することができる。
【００２７】ここまでの記載は単に本発明の原理を説明
してきたに過ぎない。従って、当業者はここで示されて
いない様々な変更を行うことができ、本発明の原理を具
体化することができるが、これらは本発明の範囲及び本
質に含まれるものである。例えば、研磨技術によってト
レンチ開口内に任意の様々な他のデバイスを形成する場
合に、本発明の方法を使用して、凹型面の形成に関する
問題を解消することができる。また、凹型面形成は、示
された鋭い端部以外に、ＳＴＩ構造に不規則な表面をも
たらすことがある。
してきたに過ぎない。従って、当業者はここで示されて
いない様々な変更を行うことができ、本発明の原理を具
体化することができるが、これらは本発明の範囲及び本
質に含まれるものである。例えば、研磨技術によってト
レンチ開口内に任意の様々な他のデバイスを形成する場
合に、本発明の方法を使用して、凹型面の形成に関する
問題を解消することができる。また、凹型面形成は、示
された鋭い端部以外に、ＳＴＩ構造に不規則な表面をも
たらすことがある。
【００２８】ここで示された全ての例及び状態は、主に
説明のためのものであり、読者が本発明の原理及び本発
明が与える利益の概念を理解することを助けるものであ
り、またそのような特に示された例及び条件への限定な
しで理解されるべきである。更に、ここで挙げられてい
る本発明の原理、面及び態様への全ての言及は、構造的
及び機能的に等価なものも包含することを意図してい
る。更に、そのような等価物は、現在知られているもの
及び将来において開発されるものを包含すること、すな
わち構造に関わらず同じ機能を行う全ての開発された要
素包含することを意図している。従って本発明の範囲
は、ここで示されて説明された例示に限定されない。ま
た、本発明の範囲及び本質は、特許請求の範囲で示され
ている。
説明のためのものであり、読者が本発明の原理及び本発
明が与える利益の概念を理解することを助けるものであ
り、またそのような特に示された例及び条件への限定な
しで理解されるべきである。更に、ここで挙げられてい
る本発明の原理、面及び態様への全ての言及は、構造的
及び機能的に等価なものも包含することを意図してい
る。更に、そのような等価物は、現在知られているもの
及び将来において開発されるものを包含すること、すな
わち構造に関わらず同じ機能を行う全ての開発された要
素包含することを意図している。従って本発明の範囲
は、ここで示されて説明された例示に限定されない。ま
た、本発明の範囲及び本質は、特許請求の範囲で示され
ている。
【図１】図１は、研磨されたＳＴＩ構造に作られた凹型
面の断面を示している。
面の断面を示している。
【図２】図２は、更なるシリコン含有フィルムを加えた
後の、図１の構造体の断面を示している。
後の、図１の構造体の断面を示している。
【図３】図３は、（Ａ）本発明の第１の態様に従って研
磨して平滑化した後、及び（Ｂ）本発明の第２の態様に
従ってシリコン含有フィルムを酸化した後の、図２の構
造体の断面を示している。
磨して平滑化した後、及び（Ｂ）本発明の第２の態様に
従ってシリコン含有フィルムを酸化した後の、図２の構
造体の断面を示している。
【図４】図４は、第１及び第２の態様のそれぞれによっ
て作った実質的に平らなＳＴＩ構造の断面を示してい
る。
て作った実質的に平らなＳＴＩ構造の断面を示してい
る。
【図５】図５は、へこませた後の、図４のＳＴＩ構造の
断面を示している。
断面を示している。
【図６】図６は、比較のための従来技術によるＳＴＩ構
造の断面図であり、これは基材表面上の望ましくない鋭
い縁の突端を有する。
造の断面図であり、これは基材表面上の望ましくない鋭
い縁の突端を有する。
２…半導体基材 ４…トレンチ開口 ６…誘電体材料 ８…研磨停止層 １２…酸化物フィルム １４…ボイド領域 １５…縁 ２６…シリコンフィルム ３０…キャップ部分 ３１…上部表面 ３９…突端
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンキネード ベラガ アメリカ合衆国，フロリダ 32836，オー ランド，サウス フルトン コート 10139 (72)発明者 アラン クマー ナンダ アメリカ合衆国，フロリダ 32836，オー ランド，グリッター コート 8055 Ｆターム(参考） 5F032 AA35 AA44 AA47 AA70 AA75 DA02 DA33 DA53
Claims (20)
- 【請求項１】 （ａ）第１の材料でできた上側表面及び
この上側表面から下向きに延びる開口を有する基材を提
供すること、ここで前記開口は、部分的に誘電体材料で
満たされており、且つ前記上側表面によって作られる上
側平面の下のボイド領域を有する、 （ｂ）前記上側表面上にシリコンフィルムを堆積させ、
前記ボイド領域を充填すること、 （ｃ）前記シリコンフィルムを熱的に酸化させ、それに
よって前記シリコンフィルムを二酸化ケイ素フィルムに
すること、及び （ｄ）前記二酸化ケイ素フィルムの一部を前記上側平面
上から除去すること、を含む、絶縁トレンチ構造を形成
する方法。 - 【請求項２】 前記工程（ｄ）が、前記ボイド領域内に
残りこのボイド領域を満たす前記二酸化ケイ素フィルム
のキャップ部分を作ることを含み、前記キャップ部分
が、前記上側表面と実質的に共面の上部表面を有する、
請求項１に記載の方法。 - 【請求項３】 前記第１の材料が窒化ケイ素を含む、請
求項１に記載の方法。 - 【請求項４】 前記工程（ｂ）が、多結晶シリコンフィ
ルム及びアモルファスシリコンフィルムのうちの一方を
堆積させることを含む、請求項１に記載の方法。 - 【請求項５】 前記工程（ｄ）が化学機械研磨を含む、
請求項１に記載の方法。 - 【請求項６】 前記工程（ｃ）が、５５０℃〜１，１０
０℃の温度での急速熱焼きなまし及び炉酸化の一方を含
む、請求項１に記載の方法。 - 【請求項７】 前記誘電体材料が化学気相堆積によって
作られている、請求項１に記載の方法。 - 【請求項８】 前記工程（ａ）が、前記第１の材料が堆
積している半導体基材を提供することを含み、前記開口
が、前記第１の材料を通って、２，５００Å〜３，５０
０Åの深さで前記半導体基材内にまで延びている、請求
項１に記載の方法。 - 【請求項９】 前記工程（ａ）が、 （１）第１の材料をその上に有する半導体基材を提供す
ること、 （２）前記第１の材料を通って前記半導体基材内にまで
延びる前記開口をエッチングすること、 （３）前記上側表面上に前記誘電体材料のフィルムを堆
積させ、前記開口を充填すること、及び （４）前記上側表面上から前記誘電体材料のフィルムの
一部を除去し、前記開口内において前記上側平面の下に
前記誘電体の上側面がへこんでいるようにし、それによ
って前記ボイド領域を作ること、を含む、請求項１に記
載の方法。 - 【請求項１０】 前記第１の材料が窒化ケイ素を含み、
この第１の材料を前記半導体基材上に作られた更なる二
酸化ケイ素フィルム上に提供し、且つ前記工程（２）
が、前記更なる二酸化ケイ素フィルムを通して前記開口
をエッチングすることを含む、請求項９に記載の方法。 - 【請求項１１】 前記工程（４）が化学機械研磨を含
む、請求項９に記載の方法。 - 【請求項１２】 （ｅ）前記第１の材料を除去するこ
と、を更に含む、請求項１に記載の方法。 - 【請求項１３】 （ａ）第１の材料でできた上側表面及
び前記上側表面から下向きに延びる開口を有する基材を
提供すること、ここで前記開口は部分的に誘電体材料で
満たされており、且つ前記上側表面によって作られる上
側平面の下のボイド領域を有する、 （ｂ）シリコンフィルムを前記上側表面上に堆積させ、
且つ前記ボイド領域を充填すること、 （ｃ）前記上側平面上から前記シリコンフィルムの第１
の部分を除去すること、及び （ｄ）前記ボイド領域内に堆積している前記シリコンフ
ィルムの第２の部分を酸化させ、それによって前記シリ
コンフィルムの第２の部分を二酸化ケイ素材料にするこ
と、を含む、トレンチ絶縁構造を形成する方法。 - 【請求項１４】 前記工程（ｃ）が、前記ボイド領域内
に残ってこのボイド領域を満たしている前記シリコンフ
ィルムの第２の部分を作ることを含み、前記第２の部分
が、前記上側表面と実質的に共面の上部表面を有する、
請求項１３に記載の方法。 - 【請求項１５】 前記第１の材料が窒化ケイ素を含む、
請求項１３に記載の方法。 - 【請求項１６】 前記工程（ｃ）が化学機械研磨を含
む、請求項１３に記載の方法。 - 【請求項１７】 前記工程（ａ）が、前記第１の材料を
その上に有する半導体基材を提供することを含み、前記
開口が、前記第１の材料を通って、２，５００Å〜３，
５００Åの深さで前記半導体基材内にまで延びている、
請求項１３に記載の方法。 - 【請求項１８】 前記工程（ａ）が、 （１）前記第１の材料をその上に有する半導体基材を提
供すること、 （２）前記第１の材料を通って前記半導体基材内にまで
下向きに延びる前記開口をエッチングすること、 （３）前記上側表面上に前記誘電体材料のフィルムを堆
積させ、前記開口を充填すること、及び （４）前記上側表面上から前記誘電体材料のフィルムの
一部を除去し、前記開口内において前記上側平面の下に
前記誘電体材料の上側面がへこんでいるようにし、それ
によって前記ボイド領域を作ること、を含む、請求項１
３に記載の方法。 - 【請求項１９】 前記工程（ｃ）が、５５０℃〜１，１
００℃の温度での迅速な熱焼きなまし及び炉酸化の一方
を含む、請求項１３に記載の方法。 - 【請求項２０】 前記誘電体材料が化学気相堆積によっ
て作られている、請求項１３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/586384 | 2000-06-02 | ||
| US09/586,384 US6500729B1 (en) | 2000-06-02 | 2000-06-02 | Method for reducing dishing related issues during the formation of shallow trench isolation structures |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002076110A true JP2002076110A (ja) | 2002-03-15 |
| JP2002076110A5 JP2002076110A5 (ja) | 2008-06-26 |
| JP5239107B2 JP5239107B2 (ja) | 2013-07-17 |
Family
ID=24345514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168642A Expired - Fee Related JP5239107B2 (ja) | 2000-06-02 | 2001-06-04 | トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6500729B1 (ja) |
| JP (1) | JP5239107B2 (ja) |
| GB (1) | GB2368460B (ja) |
| TW (1) | TW486780B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190028532A (ko) * | 2016-08-04 | 2019-03-18 | 소이텍 | 반도체 구조물 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514336B2 (en) | 2005-12-29 | 2009-04-07 | Agere Systems Inc. | Robust shallow trench isolation structures and a method for forming shallow trench isolation structures |
| CN105702573B (zh) * | 2014-11-27 | 2019-03-26 | 联华电子股份有限公司 | 平坦化半导体装置的方法 |
| CN113611663A (zh) * | 2021-08-23 | 2021-11-05 | 上海芯物科技有限公司 | 一种半导体表面平坦化的方法及制得的半导体和用途 |
| US20230129131A1 (en) * | 2021-10-25 | 2023-04-27 | Soitec | Method for manufacturing a semiconductor structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10340950A (ja) * | 1997-04-11 | 1998-12-22 | Mitsubishi Electric Corp | トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 |
| US5872045A (en) * | 1997-07-14 | 1999-02-16 | Industrial Technology Research Institute | Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation |
| JPH1187487A (ja) * | 1997-09-03 | 1999-03-30 | Oki Electric Ind Co Ltd | 選択酸化方法 |
| JPH11284061A (ja) * | 1998-03-31 | 1999-10-15 | Kawasaki Steel Corp | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189501A (en) | 1988-10-05 | 1993-02-23 | Sharp Kabushiki Kaisha | Isolator for electrically isolating semiconductor devices in an integrated circuit |
| JP2597022B2 (ja) | 1990-02-23 | 1997-04-02 | シャープ株式会社 | 素子分離領域の形成方法 |
| US5376222A (en) * | 1991-09-04 | 1994-12-27 | Fujitsu Limited | Polishing method for polycrystalline silicon |
| JP3265199B2 (ja) * | 1996-09-30 | 2002-03-11 | 株式会社東芝 | 化学的機械研磨法、化学的機械研磨法に用いる研磨剤および半導体装置の製造方法 |
| US6136664A (en) * | 1997-08-07 | 2000-10-24 | International Business Machines Corporation | Filling of high aspect ratio trench isolation |
| US6303461B1 (en) | 1998-12-23 | 2001-10-16 | United Microelectronics Corp. | Method for fabricating a shallow trench isolation structure |
| JP3450221B2 (ja) | 1999-04-21 | 2003-09-22 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| TW429514B (en) * | 1999-10-06 | 2001-04-11 | Mosel Vitelic Inc | Planarization method for polysilicon layer deposited on the trench |
| US6316331B1 (en) * | 2000-10-13 | 2001-11-13 | Vanguard International Semiconductor Corp. | Method of making dishing-free insulator in trench isolation |
-
2000
- 2000-06-02 US US09/586,384 patent/US6500729B1/en not_active Expired - Lifetime
-
2001
- 2001-06-04 GB GB0113492A patent/GB2368460B/en not_active Expired - Fee Related
- 2001-06-04 JP JP2001168642A patent/JP5239107B2/ja not_active Expired - Fee Related
- 2001-06-04 TW TW090113472A patent/TW486780B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10340950A (ja) * | 1997-04-11 | 1998-12-22 | Mitsubishi Electric Corp | トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 |
| US5872045A (en) * | 1997-07-14 | 1999-02-16 | Industrial Technology Research Institute | Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation |
| JPH1187487A (ja) * | 1997-09-03 | 1999-03-30 | Oki Electric Ind Co Ltd | 選択酸化方法 |
| JPH11284061A (ja) * | 1998-03-31 | 1999-10-15 | Kawasaki Steel Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190028532A (ko) * | 2016-08-04 | 2019-03-18 | 소이텍 | 반도체 구조물 제조 방법 |
| KR102152705B1 (ko) * | 2016-08-04 | 2020-09-07 | 소이텍 | 반도체 구조물 제조 방법 |
| US11156778B2 (en) | 2016-08-04 | 2021-10-26 | Soitec | Method for manufacturing a semiconductor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2368460A (en) | 2002-05-01 |
| GB2368460B (en) | 2005-01-05 |
| JP5239107B2 (ja) | 2013-07-17 |
| US6500729B1 (en) | 2002-12-31 |
| GB0113492D0 (en) | 2001-07-25 |
| TW486780B (en) | 2002-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7241665B2 (en) | Shallow trench isolation | |
| US5885883A (en) | Methods of forming trench-based isolation regions with reduced susceptibility to edge defects | |
| US7915173B2 (en) | Shallow trench isolation structure having reduced dislocation density | |
| US5945724A (en) | Trench isolation region for semiconductor device | |
| US5858858A (en) | Annealing methods for forming isolation trenches | |
| US6027982A (en) | Method to form shallow trench isolation structures with improved isolation fill and surface planarity | |
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| US6399461B1 (en) | Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions | |
| JPH1197523A (ja) | デバイス作製プロセス | |
| US20020004282A1 (en) | Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace | |
| US5554560A (en) | Method for forming a planar field oxide (fox) on substrates for integrated circuit | |
| KR100307651B1 (ko) | 반도체장치의제조방법 | |
| US7029987B2 (en) | Method of manufacturing semiconductor device having shallow trench isolation (STI) | |
| US6358785B1 (en) | Method for forming shallow trench isolation structures | |
| US20060118883A1 (en) | Trench in semiconductor device and formation method thereof | |
| KR19980063317A (ko) | 반도체장치의 소자분리방법 | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| JP5239107B2 (ja) | トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法 | |
| US6828213B2 (en) | Method to improve STI nano gap fill and moat nitride pull back | |
| US6271147B1 (en) | Methods of forming trench isolation regions using spin-on material | |
| US6303465B1 (en) | Method of forming low leakage current borderless contact | |
| US7154159B2 (en) | Trench isolation structure and method of forming the same | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| US20050101070A1 (en) | Method of manufacturing semiconductor device | |
| US6444539B1 (en) | Method for producing a shallow trench isolation filled with thermal oxide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080605 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111226 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120323 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120328 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120426 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121031 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121105 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |