JP3265199B2 - 化学的機械研磨法、化学的機械研磨法に用いる研磨剤および半導体装置の製造方法 - Google Patents
化学的機械研磨法、化学的機械研磨法に用いる研磨剤および半導体装置の製造方法Info
- Publication number
- JP3265199B2 JP3265199B2 JP25951296A JP25951296A JP3265199B2 JP 3265199 B2 JP3265199 B2 JP 3265199B2 JP 25951296 A JP25951296 A JP 25951296A JP 25951296 A JP25951296 A JP 25951296A JP 3265199 B2 JP3265199 B2 JP 3265199B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polishing
- polished
- chemical mechanical
- mechanical polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
- B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係わり、特に化学的機械研磨（以下、ＣＭＰ：
Chemical Mechanical Polishing という）法、およびこ
れに使用される研磨剤に関する。
造方法に係わり、特に化学的機械研磨（以下、ＣＭＰ：
Chemical Mechanical Polishing という）法、およびこ
れに使用される研磨剤に関する。
【０００２】
【従来の技術】図１２は、従来のＣＭＰ法を用いた平坦
化工程を示す図で、（Ａ）図〜（Ｅ）図はそれぞれ断面
図である。まず、図１２（Ａ）に示すように、シリコン
基板１の上に、ポリッシングストッパー膜２としてシリ
コン酸化膜（ＳｉＯ2 ）もしくはシリコン窒化膜（Ｓｉ
3Ｎ4 ）を形成する。次いで、ストッパー膜２の上にホ
トレジストを塗布し、ホトレジスト層３を形成する。次
いで、ホトレジスト層３に、溝部形成パターンに対応し
た窓４を形成する。
化工程を示す図で、（Ａ）図〜（Ｅ）図はそれぞれ断面
図である。まず、図１２（Ａ）に示すように、シリコン
基板１の上に、ポリッシングストッパー膜２としてシリ
コン酸化膜（ＳｉＯ2 ）もしくはシリコン窒化膜（Ｓｉ
3Ｎ4 ）を形成する。次いで、ストッパー膜２の上にホ
トレジストを塗布し、ホトレジスト層３を形成する。次
いで、ホトレジスト層３に、溝部形成パターンに対応し
た窓４を形成する。
【０００３】次に、図１２（Ｂ）に示すように、ホトレ
ジスト層３をマスクに用いてストッパー膜２およびシリ
コン基板１をエッチングし、シリコン基板１に溝部５を
形成する。次いで、ホトレジスト層３を除去する。
ジスト層３をマスクに用いてストッパー膜２およびシリ
コン基板１をエッチングし、シリコン基板１に溝部５を
形成する。次いで、ホトレジスト層３を除去する。
【０００４】次に、図１２（Ｃ）に示すように、溝部５
に露出したシリコン基板１の表面を酸化し、シリコン酸
化膜（ＳｉＯ2 ）６を形成する。次いで、シリコン基板
１の上方にシリコンを堆積し、溝部５の深さよりも厚い
シリコン膜７を形成する。これにより、溝部５は、シリ
コン膜７によって埋め込まれる。また、シリコン膜７の
表面は、シリコン基板１の凹凸を反映している。
に露出したシリコン基板１の表面を酸化し、シリコン酸
化膜（ＳｉＯ2 ）６を形成する。次いで、シリコン基板
１の上方にシリコンを堆積し、溝部５の深さよりも厚い
シリコン膜７を形成する。これにより、溝部５は、シリ
コン膜７によって埋め込まれる。また、シリコン膜７の
表面は、シリコン基板１の凹凸を反映している。
【０００５】次に、図１２（Ｄ）に示すように、ＣＭＰ
法によって、シリコン膜７の表面の凹凸を平坦化する。
具体的には、ＣＭＰ装置のターンテーブル１１の上に設
けられている研磨布１２に研磨剤１６を供給しながら、
シリコン膜７の表面を研磨布１２に押し当てる。そし
て、ターンテーブル１１と基板１とを互いに回転させる
ことで、シリコン膜７の凸部を、研磨布１２と研磨剤１
６とによってポリッシングし、凸部を徐々に平坦にして
いく。研磨剤１６は、研磨粒子（シリカ）を含有したア
ルカリ溶液（有機アミン）である。ポリッシングは、ス
トッパー膜２によりストップされる。ポリッシング終了
後の基板１の形状を図１２（Ｅ）に示す。
法によって、シリコン膜７の表面の凹凸を平坦化する。
具体的には、ＣＭＰ装置のターンテーブル１１の上に設
けられている研磨布１２に研磨剤１６を供給しながら、
シリコン膜７の表面を研磨布１２に押し当てる。そし
て、ターンテーブル１１と基板１とを互いに回転させる
ことで、シリコン膜７の凸部を、研磨布１２と研磨剤１
６とによってポリッシングし、凸部を徐々に平坦にして
いく。研磨剤１６は、研磨粒子（シリカ）を含有したア
ルカリ溶液（有機アミン）である。ポリッシングは、ス
トッパー膜２によりストップされる。ポリッシング終了
後の基板１の形状を図１２（Ｅ）に示す。
【０００６】図１２（Ｅ）に示すように、従来からＣＭ
Ｐ法では、ポリッシング終了後、被ポリッシング膜であ
るシリコン膜７の表面が、ストッパー膜２の表面の位置
８よりも低くなり、シリコン膜７の表面に窪み９を発生
する。これは“ディッシング”と呼ばれる現象である。
Ｐ法では、ポリッシング終了後、被ポリッシング膜であ
るシリコン膜７の表面が、ストッパー膜２の表面の位置
８よりも低くなり、シリコン膜７の表面に窪み９を発生
する。これは“ディッシング”と呼ばれる現象である。
【０００７】
【発明が解決しようとする課題】“ディッシング”に
は、次のような事情がある。例えばＣＭＰ法を使用して
素子分離領域を形成したときには、窪み９に、膜が残る
ことがある。特に窪み９に導電性の膜が残ると、残った
導電性の膜が配線どうしをショートさせる。この結果、
製造歩留りが悪化する。図１３（Ａ）〜（Ｃ）に、配線
間ショートの例を示す。
は、次のような事情がある。例えばＣＭＰ法を使用して
素子分離領域を形成したときには、窪み９に、膜が残る
ことがある。特に窪み９に導電性の膜が残ると、残った
導電性の膜が配線どうしをショートさせる。この結果、
製造歩留りが悪化する。図１３（Ａ）〜（Ｃ）に、配線
間ショートの例を示す。
【０００８】図１３（Ａ）は平面図、図１３（Ｂ）は図
１３（Ａ）中のＢ−Ｂ線に沿う断面図、図１３（Ｃ）は
図１３（Ａ）中のＣ−Ｃ線に沿う断面図である。図１３
（Ａ）〜（Ｃ）に示すように、シリコン基板１には、素
子分離領域４０が、ＣＭＰ法を使用して埋め込み形成さ
れている。素子分離領域４０の表面には窪み９が生じて
いる。窪み９には導電性の膜４１が残っている。このと
き、素子分離領域４０の表面の上を介して互いに並行す
る配線４２-1と配線４２-2とが存在していると、これら
の配線４２-1と配線４２-2とは、導電性の膜４１を介し
て、互いにショートする。
１３（Ａ）中のＢ−Ｂ線に沿う断面図、図１３（Ｃ）は
図１３（Ａ）中のＣ−Ｃ線に沿う断面図である。図１３
（Ａ）〜（Ｃ）に示すように、シリコン基板１には、素
子分離領域４０が、ＣＭＰ法を使用して埋め込み形成さ
れている。素子分離領域４０の表面には窪み９が生じて
いる。窪み９には導電性の膜４１が残っている。このと
き、素子分離領域４０の表面の上を介して互いに並行す
る配線４２-1と配線４２-2とが存在していると、これら
の配線４２-1と配線４２-2とは、導電性の膜４１を介し
て、互いにショートする。
【０００９】また、例えばＣＭＰ法を使用して半導体集
積回路装置の内部配線を形成したときには、窪み９が、
内部配線の断面積を小さくし、内部配線の抵抗を増加さ
せる。“配線の細り”と呼ばれる現象である。図１４に
“配線の細り”の例を示す。
積回路装置の内部配線を形成したときには、窪み９が、
内部配線の断面積を小さくし、内部配線の抵抗を増加さ
せる。“配線の細り”と呼ばれる現象である。図１４に
“配線の細り”の例を示す。
【００１０】図１４は、半導体集積回路装置の断面図で
ある。図１４に示すように、シリコン基板１の上には、
層間絶縁膜４３が形成されている。層間絶縁膜４３に
は、内部配線４４-1〜４４-4が、ＣＭＰ法を使用して埋
め込み形成されている。内部配線４４-1〜４４-4の表面
それぞれには、窪み９が生じている。窪み９によって、
内部配線４４-1〜４４-4の断面積は、図中、破線により
示されている本来の断面積よりも小さくなっている。
ある。図１４に示すように、シリコン基板１の上には、
層間絶縁膜４３が形成されている。層間絶縁膜４３に
は、内部配線４４-1〜４４-4が、ＣＭＰ法を使用して埋
め込み形成されている。内部配線４４-1〜４４-4の表面
それぞれには、窪み９が生じている。窪み９によって、
内部配線４４-1〜４４-4の断面積は、図中、破線により
示されている本来の断面積よりも小さくなっている。
【００１１】この発明は、上記の事情に鑑み、為された
もので、その目的は、被ポリッシング膜に発生する“デ
ィッシング”を抑制でき、平坦化後の表面に発生する凹
凸をより軽減できる化学的機械研磨法、およびその研磨
剤を提供することにある。また、他の目的は、上記目的
を達成する化学的機械研磨法を使用した、半導体装置を
歩留り良く製造できる半導体装置の製造方法を提供する
ことにある。
もので、その目的は、被ポリッシング膜に発生する“デ
ィッシング”を抑制でき、平坦化後の表面に発生する凹
凸をより軽減できる化学的機械研磨法、およびその研磨
剤を提供することにある。また、他の目的は、上記目的
を達成する化学的機械研磨法を使用した、半導体装置を
歩留り良く製造できる半導体装置の製造方法を提供する
ことにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る化学的機械研磨法では、表面に凹凸
を持つ被ポリッシング膜を、機械的にポリッシングしな
がら化学的にエッチングする化学的機械研磨法であっ
て、前記被ポリッシング膜の表面に、化学的なエッチン
グを阻止する被膜を形成し、前記被ポリッシング膜の凹
部を前記被膜により保護しつつ、前記被ポリッシング膜
の凸部に形成された前記被膜を、機械的なポリッシング
によって除去して前記被ポリッシング膜の凸部を露出さ
せ、前記被ポリッシング膜の凸部を機械的にポリッシン
グおよび化学的にエッチングすることを特徴とする。
に、請求項１に係る化学的機械研磨法では、表面に凹凸
を持つ被ポリッシング膜を、機械的にポリッシングしな
がら化学的にエッチングする化学的機械研磨法であっ
て、前記被ポリッシング膜の表面に、化学的なエッチン
グを阻止する被膜を形成し、前記被ポリッシング膜の凹
部を前記被膜により保護しつつ、前記被ポリッシング膜
の凸部に形成された前記被膜を、機械的なポリッシング
によって除去して前記被ポリッシング膜の凸部を露出さ
せ、前記被ポリッシング膜の凸部を機械的にポリッシン
グおよび化学的にエッチングすることを特徴とする。
【００１３】上記請求項１に係る化学的機械研磨法によ
れば、被ポリッシング膜の凹部を、被膜により化学的な
エッチングから保護し、被ポリッシング膜の凸部を、機
械的にポリッシングおよび化学的にエッチングする。こ
れにより、被ポリッシング膜の凹部に化学的なエッチン
グが進行し難くなって、被ポリッシング膜に発生する
“ディッシング”を抑制することができる。
れば、被ポリッシング膜の凹部を、被膜により化学的な
エッチングから保護し、被ポリッシング膜の凸部を、機
械的にポリッシングおよび化学的にエッチングする。こ
れにより、被ポリッシング膜の凹部に化学的なエッチン
グが進行し難くなって、被ポリッシング膜に発生する
“ディッシング”を抑制することができる。
【００１４】また、請求項２に係る発明では、請求項１
に係る発明において、前記被膜は、有機物を含むことを
特徴とする。上記請求項２に係る発明によれば、被ポリ
ッシング膜の凹部を、化学的なエッチングから保護する
被膜の一つの具体例が与えられる。
に係る発明において、前記被膜は、有機物を含むことを
特徴とする。上記請求項２に係る発明によれば、被ポリ
ッシング膜の凹部を、化学的なエッチングから保護する
被膜の一つの具体例が与えられる。
【００１５】また、請求項３に係る発明では、請求項１
に係る発明において、前記被膜は、前記被ポリッシング
膜を機械的にポリッシングするための研磨粒子を含有
し、前記被ポリッシング膜を化学的にエッチングする研
磨剤に、前記被ポリッシング膜の表面に、前記化学的な
エッチングを阻止する被膜を形成する物質を添加して形
成することを特徴とする。
に係る発明において、前記被膜は、前記被ポリッシング
膜を機械的にポリッシングするための研磨粒子を含有
し、前記被ポリッシング膜を化学的にエッチングする研
磨剤に、前記被ポリッシング膜の表面に、前記化学的な
エッチングを阻止する被膜を形成する物質を添加して形
成することを特徴とする。
【００１６】上記請求項３に係る発明によれば、被ポリ
ッシング膜の凹部を、化学的なエッチングから保護する
被膜の一つの具体的な形成方法が与えられる。また、請
求項４に係る発明では、請求項３に係る発明において、
前記被膜を形成する物質は、親水基多糖類であることを
特徴とする。
ッシング膜の凹部を、化学的なエッチングから保護する
被膜の一つの具体的な形成方法が与えられる。また、請
求項４に係る発明では、請求項３に係る発明において、
前記被膜を形成する物質は、親水基多糖類であることを
特徴とする。
【００１７】上記請求項４に係る発明によれば、被ポリ
ッシング膜の凹部を、化学的なエッチングから保護する
被膜を形成できる一つの具体的な物質が与えられる。ま
た、上記目的を達成するために、請求項５に係る研磨剤
では、表面に凹凸を持つ被ポリッシング膜を、機械的に
ポリッシングしながら化学的にエッチングする化学的機
械研磨法に用いる研磨剤であって、前記被ポリッシング
膜を機械的にポリッシングするための研磨粒子を含有
し、前記被ポリッシング膜を化学的にエッチングする研
磨剤に、前記被ポリッシング膜の表面に、前記化学的な
エッチングを阻止する被膜を形成する物質が添加されて
いることを特徴とする。
ッシング膜の凹部を、化学的なエッチングから保護する
被膜を形成できる一つの具体的な物質が与えられる。ま
た、上記目的を達成するために、請求項５に係る研磨剤
では、表面に凹凸を持つ被ポリッシング膜を、機械的に
ポリッシングしながら化学的にエッチングする化学的機
械研磨法に用いる研磨剤であって、前記被ポリッシング
膜を機械的にポリッシングするための研磨粒子を含有
し、前記被ポリッシング膜を化学的にエッチングする研
磨剤に、前記被ポリッシング膜の表面に、前記化学的な
エッチングを阻止する被膜を形成する物質が添加されて
いることを特徴とする。
【００１８】上記請求項５に係る研磨剤によれば、被ポ
リッシング膜の凹部を、化学的なエッチングから保護す
る被膜を形成できる一つの方法と、その研磨剤が与えら
れる。
リッシング膜の凹部を、化学的なエッチングから保護す
る被膜を形成できる一つの方法と、その研磨剤が与えら
れる。
【００１９】また、請求項６に係る発明によれば、請求
項５に係る発明において、前記被膜を形成する物質は、
親水基多糖類であることを特徴とする。上記請求項６に
係る発明によれば、被ポリッシング膜の凹部を、化学的
なエッチングから保護する被膜を形成できる添加剤の、
一つの具体的な物質が与えられる。
項５に係る発明において、前記被膜を形成する物質は、
親水基多糖類であることを特徴とする。上記請求項６に
係る発明によれば、被ポリッシング膜の凹部を、化学的
なエッチングから保護する被膜を形成できる添加剤の、
一つの具体的な物質が与えられる。
【００２０】また、上記他の目的を達成するために、請
求項７に係る半導体装置の製造方法によれば、基体の一
表面に溝を形成し、前記一表面の上に、前記溝を埋め込
む膜を形成し、前記膜を機械的にポリッシングするため
の研磨粒子を含有し、前記膜を化学的にエッチングする
研磨剤に、前記膜の表面に、前記化学的なエッチングを
阻止する被膜を形成する物質が添加された研磨剤を用い
て、前記膜の表面を平坦にすることを特徴とする。
求項７に係る半導体装置の製造方法によれば、基体の一
表面に溝を形成し、前記一表面の上に、前記溝を埋め込
む膜を形成し、前記膜を機械的にポリッシングするため
の研磨粒子を含有し、前記膜を化学的にエッチングする
研磨剤に、前記膜の表面に、前記化学的なエッチングを
阻止する被膜を形成する物質が添加された研磨剤を用い
て、前記膜の表面を平坦にすることを特徴とする。
【００２１】上記請求項７に係る発明によれば、化学的
機械研磨法を用いて半導体装置を製造するとき、膜を化
学的にエッチングする研磨剤に、この膜の表面に、化学
的なエッチングを阻止する被膜を形成する物質が添加さ
れた研磨剤を用いることで、膜に発生する“ディッシン
グ”を抑制することができる。“ディッシング”が抑制
されることで、膜の表面に、他の膜が残り難くなり、例
えば他の膜を介した配線間ショートも少なくなる。この
結果、半導体装置を、より歩留り良く製造することがで
きるようになる。
機械研磨法を用いて半導体装置を製造するとき、膜を化
学的にエッチングする研磨剤に、この膜の表面に、化学
的なエッチングを阻止する被膜を形成する物質が添加さ
れた研磨剤を用いることで、膜に発生する“ディッシン
グ”を抑制することができる。“ディッシング”が抑制
されることで、膜の表面に、他の膜が残り難くなり、例
えば他の膜を介した配線間ショートも少なくなる。この
結果、半導体装置を、より歩留り良く製造することがで
きるようになる。
【００２２】
【発明の実施の形態】以下、この発明の実施の形態を説
明する。図１は、この発明の第１の実施の形態に係る平
坦化工程を示す図で、（Ａ）図〜（Ｃ）図はそれぞれ断
面図である。図１（Ａ）〜（Ｃ）は、特にウェーハ工程
を示している。
明する。図１は、この発明の第１の実施の形態に係る平
坦化工程を示す図で、（Ａ）図〜（Ｃ）図はそれぞれ断
面図である。図１（Ａ）〜（Ｃ）は、特にウェーハ工程
を示している。
【００２３】まず、図１（Ａ）に示すように、シリコン
基板１の上に、ポリッシングストッパー膜２としてシリ
コン酸化膜（ＳｉＯ2 ）もしくはシリコン窒化膜（Ｓｉ
3 Ｎ4 ）を形成する。次いで、ストッパー膜２の上にホ
トレジストを塗布し、ホトレジスト層３を形成する。次
いで、ホトレジスト層３に、溝部形成パターンに対応し
た窓４を形成する。
基板１の上に、ポリッシングストッパー膜２としてシリ
コン酸化膜（ＳｉＯ2 ）もしくはシリコン窒化膜（Ｓｉ
3 Ｎ4 ）を形成する。次いで、ストッパー膜２の上にホ
トレジストを塗布し、ホトレジスト層３を形成する。次
いで、ホトレジスト層３に、溝部形成パターンに対応し
た窓４を形成する。
【００２４】次に、図１（Ｂ）に示すように、ホトレジ
スト層３をマスクに用いてストッパー膜２およびシリコ
ン基板１をエッチングし、シリコン基板１に溝部５を形
成する。溝部５のサイズは、幅０．３μｍ以上、深さ
０．５μｍである。次いで、ホトレジスト層３を除去す
る。
スト層３をマスクに用いてストッパー膜２およびシリコ
ン基板１をエッチングし、シリコン基板１に溝部５を形
成する。溝部５のサイズは、幅０．３μｍ以上、深さ
０．５μｍである。次いで、ホトレジスト層３を除去す
る。
【００２５】次に、図１（Ｃ）に示すように、溝部５に
露出したシリコン基板１の表面を酸化し、シリコン酸化
膜（ＳｉＯ2 ）６を形成する。次いで、シリコン基板１
の上方にシリコンを堆積し、溝部５の深さよりも厚いシ
リコン膜７を形成する。これにより、溝部５は、シリコ
ン膜７によって埋め込まれる。また、シリコン膜７の表
面は、シリコン基板１の凹凸を反映しており、凹凸を持
つ。
露出したシリコン基板１の表面を酸化し、シリコン酸化
膜（ＳｉＯ2 ）６を形成する。次いで、シリコン基板１
の上方にシリコンを堆積し、溝部５の深さよりも厚いシ
リコン膜７を形成する。これにより、溝部５は、シリコ
ン膜７によって埋め込まれる。また、シリコン膜７の表
面は、シリコン基板１の凹凸を反映しており、凹凸を持
つ。
【００２６】次に、ＣＭＰ装置を用いて、シリコン膜７
の表面の凹凸を平坦化する。図２は、ＣＭＰ装置の概略
を示す斜視図である。図２に示すように、ＣＭＰ装置
は、回転するターンテーブル１１を有している。ターン
テーブル１１の上には、研磨布１２が接着されている。
ターンテーブル１１の上方には、ウェーハを固定しつつ
回転するトップリング１３、研磨剤供給用ノズル１４お
よび添加剤供給用ノズル１５がそれぞれ設けられてい
る。
の表面の凹凸を平坦化する。図２は、ＣＭＰ装置の概略
を示す斜視図である。図２に示すように、ＣＭＰ装置
は、回転するターンテーブル１１を有している。ターン
テーブル１１の上には、研磨布１２が接着されている。
ターンテーブル１１の上方には、ウェーハを固定しつつ
回転するトップリング１３、研磨剤供給用ノズル１４お
よび添加剤供給用ノズル１５がそれぞれ設けられてい
る。
【００２７】図３は、この発明の第１の実施の形態に係
る平坦化工程のうちＣＭＰ工程を示す断面図である。図
３に示すように、基板１（ウェーハ）は、ポリッシング
面、すなわち、シリコン膜７の表面を研磨布１２に相対
させた状態でトップリング１３に固定される。そして、
シリコン膜７の表面を研磨布１２に押し当て、加圧しな
がら回転させる。このとき、ノズル１４からは研磨剤１
６が、また、ノズル１５からは添加剤１７がそれぞれ同
時に、研磨布１２に滴下される。この第１の実施の形態
に使用される研磨剤１６は、研磨粒子を含有したアルカ
リ溶液である。また、添加剤１７は、親水基多糖類を含
む溶液である。より具体的には、研磨粒子は、シリコン
を機械的にポリッシングするもので、例えばシリカ、ア
ルカリ溶液はシリコンを化学的にエッチングするもの
で、例えば有機アミン、また、添加剤はシリコンの表面
に被膜を形成するもので、例えばセルロース系、特にヒ
ドロキシエチルセルロースである。また、ヒドロキシエ
チルセルロースを含む溶液である添加剤１７が研磨剤１
６に調合される割り合いは、５〜１０％である。
る平坦化工程のうちＣＭＰ工程を示す断面図である。図
３に示すように、基板１（ウェーハ）は、ポリッシング
面、すなわち、シリコン膜７の表面を研磨布１２に相対
させた状態でトップリング１３に固定される。そして、
シリコン膜７の表面を研磨布１２に押し当て、加圧しな
がら回転させる。このとき、ノズル１４からは研磨剤１
６が、また、ノズル１５からは添加剤１７がそれぞれ同
時に、研磨布１２に滴下される。この第１の実施の形態
に使用される研磨剤１６は、研磨粒子を含有したアルカ
リ溶液である。また、添加剤１７は、親水基多糖類を含
む溶液である。より具体的には、研磨粒子は、シリコン
を機械的にポリッシングするもので、例えばシリカ、ア
ルカリ溶液はシリコンを化学的にエッチングするもの
で、例えば有機アミン、また、添加剤はシリコンの表面
に被膜を形成するもので、例えばセルロース系、特にヒ
ドロキシエチルセルロースである。また、ヒドロキシエ
チルセルロースを含む溶液である添加剤１７が研磨剤１
６に調合される割り合いは、５〜１０％である。
【００２８】図４は、研磨の状態を示す図で、（Ａ）図
および（Ｂ）図はそれぞれ断面図である。図４（Ａ）に
示すように、ヒドロキシエチルセルロースが添加された
研磨剤１８を使用して、シリコン膜７を化学的機械研磨
（ＣＭＰ）すると、まず、凹凸を持つシリコン膜７の表
面に有機物が付着し、有機物の被膜１９が形成される。
被膜１９は、凸の部分から、研磨布１２および研磨粒子
によって、機械的にポリッシング、除去される。この結
果、シリコン膜７の凸部のみが露出される。露出したシ
リコン膜７は、図４（Ｂ）に示すように、研磨布１２お
よび研磨粒子によって、機械的にポリッシングされると
同時にアルカリ溶液によって、化学的にエッチングされ
ていく。一方、凹の部分に形成されている被膜１９は、
除去されないで、そのまま残り、シリコン膜７の凹部を
覆う。残った被膜１９は、シリコン膜７の凹部を、アル
カリ溶液による化学的なエッチングから保護する。
および（Ｂ）図はそれぞれ断面図である。図４（Ａ）に
示すように、ヒドロキシエチルセルロースが添加された
研磨剤１８を使用して、シリコン膜７を化学的機械研磨
（ＣＭＰ）すると、まず、凹凸を持つシリコン膜７の表
面に有機物が付着し、有機物の被膜１９が形成される。
被膜１９は、凸の部分から、研磨布１２および研磨粒子
によって、機械的にポリッシング、除去される。この結
果、シリコン膜７の凸部のみが露出される。露出したシ
リコン膜７は、図４（Ｂ）に示すように、研磨布１２お
よび研磨粒子によって、機械的にポリッシングされると
同時にアルカリ溶液によって、化学的にエッチングされ
ていく。一方、凹の部分に形成されている被膜１９は、
除去されないで、そのまま残り、シリコン膜７の凹部を
覆う。残った被膜１９は、シリコン膜７の凹部を、アル
カリ溶液による化学的なエッチングから保護する。
【００２９】また、研磨布１２には、圧縮率が低く、変
形し難いものを使用するのが好ましい。圧縮率の低い研
磨布１２を用いると、シリコン膜７の凹部に形成された
被膜１９を、研磨布１２による機械的なポリッシングか
ら保護できるためである。
形し難いものを使用するのが好ましい。圧縮率の低い研
磨布１２を用いると、シリコン膜７の凹部に形成された
被膜１９を、研磨布１２による機械的なポリッシングか
ら保護できるためである。
【００３０】図５は、平坦化終了後の断面図である。図
５に示すように、第１の実施の形態に係る平坦化工程に
使用されたＣＭＰ法によれば、シリコン膜７の凹部を、
アルカリ溶液による化学的なエッチングから保護する有
機物の被膜１９が覆うので、シリコン膜７の表面に発生
する窪み９（ディッシング）を、従来に比べて軽減する
ことができる。
５に示すように、第１の実施の形態に係る平坦化工程に
使用されたＣＭＰ法によれば、シリコン膜７の凹部を、
アルカリ溶液による化学的なエッチングから保護する有
機物の被膜１９が覆うので、シリコン膜７の表面に発生
する窪み９（ディッシング）を、従来に比べて軽減する
ことができる。
【００３１】図６は、従来の研磨剤を使用したときのデ
ィッシング量と、親水基多糖類を添加した研磨剤を使用
したときのディッシング量とを比較した図である。ま
た、図９は平坦化終了後の断面図で、（Ａ）図は従来の
製造方法によって平坦化したときの断面図、（Ｂ）図は
第１の実施の形態に係る製造方法によって平坦化したと
きの断面図である。
ィッシング量と、親水基多糖類を添加した研磨剤を使用
したときのディッシング量とを比較した図である。ま
た、図９は平坦化終了後の断面図で、（Ａ）図は従来の
製造方法によって平坦化したときの断面図、（Ｂ）図は
第１の実施の形態に係る製造方法によって平坦化したと
きの断面図である。
【００３２】図６に示すサンプルＡでは従来の研磨剤
（親水基多糖類の添加無し）が使用され、サンプルＢで
は親水基多糖類を添加した研磨剤が使用されている。図
６に示すように、従来の研磨剤を使用したＣＭＰ法で
は、３０００オングストローム程度のディッシングを生
じていたが、親水基多糖類を添加した研磨剤１８を使用
することによって、ディッシングは、５００オングスト
ローム程度となり、約６分の１まで改善された。
（親水基多糖類の添加無し）が使用され、サンプルＢで
は親水基多糖類を添加した研磨剤が使用されている。図
６に示すように、従来の研磨剤を使用したＣＭＰ法で
は、３０００オングストローム程度のディッシングを生
じていたが、親水基多糖類を添加した研磨剤１８を使用
することによって、ディッシングは、５００オングスト
ローム程度となり、約６分の１まで改善された。
【００３３】なお、サンプルＡおよびサンプルＢは、図
９（Ａ）および（Ｂ）に示すように、ともに同一のパタ
ーンを有したものが使用されている。また、図９（Ａ）
および（Ｂ）中に示す破線８は、ストッパー膜２の表面
の位置を現している。
９（Ａ）および（Ｂ）に示すように、ともに同一のパタ
ーンを有したものが使用されている。また、図９（Ａ）
および（Ｂ）中に示す破線８は、ストッパー膜２の表面
の位置を現している。
【００３４】このように、第１の実施の形態に使用され
たＣＭＰ法によれば、シリコン膜７を溝部５に埋め込
み、平坦化する工程において、シリコン膜７の表面に発
生するディッシング量を減らすことができる。
たＣＭＰ法によれば、シリコン膜７を溝部５に埋め込
み、平坦化する工程において、シリコン膜７の表面に発
生するディッシング量を減らすことができる。
【００３５】また、第１の実施の形態に係るシリコン膜
７を埋め込み、平坦化する工程は、例えばバイポーラ型
ＩＣで使用されているトレンチ型素子分離に使用され
る。トレンチ型素子分離に、上記ＣＭＰ法を用いること
で、シリコン膜７の窪み９に、他の膜を残り難くするこ
とができ、配線間ショートが発生する確率を、より低く
できる。この結果、トレンチ型素子分離が用いられた半
導体集積回路装置の製造歩留りを向上できる。
７を埋め込み、平坦化する工程は、例えばバイポーラ型
ＩＣで使用されているトレンチ型素子分離に使用され
る。トレンチ型素子分離に、上記ＣＭＰ法を用いること
で、シリコン膜７の窪み９に、他の膜を残り難くするこ
とができ、配線間ショートが発生する確率を、より低く
できる。この結果、トレンチ型素子分離が用いられた半
導体集積回路装置の製造歩留りを向上できる。
【００３６】また、シリコンの結晶構造としては、単結
晶、非晶質（アモルファスシリコン）、多結晶（ポリシ
リコン）のいずれであっても良い。さらにシリコンには
導電性不純物が含まれているもの（ドープトシリコ
ン）、導電性不純物が含まれていないもの（アンドープ
シリコン）のいずれにも使用することができる。
晶、非晶質（アモルファスシリコン）、多結晶（ポリシ
リコン）のいずれであっても良い。さらにシリコンには
導電性不純物が含まれているもの（ドープトシリコ
ン）、導電性不純物が含まれていないもの（アンドープ
シリコン）のいずれにも使用することができる。
【００３７】図７は、この発明の第２の実施の形態に係
る平坦化工程を示す図で、（Ａ）図〜（Ｅ）図はそれぞ
れ断面図である。第２の実施の形態に係る平坦化工程
は、絶縁物を基板に形成された溝部の中に埋め込み、平
坦化することで素子分離領域を形成する、ＳＴＩ（Shal
low Trench Isolation）法に関している。
る平坦化工程を示す図で、（Ａ）図〜（Ｅ）図はそれぞ
れ断面図である。第２の実施の形態に係る平坦化工程
は、絶縁物を基板に形成された溝部の中に埋め込み、平
坦化することで素子分離領域を形成する、ＳＴＩ（Shal
low Trench Isolation）法に関している。
【００３８】まず、図７（Ａ）に示すように、シリコン
基板１の上に、ポリッシングストッパー膜２２としてシ
リコン膜（Ｓｉ）もしくはシリコン窒化膜（Ｓｉ3 Ｎ
4 ）を形成する。次いで、ストッパー膜２２の上にホト
レジストを塗布し、ホトレジスト層２３を形成する。次
いで、ホトレジスト層２３に、ＳＴＩ形成パターンに対
応した窓２４を形成する。
基板１の上に、ポリッシングストッパー膜２２としてシ
リコン膜（Ｓｉ）もしくはシリコン窒化膜（Ｓｉ3 Ｎ
4 ）を形成する。次いで、ストッパー膜２２の上にホト
レジストを塗布し、ホトレジスト層２３を形成する。次
いで、ホトレジスト層２３に、ＳＴＩ形成パターンに対
応した窓２４を形成する。
【００３９】次に、図７（Ｂ）に示すように、ホトレジ
スト層２３をマスクに用いてストッパー膜２２およびシ
リコン基板１をエッチングし、シリコン基板１にＳＴＩ
形成パターンに対応した溝部２５を形成する。溝部２５
のサイズは、例えば幅０．３μｍ以上、深さ０．５μｍ
である。次いで、ホトレジスト層２３を除去する。
スト層２３をマスクに用いてストッパー膜２２およびシ
リコン基板１をエッチングし、シリコン基板１にＳＴＩ
形成パターンに対応した溝部２５を形成する。溝部２５
のサイズは、例えば幅０．３μｍ以上、深さ０．５μｍ
である。次いで、ホトレジスト層２３を除去する。
【００４０】次に、図７（Ｃ）に示すように、溝部２５
に露出したシリコン基板１の表面を酸化し、シリコン酸
化膜（ＳｉＯ2 ）２６を形成する。次いで、シリコン基
板１の上方に二酸化シリコンを堆積し、溝部２５の深さ
よりも厚いシリコン酸化膜２７を形成する。これによ
り、溝部２５を、シリコン酸化膜２７によって埋め込
む。
に露出したシリコン基板１の表面を酸化し、シリコン酸
化膜（ＳｉＯ2 ）２６を形成する。次いで、シリコン基
板１の上方に二酸化シリコンを堆積し、溝部２５の深さ
よりも厚いシリコン酸化膜２７を形成する。これによ
り、溝部２５を、シリコン酸化膜２７によって埋め込
む。
【００４１】次に、図２に示したＣＭＰ装置を用いて、
シリコン酸化膜２７の表面の凹凸を平坦化する。このと
きの研磨の状態を図７（Ｄ）に示す。図７（Ｄ）に示す
ように、第１の実施の形態と同様に、親水基多糖類、例
えばヒドロキシエチルセルロースが添加された研磨剤１
８を使用し、シリコン酸化膜２７を化学的機械研磨（Ｃ
ＭＰ）する。このとき、研磨剤１８には、ヒドロキシエ
チルセルロースが添加されているので、シリコン酸化膜
２７の表面には、第１の実施の形態と同様に、有機物の
被膜１９が形成される。被膜１９によってシリコン酸化
膜２７の凹部が化学的なエッチングから保護されなが
ら、シリコン酸化膜２７の凸部のみが機械的なポリッシ
ングと化学的なエッチングとによって徐々に低くされ
る。やがて、図７（Ｅ）に示すように、シリコン酸化膜
２７の表面は平坦にされて、溝部２５の内部に埋め込ま
れる。これにより、ＳＴＩが完成する。
シリコン酸化膜２７の表面の凹凸を平坦化する。このと
きの研磨の状態を図７（Ｄ）に示す。図７（Ｄ）に示す
ように、第１の実施の形態と同様に、親水基多糖類、例
えばヒドロキシエチルセルロースが添加された研磨剤１
８を使用し、シリコン酸化膜２７を化学的機械研磨（Ｃ
ＭＰ）する。このとき、研磨剤１８には、ヒドロキシエ
チルセルロースが添加されているので、シリコン酸化膜
２７の表面には、第１の実施の形態と同様に、有機物の
被膜１９が形成される。被膜１９によってシリコン酸化
膜２７の凹部が化学的なエッチングから保護されなが
ら、シリコン酸化膜２７の凸部のみが機械的なポリッシ
ングと化学的なエッチングとによって徐々に低くされ
る。やがて、図７（Ｅ）に示すように、シリコン酸化膜
２７の表面は平坦にされて、溝部２５の内部に埋め込ま
れる。これにより、ＳＴＩが完成する。
【００４２】図１０は、ＳＴＩ完成後の断面図で、
（Ａ）図は従来の製造方法によって製造したときの断面
図、（Ｂ）図は第２の実施の形態に係る製造方法によっ
て製造したときの断面図である。
（Ａ）図は従来の製造方法によって製造したときの断面
図、（Ｂ）図は第２の実施の形態に係る製造方法によっ
て製造したときの断面図である。
【００４３】図１０（Ａ）に示すように、従来の研磨剤
（親水基多糖類の添加無し）を使用したときには、シリ
コン酸化膜２７の表面には、窪み９（ディッシング）が
大きく発生する。しかし、図１０（Ｂ）に示すように、
親水基多糖類を添加した研磨剤１８を使用することで、
シリコン酸化膜２７に発生する窪み９の大きさを小さく
できる。窪み９の大きさが小さくなることによって、窪
み９に、他の膜を残り難くすることができ、配線間ショ
ートが発生する確率が、より低くなる。したがって、Ｓ
ＴＩが用いられた半導体集積回路装置の製造歩留りを向
上できる。
（親水基多糖類の添加無し）を使用したときには、シリ
コン酸化膜２７の表面には、窪み９（ディッシング）が
大きく発生する。しかし、図１０（Ｂ）に示すように、
親水基多糖類を添加した研磨剤１８を使用することで、
シリコン酸化膜２７に発生する窪み９の大きさを小さく
できる。窪み９の大きさが小さくなることによって、窪
み９に、他の膜を残り難くすることができ、配線間ショ
ートが発生する確率が、より低くなる。したがって、Ｓ
ＴＩが用いられた半導体集積回路装置の製造歩留りを向
上できる。
【００４４】このように、この発明は、シリコンを溝部
に埋め込み、平坦化する工程だけでなく、二酸化シリコ
ンを溝部に埋め込み、平坦化するＳＴＩ工程にも、第１
の実施の形態と同様な効果を有したまま、使用すること
ができる。
に埋め込み、平坦化する工程だけでなく、二酸化シリコ
ンを溝部に埋め込み、平坦化するＳＴＩ工程にも、第１
の実施の形態と同様な効果を有したまま、使用すること
ができる。
【００４５】なお、ＳＴＩ工程に使用される絶縁物とし
ては、二酸化シリコンの他、窒化シリコン（Ｓｉ3 Ｎ
4 ）などを用いることができる。窒化シリコンを用いた
場合においても、二酸化シリコンを用いた場合と同様な
効果を得ることができる。
ては、二酸化シリコンの他、窒化シリコン（Ｓｉ3 Ｎ
4 ）などを用いることができる。窒化シリコンを用いた
場合においても、二酸化シリコンを用いた場合と同様な
効果を得ることができる。
【００４６】図８は、この発明の第３の実施の形態に係
る平坦化工程を示す図で、（Ａ）図〜（Ｅ）図はそれぞ
れ断面図である。第３の実施の形態に係る平坦化工程
は、低抵抗金属を層間絶縁膜に形成された溝部の中に埋
め込み、平坦化することで内部配線を形成する、ダマシ
ン（damascene ）法に関している。
る平坦化工程を示す図で、（Ａ）図〜（Ｅ）図はそれぞ
れ断面図である。第３の実施の形態に係る平坦化工程
は、低抵抗金属を層間絶縁膜に形成された溝部の中に埋
め込み、平坦化することで内部配線を形成する、ダマシ
ン（damascene ）法に関している。
【００４７】まず、図８（Ａ）に示すように、シリコン
基板１の上に、第１層層間絶縁膜３１としてシリコン酸
化膜（ＳｉＯ2 ）を形成する。第１層層間絶縁膜３１の
表面を平坦化した後、第１層層間絶縁膜３１の上に、第
２層層間絶縁膜３２としてシリコン酸化膜（ＳｉＯ2 ）
を形成する。次いで、第２層層間絶縁膜３２の上にホト
レジストを塗布し、ホトレジスト層３３を形成する。次
いで、ホトレジスト層３３に、内部配線形成パターンに
対応した窓３４を形成する。
基板１の上に、第１層層間絶縁膜３１としてシリコン酸
化膜（ＳｉＯ2 ）を形成する。第１層層間絶縁膜３１の
表面を平坦化した後、第１層層間絶縁膜３１の上に、第
２層層間絶縁膜３２としてシリコン酸化膜（ＳｉＯ2 ）
を形成する。次いで、第２層層間絶縁膜３２の上にホト
レジストを塗布し、ホトレジスト層３３を形成する。次
いで、ホトレジスト層３３に、内部配線形成パターンに
対応した窓３４を形成する。
【００４８】次に、図８（Ｂ）に示すように、ホトレジ
スト層３３をマスクに用いて第２層層間絶縁膜３２をエ
ッチングし、第２層層間絶縁膜３２に、内部配線形成パ
ターンに対応した溝部３５を形成する。溝部３５のサイ
ズは、例えば幅０．３μｍ以上、深さ０．４μｍであ
る。次いで、ホトレジスト層３３を除去する。
スト層３３をマスクに用いて第２層層間絶縁膜３２をエ
ッチングし、第２層層間絶縁膜３２に、内部配線形成パ
ターンに対応した溝部３５を形成する。溝部３５のサイ
ズは、例えば幅０．３μｍ以上、深さ０．４μｍであ
る。次いで、ホトレジスト層３３を除去する。
【００４９】次に、図８（Ｃ）に示すように、シリコン
基板１の上方に、低抵抗金属、例えば銅（Ｃｕ）を堆積
し、溝部３５の深さよりも厚い金属膜３７を形成する。
これにより、溝部３５を、金属膜３７によって埋め込
む。
基板１の上方に、低抵抗金属、例えば銅（Ｃｕ）を堆積
し、溝部３５の深さよりも厚い金属膜３７を形成する。
これにより、溝部３５を、金属膜３７によって埋め込
む。
【００５０】次に、図２に示したＣＭＰ装置を用いて、
金属膜３７の表面の凹凸を平坦化する。このときの研磨
の状態を図８（Ｄ）に示す。図８（Ｄ）に示すように、
第１の実施の形態と同様に、親水基多糖類、例えばヒド
ロキシエチルセルロースが添加された研磨剤１８を使用
し、金属膜３７を化学的機械研磨する。このとき、研磨
剤１８には、ヒドロキシエチルセルロースが添加され
る。これにより、金属膜３７の表面には、第１の実施の
形態と同様に、有機物の被膜１９が形成される。被膜１
９によって金属膜３７の凹部を化学的なエッチングから
保護しながら、金属膜３７の凸部を機械的なポリッシン
グと化学的なエッチングとによって徐々に低くする。や
がて、図８（Ｅ）に示すように、金属膜３７の表面は平
坦にされて、溝部３５の内部に埋め込まれる。これによ
り、内部配線３７-1〜３７-3が完成する。
金属膜３７の表面の凹凸を平坦化する。このときの研磨
の状態を図８（Ｄ）に示す。図８（Ｄ）に示すように、
第１の実施の形態と同様に、親水基多糖類、例えばヒド
ロキシエチルセルロースが添加された研磨剤１８を使用
し、金属膜３７を化学的機械研磨する。このとき、研磨
剤１８には、ヒドロキシエチルセルロースが添加され
る。これにより、金属膜３７の表面には、第１の実施の
形態と同様に、有機物の被膜１９が形成される。被膜１
９によって金属膜３７の凹部を化学的なエッチングから
保護しながら、金属膜３７の凸部を機械的なポリッシン
グと化学的なエッチングとによって徐々に低くする。や
がて、図８（Ｅ）に示すように、金属膜３７の表面は平
坦にされて、溝部３５の内部に埋め込まれる。これによ
り、内部配線３７-1〜３７-3が完成する。
【００５１】図１１は内部配線完成後の断面図で、
（Ａ）図は従来の製造方法によって製造したときの断面
図、（Ｂ）図は第３の実施の形態に係る製造方法によっ
て製造したときの断面図である。
（Ａ）図は従来の製造方法によって製造したときの断面
図、（Ｂ）図は第３の実施の形態に係る製造方法によっ
て製造したときの断面図である。
【００５２】図１１（Ａ）に示すように、従来の研磨剤
（親水基多糖類の添加無し）を使用したときには、内部
配線３７-nの表面には、窪み９（ディッシング）が大き
く発生する。しかし、図１１（Ｂ）に示すように、親水
基多糖類を添加した研磨剤１８を使用することで、内部
配線３７-nの表面に発生する窪み９の大きさは小さくな
る。なお、図中破線８´は、第２層層間絶縁膜３２の表
面の位置を示している。窪み９の大きさが小さくなるこ
とによって、内部配線３７-nの断面積の低下は小さくな
る。したがって、ダマシン法によって形成された内部配
線３７-nに発生する抵抗値の増加を抑制することができ
る。
（親水基多糖類の添加無し）を使用したときには、内部
配線３７-nの表面には、窪み９（ディッシング）が大き
く発生する。しかし、図１１（Ｂ）に示すように、親水
基多糖類を添加した研磨剤１８を使用することで、内部
配線３７-nの表面に発生する窪み９の大きさは小さくな
る。なお、図中破線８´は、第２層層間絶縁膜３２の表
面の位置を示している。窪み９の大きさが小さくなるこ
とによって、内部配線３７-nの断面積の低下は小さくな
る。したがって、ダマシン法によって形成された内部配
線３７-nに発生する抵抗値の増加を抑制することができ
る。
【００５３】このように、この発明は、低抵抗金属を溝
部に埋め込み、内部配線を形成するダマシン工程に使用
することで、抵抗値の増加を抑制できる、という効果を
得ることができる。
部に埋め込み、内部配線を形成するダマシン工程に使用
することで、抵抗値の増加を抑制できる、という効果を
得ることができる。
【００５４】なお、ダマシン工程に使用される低抵抗金
属としては、銅の他、タングステン（Ｗ）、アルミニウ
ム（Ａｌ）、銀（Ａｇ）などを用いることができる。こ
れらの低抵抗金属を用いた場合においても、銅を用いた
場合と同様な効果を得ることができる。
属としては、銅の他、タングステン（Ｗ）、アルミニウ
ム（Ａｌ）、銀（Ａｇ）などを用いることができる。こ
れらの低抵抗金属を用いた場合においても、銅を用いた
場合と同様な効果を得ることができる。
【００５５】また、第１〜第３の実施の形態において使
用される研磨剤は、次のような変形が可能である。ま
ず、研磨粒子としてはシリカの他、例えば酸化セリウ
ム、溶媒としては有機アミンの他、例えば水酸化ナトリ
ウム、水酸化カリウム、添加剤としてはヒドロキシエチ
ルセルロースの他に親水基多糖類である、例えばフルラ
ンなどを用いることができる。
用される研磨剤は、次のような変形が可能である。ま
ず、研磨粒子としてはシリカの他、例えば酸化セリウ
ム、溶媒としては有機アミンの他、例えば水酸化ナトリ
ウム、水酸化カリウム、添加剤としてはヒドロキシエチ
ルセルロースの他に親水基多糖類である、例えばフルラ
ンなどを用いることができる。
【００５６】
【発明の効果】以上説明したように、この発明によれ
ば、被ポリッシング膜に発生する“ディッシング”を抑
制でき、平坦化後の表面に発生する凹凸をより軽減でき
る化学的機械研磨法、およびその研磨剤を提供できる。
また、上記目的を達成する化学的機械研磨法を使用し
た、半導体装置を歩留り良くの製造できる半導体装置の
製造方法を提供できる。
ば、被ポリッシング膜に発生する“ディッシング”を抑
制でき、平坦化後の表面に発生する凹凸をより軽減でき
る化学的機械研磨法、およびその研磨剤を提供できる。
また、上記目的を達成する化学的機械研磨法を使用し
た、半導体装置を歩留り良くの製造できる半導体装置の
製造方法を提供できる。
【図１】図１はこの発明の第１の実施の形態に係る平坦
化工程を示す図で（Ａ）図〜（Ｃ）図はそれぞれ断面
図。
化工程を示す図で（Ａ）図〜（Ｃ）図はそれぞれ断面
図。
【図２】図２はＣＭＰ装置の概略を示す斜視図。
【図３】図３はこの発明の第１の実施の形態に係る平坦
化工程のうちＣＭＰ工程を示す断面図。
化工程のうちＣＭＰ工程を示す断面図。
【図４】図４は研磨の状態を示す図で（Ａ）図および
（Ｂ）図はそれぞれ断面図。
（Ｂ）図はそれぞれ断面図。
【図５】図５は平坦化終了後の断面図。
【図６】図６は従来の研磨剤を使用したときのディッシ
ング量と、この発明に係る研磨剤を使用したときのディ
ッシング量との比較図。
ング量と、この発明に係る研磨剤を使用したときのディ
ッシング量との比較図。
【図７】図７はこの発明の第２の実施の形態に係る平坦
化工程を示す図で（Ａ）図〜（Ｅ）図はそれぞれ断面
図。
化工程を示す図で（Ａ）図〜（Ｅ）図はそれぞれ断面
図。
【図８】図８はこの発明の第３の実施の形態に係る平坦
化工程を示す図で（Ａ）図〜（Ｅ）図はそれぞれ断面
図。
化工程を示す図で（Ａ）図〜（Ｅ）図はそれぞれ断面
図。
【図９】図９は平坦化終了後の断面図で（Ａ）図は従来
の製造方法によって平坦化したときの断面図、（Ｂ）図
は第１の実施の形態に係る製造方法によって平坦化した
ときの断面図。
の製造方法によって平坦化したときの断面図、（Ｂ）図
は第１の実施の形態に係る製造方法によって平坦化した
ときの断面図。
【図１０】図１０はＳＴＩ完成後の断面図で（Ａ）図は
従来の製造方法によって製造したときの断面図、（Ｂ）
図は第２の実施の形態に係る製造方法によって製造した
ときの断面図。
従来の製造方法によって製造したときの断面図、（Ｂ）
図は第２の実施の形態に係る製造方法によって製造した
ときの断面図。
【図１１】図１１は内部配線完成後の断面図で（Ａ）図
は従来の製造方法によって製造したときの断面図、
（Ｂ）図は第３の実施の形態に係る製造方法によって製
造したときの断面図。
は従来の製造方法によって製造したときの断面図、
（Ｂ）図は第３の実施の形態に係る製造方法によって製
造したときの断面図。
【図１２】図１２は従来のＣＭＰ法を用いた平坦化工程
を示す図で（Ａ）図〜（Ｅ）図はそれぞれ断面図。
を示す図で（Ａ）図〜（Ｅ）図はそれぞれ断面図。
【図１３】図１３は配線間ショートを示す図で（Ａ）図
は平面図、（Ｂ）図は（Ａ）図中のＢ−Ｂ線に沿う断面
図、（Ｃ）図は（Ａ）図中のＣ−Ｃ線に沿う断面図。
は平面図、（Ｂ）図は（Ａ）図中のＢ−Ｂ線に沿う断面
図、（Ｃ）図は（Ａ）図中のＣ−Ｃ線に沿う断面図。
【図１４】図１４は半導体集積回路装置の断面図。
１…シリコン基板、 ２、２２…ポリッシングストッパー膜、 ３、２３、３３…ホトレジスト層、 ４、２４、３４…窓、 ５、２５、３５…溝部、 ６、２６…シリコン酸化膜、 ７…シリコン膜、 ９…窪み、 １１…ターンテーブル、 １２…研磨布、 １３…トップリング、 １４…研磨剤供給用ノズル、 １５…添加剤供給用ノズル、 １６…研磨剤、 １７…添加剤、 １８…添加剤が添加された研磨剤、 １９…有機物の被膜、 ２７…二酸化シリコン ３７…金属膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304
Claims (7)
- 【請求項１】 表面に凹凸を持つ被ポリッシング膜を、
機械的にポリッシングしながら化学的にエッチングする
化学的機械研磨法であって、 前記被ポリッシング膜の表面に、化学的なエッチングを
阻止する被膜を形成する工程と、 前記被ポリッシング膜の凹部を前記被膜により保護しつ
つ、前記被ポリッシング膜の凸部に形成された前記被膜
を機械的なポリッシングによって除去して前記被ポリッ
シング膜の凸部を露出させ、前記被ポリッシング膜の凸
部を機械的にポリッシングおよび化学的にエッチングす
る工程とを具備することを特徴とする化学的機械研磨
法。 - 【請求項２】 前記被膜は、有機物を含むことを特徴と
する請求項１に記載の化学的機械研磨法。 - 【請求項３】 前記被膜は、前記被ポリッシング膜を機
械的にポリッシングするための研磨粒子を含有し、前記
被ポリッシング膜を化学的にエッチングする研磨剤に、
前記被ポリッシング膜の表面に、前記化学的なエッチン
グを阻止する被膜を形成する物質を添加して形成するこ
とを特徴とする請求項１に記載の化学的機械研磨法。 - 【請求項４】 前記被膜を形成する物質は、親水基多糖
類であることを特徴とする請求項３に記載の化学的機械
研磨法。 - 【請求項５】 表面に凹凸を持つ被ポリッシング膜を、
機械的にポリッシングしながら化学的にエッチングする
化学的機械研磨法に用いる研磨剤であって、 前記被ポリッシング膜を機械的にポリッシングするため
の研磨粒子を含有し、前記被ポリッシング膜を化学的に
エッチングする研磨剤に、前記被ポリッシング膜の表面
に、前記化学的なエッチングを阻止する被膜を形成する
物質が添加されていることを特徴とする化学的機械研磨
法に用いる研磨剤。 - 【請求項６】 前記被膜を形成する物質は、親水基多糖
類であることを特徴とする請求項５に記載の化学的機械
研磨法に用いる研磨剤。 - 【請求項７】 基体の一表面に溝を形成する工程と、 前記一表面の上に、前記溝を埋め込む膜を形成する工程
と、 前記膜を機械的にポリッシングするための研磨粒子を含
有し、前記膜を化学的にエッチングする研磨剤に、前記
膜の表面に、前記化学的なエッチングを阻止する被膜を
形成する物質が添加された研磨剤を用いて、前記膜の表
面を平坦にする工程とを具備することを特徴とする半導
体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25951296A JP3265199B2 (ja) | 1996-09-30 | 1996-09-30 | 化学的機械研磨法、化学的機械研磨法に用いる研磨剤および半導体装置の製造方法 |
| US08/938,154 US5981394A (en) | 1996-09-30 | 1997-09-26 | Chemical mechanical polishing method, polisher used in chemical mechanical polishing and method of manufacturing semiconductor device |
| KR1019970050207A KR100282240B1 (ko) | 1996-09-30 | 1997-09-30 | 화학적기계연마법,화학적기계연마법에사용하는연마제및반도체장치의제조방법 |
| TW086114330A TW410395B (en) | 1996-09-30 | 1997-09-30 | Chemical mechanical polishing method, polisher used in chemical mechanical polishing and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25951296A JP3265199B2 (ja) | 1996-09-30 | 1996-09-30 | 化学的機械研磨法、化学的機械研磨法に用いる研磨剤および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10106983A JPH10106983A (ja) | 1998-04-24 |
| JP3265199B2 true JP3265199B2 (ja) | 2002-03-11 |
Family
ID=17335141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25951296A Expired - Lifetime JP3265199B2 (ja) | 1996-09-30 | 1996-09-30 | 化学的機械研磨法、化学的機械研磨法に用いる研磨剤および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5981394A (ja) |
| JP (1) | JP3265199B2 (ja) |
| KR (1) | KR100282240B1 (ja) |
| TW (1) | TW410395B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1137056B1 (en) * | 1998-08-31 | 2013-07-31 | Hitachi Chemical Company, Ltd. | Abrasive liquid for metal and method for polishing |
| KR100366619B1 (ko) * | 1999-05-12 | 2003-01-09 | 삼성전자 주식회사 | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 |
| JP2001077060A (ja) * | 1999-09-08 | 2001-03-23 | Toshiba Corp | 半導体装置の製造方法 |
| US6500729B1 (en) * | 2000-06-02 | 2002-12-31 | Agere Systems Guardian Corp. | Method for reducing dishing related issues during the formation of shallow trench isolation structures |
| EP1345735A1 (en) * | 2000-12-22 | 2003-09-24 | Koninklijke Philips Electronics N.V. | Method and apparatus for chemical-mechanical polishing (cmp) using upstream and downstream fluid dispensing means |
| US6811470B2 (en) | 2001-07-16 | 2004-11-02 | Applied Materials Inc. | Methods and compositions for chemical mechanical polishing shallow trench isolation substrates |
| US6677239B2 (en) | 2001-08-24 | 2004-01-13 | Applied Materials Inc. | Methods and compositions for chemical mechanical polishing |
| US7199056B2 (en) * | 2002-02-08 | 2007-04-03 | Applied Materials, Inc. | Low cost and low dishing slurry for polysilicon CMP |
| US7063597B2 (en) | 2002-10-25 | 2006-06-20 | Applied Materials | Polishing processes for shallow trench isolation substrates |
| JP2005294798A (ja) * | 2004-03-08 | 2005-10-20 | Asahi Glass Co Ltd | 研磨剤および研磨方法 |
| US20060088976A1 (en) * | 2004-10-22 | 2006-04-27 | Applied Materials, Inc. | Methods and compositions for chemical mechanical polishing substrates |
| US20090056744A1 (en) * | 2007-08-29 | 2009-03-05 | Micron Technology, Inc. | Wafer cleaning compositions and methods |
| US8492277B2 (en) * | 2010-03-16 | 2013-07-23 | Rohm And Haas Electronic Materials Cmp Holdings, Inc | Method of polishing a substrate comprising polysilicon and at least one of silicon oxide and silicon nitride |
| US20150021513A1 (en) | 2013-07-17 | 2015-01-22 | Yun-jeong Kim | Cmp slurry composition for polishing an organic layer and method of forming a semiconductor device using the same |
| KR102115548B1 (ko) | 2013-12-16 | 2020-05-26 | 삼성전자주식회사 | 유기물 세정 조성물 및 이를 이용하는 반도체 장치의 제조 방법 |
| CN104078346A (zh) * | 2014-07-23 | 2014-10-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件的平坦化方法 |
| CN108098570A (zh) * | 2017-12-15 | 2018-06-01 | 苏州新美光纳米科技有限公司 | 抛光组件及其抛光工艺方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3060714B2 (ja) * | 1992-04-15 | 2000-07-10 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| JPH07111962B2 (ja) * | 1992-11-27 | 1995-11-29 | 日本電気株式会社 | 選択平坦化ポリッシング方法 |
| US5494857A (en) * | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
| JPH07249626A (ja) * | 1994-03-10 | 1995-09-26 | Toshiba Corp | 半導体装置の製造方法 |
-
1996
- 1996-09-30 JP JP25951296A patent/JP3265199B2/ja not_active Expired - Lifetime
-
1997
- 1997-09-26 US US08/938,154 patent/US5981394A/en not_active Expired - Lifetime
- 1997-09-30 TW TW086114330A patent/TW410395B/zh not_active IP Right Cessation
- 1997-09-30 KR KR1019970050207A patent/KR100282240B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US5981394A (en) | 1999-11-09 |
| KR19980025155A (ko) | 1998-07-06 |
| JPH10106983A (ja) | 1998-04-24 |
| TW410395B (en) | 2000-11-01 |
| KR100282240B1 (ko) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3265199B2 (ja) | 化学的機械研磨法、化学的機械研磨法に用いる研磨剤および半導体装置の製造方法 | |
| US5618381A (en) | Multiple step method of chemical-mechanical polishing which minimizes dishing | |
| JP3076244B2 (ja) | 多層配線の研磨方法 | |
| JPH1116877A (ja) | 半導体素子の形成方法 | |
| US6429134B1 (en) | Method of manufacturing semiconductor device | |
| JP2002313757A (ja) | 半導体集積回路装置の製造方法 | |
| US5776833A (en) | Method for forming metal plug | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| US6274485B1 (en) | Method to reduce dishing in metal chemical-mechanical polishing | |
| US6150260A (en) | Sacrificial stop layer and endpoint for metal CMP | |
| KR100330024B1 (ko) | 금속ｃｍｐ공정에 의한 균열과 부식을 방지할 수 있는반도체소자의 제조방법 | |
| US6251789B1 (en) | Selective slurries for the formation of conductive structures | |
| US7012335B2 (en) | Semiconductor device wiring and method of manufacturing the same | |
| JPH07249626A (ja) | 半導体装置の製造方法 | |
| US6355566B1 (en) | Method of removing surface defects or other recesses during the formation of a semiconductor device | |
| JP2000277612A (ja) | 半導体装置の製造方法 | |
| KR100414731B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| JP3105816B2 (ja) | 半導体装置の製造方法 | |
| JP2001110769A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001345324A (ja) | 半導体装置の製造方法 | |
| JP2953566B2 (ja) | ウェハ研磨剤およびこれを用いた半導体装置の製造方法 | |
| JP2000091278A (ja) | 半導体装置の製造方法 | |
| JP2000349148A (ja) | 半導体層を有する基板の製造方法 | |
| KR100342865B1 (ko) | 소자분리막 평탄화 방법 | |
| KR100487917B1 (ko) | 반도체소자의 화학적 기계적 연마방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |