TW410395B - Chemical mechanical polishing method, polisher used in chemical mechanical polishing and method of manufacturing semiconductor device - Google Patents
Chemical mechanical polishing method, polisher used in chemical mechanical polishing and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- TW410395B TW410395B TW086114330A TW86114330A TW410395B TW 410395 B TW410395 B TW 410395B TW 086114330 A TW086114330 A TW 086114330A TW 86114330 A TW86114330 A TW 86114330A TW 410395 B TW410395 B TW 410395B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- polished
- mechanical polishing
- abrasive
- chemical mechanical
- Prior art date
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000126 substance Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000003486 chemical etching Methods 0.000 claims abstract description 24
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 28
- 150000004676 glycans Chemical class 0.000 claims description 15
- 229920001282 polysaccharide Polymers 0.000 claims description 15
- 239000005017 polysaccharide Substances 0.000 claims description 15
- 238000011049 filling Methods 0.000 claims description 13
- 239000002245 particle Substances 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 239000005416 organic matter Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 47
- 229910052710 silicon Inorganic materials 0.000 abstract description 47
- 239000010703 silicon Substances 0.000 abstract description 47
- 239000010408 film Substances 0.000 description 147
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 239000010410 layer Substances 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- 239000004744 fabric Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 239000000654 additive Substances 0.000 description 8
- 229920000663 Hydroxyethyl cellulose Polymers 0.000 description 6
- 239000004354 Hydroxyethyl cellulose Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 6
- 235000019447 hydroxyethyl cellulose Nutrition 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 239000003082 abrasive agent Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000996 additive effect Effects 0.000 description 4
- 239000012670 alkaline solution Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 150000001412 amines Chemical class 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229920002678 cellulose Polymers 0.000 description 2
- 239000001913 cellulose Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 241000283014 Dama Species 0.000 description 1
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- KOPBYBDAPCDYFK-UHFFFAOYSA-N caesium oxide Chemical compound [O-2].[Cs+].[Cs+] KOPBYBDAPCDYFK-UHFFFAOYSA-N 0.000 description 1
- 229910001942 caesium oxide Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- JNSGIVNNHKGGRU-JYRVWZFOSA-N diethoxyphosphinothioyl (2z)-2-(2-amino-1,3-thiazol-4-yl)-2-methoxyiminoacetate Chemical compound CCOP(=S)(OCC)OC(=O)C(=N/OC)\C1=CSC(N)=N1 JNSGIVNNHKGGRU-JYRVWZFOSA-N 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- -1 silicon oxide Chemical compound 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 235000000346 sugar Nutrition 0.000 description 1
- 150000008163 sugars Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
- B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
經濟部中央標準局員工消費合作社印裝 410395 A7 ______B7 五、發明説明（1 ) [發明之所屬技術領域] 本發明係關於一種半導體裝置之製造方法’特別是關於 一種化學式機械研磨（以下，CMP : Chemieal Meehaniea][ Polishing)法，及使用於其中之研磨劑。 [習知之技術] 圖12係表示使用習知CMP法之平坦化步驟，（a)圖〜（E) 圖分別爲斷面圖。 首先，如圖12(A)所示般，於夸基板1之上，形成氧化梦 膜（Si〇2)或氮化珍（ShN4)膜作爲研磨阻擒膜2。然後，於 阻擋膜2之上塗布光阻劑，以形成光阻層3。繼而，於光阻 層3上形成對應於溝部形成圖案之窗口4。 -其次，如圖1 2 ( B )所示，於光阻層3上使用光罩而蝕刻阻 擔膜2及妙基板1，於z夕基板1形成溝部5。繼而，除去光阻 層3 〇 其次’如圖1 2 ( C )所示，氧化露出於溝部5之矽基板1的 表面，形成氧化矽膜（Si〇2)6。然後，於矽基板it上方堆 積梦，形成比溝部5深之厚妙膜7。藉此，溝部5可被砂膜7 埋著。又’矽膜7之表面乃反映矽基板1之凹凸。 其次’如圖12(D)所示，藉CMP法使矽膜7之表面凹凸 進行平坦化。具體上，對設於CMP裝置之旋轉台11上的研 磨布一面供給研磨劑16，一面使矽膜7的表面押抵研磨布 12。接著，使旋轉台u與基板1互相旋轉，藉研磨布12與 研磨劑1 6來研磨矽膜7之凸部，以使凸部逐漸變平坦。研 磨劑1 6係含有研磨粒子（二氧化矽）之鹼溶液(-有機胺）。研 {請先閱讀背面之注意事項再填寫本頁〕 ^訂 1 2 ik張从逋用中國國家標準（CNS) Α·^(21〇><297公釐） ' ~ A7 B7 ^10395 五、發明説明（2 ) 磨會被阻擋膜2阻止。研磨終了後之基板形狀表示#圖 12(E)中。 ^1- - - - n - n H ^ .! ...¾^ - n H —Γ--I H {請先聞讀背面之注意事項再填寫本頁) 如.圖12(E)中所示，自以往，CMP法係於研磨終了後， 被研磨膜即矽膜7之表面會比阻擋膜2表面的位置8還低， 而於矽膜7之表面產生窪部9。此稱爲，，凹陷"現象。 [發明欲解決之課題] ”凹陷"有如下之情形。 例如使用CMP法而形成元件分離區域時，窪部9中有^膜 殘留。尤其，若窪部9殘留導電性之膜，殘存之導電性膜 會使配線間短路。結果，製造堪用率會惡化。圖i 3 (A)〜 (C)表示配線間短路之例。 圖13(A)爲平面圓，圖13(B)爲沿著圖13(A)中之B-B線 的斷面圖，圖13(C)爲沿著圖13(八）中之c_c線的斷面 圖。 如圖13(A)〜（C)所示’於矽基板1上元件分離區域“乃 使用CMP法而埋著。於元件分離區域4〇之表面有窪部9產 生。窪部9中殘存導電性的膜4 1。此時，介由元件分離區 域40表面上而互相平行之配線42-1與配線4 2- 2若存在， 經濟部中央標率局員工消費合作社印製 此等配線42- 1與配線42_2係介由導電性的膜4丨而互相短
路。 -V 又，使用例如CMP法而形成半導體積體電路裝置之内部 配線時’窪部9乃減少内部配線之斷面積，並増加内部配 線之電阻。稱爲”配線之細小"現象。圖1 4表示"配線之細 - 小”的例子。 - —_-5-
本紙張t國g]家標率（CNS ) A4規格（21(^297公I A7 B7 410395 五、發明説明（3 圖14爲半導體積體電路裝羞之斷面圖。 如圖1 4所不般，於矽基板1之上形成層間絕緣膜4 3。層 間絕緣膜43中，内部配線44-1〜44_4乃使用CMP法而形 成埋著。内部配線斗扣卜以-斗之表面分別產生窪部9。因 渔部9，内邵配線44]〜44_4之斷面積乃比圖中虛線所示 之原來的斷面積還小。 本發明係鑑於上述之情形而形成者，0的在於提供一種 可抑制發生於被研磨膜之，，凹陷"、且可更減輕發生於平运 化後表面凹凸之化學式機械研磨法、以及其研磨劑。 又，另一目的在於提供一種半導體裝置之製造方法，其 乃使用爲達成上述目的之化學式機械研磨法且可堪用率良 好地製造半導體裝置。 [用以解決課題之方法] 爲達成上述目的，關於申請專利範圍第1項之化學式機械 研磨法，係將表面具有凹凸>之被研磨膜一‘進行機械式妍 磨 面進行化學式银刻，其特徵在於：於前述被研磨膜 之表面上形成一阻止化學式蝕刻的被膜，藉前述被膜保護 前述被研磨膜之凹部，同時，藉機械式研磨除去形成於前 述被研磨膜凸部之被膜，以使前述被研磨膜之凸部露出， 使$述被研磨膜之凸部進行機械式研磨及化學式蝕刻。 關於上述申請專利範圍第之化學式機械研磨法，係藉 被膜從化學式蝕刻來保護被研磨膜之凹部，使被研磨膜之 凸部進行機械式研磨及化學式蝕刻。因此，化學式蚀刻很 難對被研磨膜的凹部進行，可抑制發生於被研磨膜之，，凹陷 -6 - 卜紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注$項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 410395 at B7 五、發明説明（4 ) 又，關於申請專利範園第2項之發明，係於申請專利範圍 第1項之發明中，前述被膜含有有機物。- 若依上述申請專利範園第2項之發明，可給予從化學式蝕 刻保護被研磨膜凹部之被膜的一具體例。 _又，關於申請專利範圍第3項之發明，係於申請專利範園 第1項之發明中，前述被膜係於含有一用以機械式研磨前 述被研磨膜之研磨粒子，且务化學式蝕刻前述被研磨膜之 研磨劑中，添加一於前述被研磨膜表面可形成阻止化學式 蝕刻之被膜的物質而形成的。 若依上述申請專利範園第3項之發明，可给予從化學式蝕 刻保護被研磨膜凹部之被膜的一具體形成方法a 又，關於申請專利範圍第4項之發明，係於申請專利範圍 第3項之發明中，形成被膜之物質爲親水基多糖類a v 若依上述申請蝽利範圍第4¾之發明，可給予一具體的物 質’以形成從化學式蝕刻保護被研磨膜凹部之被膜。 經濟部中央標準局員工消費合作社印裝 {請先閎讀背面之注意事項再填寫本頁} 又’爲達成上述目的’申請專利範園第5項之研磨劑，係 將表面具有凹凸之被研磨膜，使用於一面機械式研磨一面 化學式蚀刻之化學式機械研磨法中，其特徵在於：於含有 一用以機械式研磨前述被研磨膜之研磨粒子、且於化學式 蝕刻被研磨膜之研磨劑中，添加一可被研磨膜的表面形成 一阻止前述化學式蝕刻之被膜的物質。 ¾'依申請專利範圍第5項之研磨劑，可給予一種方法及其 研磨劑，該方法乃可形成從化學式蚀刻保護被研磨膜凹部 本紙張尺度適用中國國家標準（CNS > A4現格（210X297公釐） 410395 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（5 ) 之被膜。 : 又’若依申請專利範園第6項之發明，於申請專利範園第 5項的發明+，形成前述被膜之物質爲親水基多糖類。 若依上述申請專利範圍第6項之發明，可給予一種添加劑 之具體物質，該添加劑乃可形成從化學式蝕刻保護被研磨 膜凹部之被膜。 '‘ 爲達成上述另一目的，若依申請專利範園第7項之半導體 k置的製造方法，其哮徵在於：於基體之一表面形成溝， 於前述一表面之上形成埋著前述溝之膜，於含有—用以機 械式研磨前述膜之研磨粒子、且於化學式蚀刻前述膜之研 磨劑中，添加一可於前述膜之表面形成阻止化學式蝕刻的 被膜之物質，使用如此形成之研磨劑，使前述膜之表面平 坦化。 若依申請專利範園第7項之發明，使用化學式機械研磨法 4製造半導體裝置時，於化學式蝕刻膜之研磨劑中，添加 一可於該膜表面形成阻止化學式蝕刻之被膜的物質，使用 如此形成之研磨劑，可抑制發生於膜之"凹陷"。因”凹陷” 被抑制’膜的表面上其他膜很難殘存，例如介由其他的膜 造成配線間短路亦變少。結果，可更佳地製造半導體裝 置0 [發明之實施形態] : 以下，説明本發明之實施形態。 圖1係表示有關本發明第i實施形態之平坦化步騍， (A)〜（C)圖分別爲斷面圖。圖特別是表示晶圓步 ----- _8_ Μ張尺度適用中國國家標準（CNS ) A4規格（2獻297公楚 -L^i I .』 n 1= - ί - - I ----- .圓-I m ^^11-u ---I ’-IT- {請先閲讀背面之注$項再填寫本頁) 經濟部4-央標準局員工消費合作社印製 410395 A7 _ B7 五、發明説明（6 ) 驟。 . . 首先，如圖1(A)所示般，於矽基板1之上形成氧化矽膜 (Si〇2)或氮化矽膜（Si3N4)作爲研磨阻擋膜2。然後，阻擋 膜2之上塗布光阻劑，形成光阻層3。繼而，於光阻層3上 形成一對應於溝部形成圖案之窗口 4。 其次’如圖1(B)所示，使用光阻層3成爲光罩而進行蝕 刻阻擋膜2及碎基板1，於砂基板1上形成溝部5。溝部5之 大小爲幅0.3 # πν以上、深0.5// m。繼而，除去光阻層3。 接著’如圖1(C)所示，氧化露出於溝部5之矽基板1的表 面，形成氧化矽膜（Si〇2)6。然後，於矽基板i之上方堆積 珍’形成比溝部5深之厚發膜7。因此，溝部5乃被梦膜7埋 著。又，；5夕膜7之表面係反映矽基板1之凹凸，且具有凹 凸。 其次，使用CMP裝置，使梦膜7之表面凹凸平坦化。 囷2表示CMP裝置之概略斜視圖。 如圖2所τκ，CMP裝置具有可旋轉之旋轉台u。於旋轉 =11上接著研磨布12。於旋轉台11.之上方分別設有可固 足ΗΘ圓同時並進行旋轉之頂環j 3、研磨劑供給用噴嘴"及 添加劑供給用喷嘴15。- 圖3係表示有，本發明第i實施形態之平坦化步驟中， CMP步驟之斷面圖。 如圖3所不，基板1 (晶圓）係以使研磨面亦即矽膜7之表 Z與研磨面相對之狀態固定於頂環13。接著，將梦膜7之 面押抵研磨布12’ -面加壓—面旋轉。此時，從喷 9- (210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 装· 410395
五、發明説明（ 經濟部中央標率局員工消費合作社印製 滴下研磨蒯1 6 ’又同時從噴嘴丨5滴下添加劑〗7至研磨希 使用表此第_1實施形態之研磨劑1 6係含有研磨粒子之 鹼溶液又，添加劑1 7爲含有親水基多糖類之溶-液。更具 體地研磨粒子係機械式研磨矽者，例如氧化矽，鹼溶液 係化學式餘刻_者，例如有機胺，又，添加劑係於珍的表 面形成被膜者，例如纖維素系，尤其爲羥乙基纖維素。 又Q有起乙基纖維素之溶液即添加劑1 7調配於研磨劑1 6 的比例爲5〜1 〇 %。 ， 圖4表示研磨之狀態，（A)圖及（B)圖分別爲斷面圖。 如圖4 ( A )所不，使用一添加羥乙基纖維素之研磨劑丨8 .，’ 使矽膜進行化學式機械研磨（CMP)，首先，於具有凹凸之 矽膜7的表面會附著有機物，形成有機物的被膜丨9。被膜 1 9係從凸的部分藉研磨布！ 2及研磨粒子機械式地研磨除 去。結果，只有矽膜7之凸部露出。露出之矽膜7如圖4(B) 所示係藉研磨布12及研蘑粒子進行機械式研磨，同時藉鹼 溶液進行化學式蝕刻。另外’凹的部分所形成之被膜19因 未被除去，而直接殘留下來，覆蓋矽膜7之凹部。所殘留 之被膜1 9可從鹼溶液引起之化學式蝕刻保護矽膜7的凹 部。 又，研磨布12宜使用壓縮率低且不易變形者。若使用壓 縮率低的研磨布12 ’可從研磨布12引起的機械式研磨保護/ 矽膜7凹部所形成的被膜1 9。 圖5係平坦化終了後之斷面圖。 如圖5所示般’若依據使用於第1實施形態之平坦化步驟 -10 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐} (請先閱讀背面之注意事項再填寫本頁) d. -訂 經濟部中央標準局員工消费合作社印製 410395 Α7 Β7 五、發明説明（8 ) 的C Μ P法，因從驗溶液引起之化學蚀刻保護妙膜7的凹部 之有機物被膜會覆蓋，故與習知比較，可更減輕發生於矽 膜7表面之窪部9 (凹陷）^ 圖6係比較使用習知研磨劑時之凹陷量、與、.使用添加親 水基多糖類之研磨劑時的凹陷量。又，圖9爲平坦化終了 後的斷面圖，（A)圖係依習知製造方法進行平坦化時之斷 面圖’（B)圖係依第1實施形態之製造方法進行平坦化的斷 面圖。 ， 圖6所示之試樣A係使用習知之研磨劑（未添加親水基多 糖類），試樣B係使用添加親水基多糖類之研磨劑。 如圖6所示，於使用習知研磨劑之CMP法中，會產生 3 000 A左右之凹陷，但使用添加親水基多糖類之研磨劑 1 8，凹陷爲500 A左右，可改善至約6分之1。 又，試樣A及試樣B如圖9(A)及（B)所·示，均使用具有同 —圖案者。又-，圖9 (A )及（B )中所示之虚線8係表現阻擋膜 2之表面位置。 -如此，若依據第1實施形態所使用之C Μ P法，矽膜7埋入 溝部5 ’於平坦化步驟中，可減少發生於矽膜7表面之凹陷 量。 又’使第1實施形態之矽膜7埋著，進行平坦化之步驟， 係例如使用於雙極型1C所使用的開溝（trench)型元件分 離。對深溝型元件分離使用上述C Μ P法，可使其他的膜很 難殘留於矽膜7的窪部9，更降低配線間短路發生的機率。 結果，可進一步提昇使用深溝型元件分離之半導體.積體電 _ - 11 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（297公釐） ----------Ά — (锖先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 410395 B7 五、發明説明（9 ) 路裝置的製造堪用率。 …. '· 又，矽之結晶構造爲單結晶、非晶質、多結晶之任一者 均可。. 進一步’矽亦可使用含有導電性雜質者（dopedsilicon)、 不含導電性雜質者（und〇pedsiIicon)之任一者。 圖7係表示本發明第2實施形態之平坦化步驟，（a )圖〜（E) 圖分別爲斷面圖。第2實施形態之平坦化步驟，係將絕緣 物埋入於形成在基板之溝部内，再進行平坦化，以形成元〜 件分離區域，即有關 STI(Shallow Trench Isolation)法。 首先’如圖7(A)所示，於矽基板1之上形成矽膜（si)或 氮化矽膜（Si3N4)作爲研磨阻擋膜22。然後，於阻擋膜22 之上塗布光阻劑，形成光阻層2 3。繼而，於光阻層2 3上形 成對應於STI形成圖案之窗口 24。 其次，如圖7 ( Β )所示，使用光阻層2 3作爲光罩，蝕刻阻 擋膜22及矽基板1，於矽基板【上形成對應於STI形成圖窜. 之溝邵2 5。溝邵2 5之大小爲例如幅〇. 3 " m以上 '深0.5 " m。然後，除去光阻層2 3。 其次，如圓7(C)所示，氧化露出於溝部25之矽基板1的 表面，形成氧化矽膜（S i 0 2)。然後，於矽基板1之上方堆 積二氧化矽，形成比溝部25之深專還厚的氧化矽膜27。藉 此，使溝部2 5被氧化矽膜埋著。 其次，使用圖2所示之CMP裝置，使氧化矽膜27表面之 凹凸平坦化。此時之研磨狀態表示於圖7 (D )。 -如圖7(D)所示，與第1實施形態同樣地，使用親水基多 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) d. * * 410395 A7 B7 五、發明説明（10 ) 糖類例如添加有羥乙基纖維金-之研磨劑i 8，以使氧化珍膜 27進行化學式機械研磨（CMP)。此時，研磨劑18中因添 加有羥乙基纖維素’故於氧化矽膜2 7的表面，同於第1實 施形態般，會形成有機物之被膜19。藉被膜19，氧化矽膜 27之凹部從化學式触刻被保護，同時僅氧化珍膜27之凸部 被機械式研磨與化學式蚀刻徐緩減低。，不久，如圖7 (E)所 示般’氧化硬膜27之表面形成平坦化’而埋入溝部25之内 部。藉此，S TI進行完成。〜 ' 圖10爲STI完成後之斷面圖，（A)圖係以習知之製造方法 製造時之斷面圖，（B)圖爲以第2實施形態之製造方法製造 時之斷面圖。 如圖10(A)所示般，使用習知之研磨劑（未添加親水基多 糖類）時，氧化矽膜27之表面會有窪部9((1丨511丨1^)擴大發 生。但，如圖1 0 ( B )所示般，使用一添加親水基多糖類之 研磨劑1 8 ’可減小發生於氧化矽膜2 7之窪# 9的大小。藉 由窪部9之尺寸的縮小，於窪部9中其他的膜很難殘留，配 線間短路發生之機率會變得更低。因此，可提高使用S TI 之半導體積體電路之製造堪用率。 經濟部中央標準局員工消費合作社印製 - 一 I —^1 1 1- - *、— - H (請先閲讀背面之注意事項再填寫本頁) 如此，本發明係將矽埋入溝部中，不只進行平坦化的步 驟，也二氧化梦埋入溝部，進行平坦化之s TI步驟，亦具 有與第1實施形態同樣的效果，可直接使用。 又，使用於S TI步驟之絕緣物，可使用二氧化矽之外， 尚可使用氮化矽（s i 3N4)等。使用氮化矽時，可得到與二氧 化矽情形相同的效果。 -13- 本紙張尺度逋用中國國家摞準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 4103^5 Αν _____^__ 五、發明説明（11 ) 圖8係表7F本發明第3實施形態之平坦化步驟’（A)圖〜（E) 圖分別爲斷面圖。第3實施形態之平坦化步驟係將低電阻 金屬埋入形成於層間絕緣膜之溝部中，並進行平坦化以形 成内部配線，即有闞達馬新（damascene) &。 首先’如圖8 ( A)所示，於矽基板1之上形成氧化矽膜 (S102)作爲第1層層間絕緣膜3 1。使第1層層間絕緣膜3 1 之表面平坦化後，於第1層層間絕緣膜3丨之上形成氧化矽 膜（Si〇2)作爲第2層層間絕緣1膜32。然後，於第2層層間續 緣膜32之上塗布光阻劑，形成光阻層33。繼而，於光阻層 33上形成對應於内部配線形成圖案之窗口 34。 其次’如圖8 ( B )所示，使用光阻層3 3作爲光罩而蚀刻第 2層層間絕緣膜3 2 i於第2層層間絕緣膜3 2上形成對應於 内部配線形成圖案之溝部3 5。溝部3 5之大小例如爲幅0.3 "m以上、深0,4" m。然後，除去光阻層33。 《再者’如圖8(C).中.所示，於梦基板1之上方，堆積低電 阻金屬例如銅（Cu)，形成比溝部3 5深度還厚的金屬膜 37。藉此，以倉屬膜37埋著溝部35。 其次，使用圖2所示之CMP裝置，以使金屬膜37之表面 凹凸平坦化。此時之研磨狀態表示於圖8(D)。 如圖8(D)所示，與第1實施形態同樣地，使用一添加有 親水基多糖類例如羥乙基纖維素之研磨劑1 8，化學式機械 斫磨金屬膜37。此時，於研磨劑I8中添加羥乙基纖維素。 藉此，於金屬膜37的表面，與第1實施形態同樣地，形成 有機物的被膜1 9。藉被膜1 9從化學式蝕刻保護金屬膜3 7 -14 - Μ氏張尺度適周中國國家標準（CNS ) A4规格（210X297公釐） —^1. —II ti· n^i ^^^1 ^^^1 t ,\~/mt n»--SJ (請先閲讀背面之注意事項再填寫本頁} A7 B7 410395 五、發明説明（12 ) :凹邵，同時金屬膜37之凸部被機械式研磨與化學式蝕刻 会緩減低。不久，如圖8(E)所示般，金屬膜”之表面被平 坦化’而埋入溝部35的内部。藉此，内部配線Μ」 進行完成。 圖11爲内部配線完成後之斷面圖，（A)圖爲以習知製造 方法製造時之斷面圖，（B)_以第3實㈣態之製造方法 製造時的斷面圖。 如圖1 1(A)所示般，使用習知之研磨劑（未添加親水基多 糖類）時’於内郅配線37·η的表面，窪部9(凹陷）會擴大發 生。但，如圖1 1(B)所示，使用添加有親水基多糖類之研 磨劑18，發生於内部配線37_η之表面的窪部9尺寸會變 小。又，圖中虛線8 ’表示第2層層間絕緣膜3 2表面之位 置。因窪部9之尺寸變小，内部配線3 7_η的斷面積下降會 變小。因此’可抑制發生於一由達馬新法所形成之内部配 線3 7 - η的電阻値增加。 如此’本發明係藉由使用於將低電阻金屬埋入溝部，形 成内部配線之達馬新步驟，可得到所謂抑制電阻値增加之 效果。 又’達馬新步驟中所使用之低電阻金屬，係可使用斜 外，尚可使用鎢（W)、鋁（A1)、銀（a g)等。於使用此等低 電阻金屬時，可得到與使用銅情形相同的效果。 又，於第1〜第3實施形態中所使用的研磨劑，可如下般 變化。 首先，研磨粒-子除可使用氧化矽外，尚可例如氧化铯， -15- 本紙張尺度適用中國國家標準（CNS ) Α4规格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) %. 經濟部中央標準局貝工消费合作社印製 410395 A7 B7 -V' 經濟部中央標率局員工消費合作社印裝 五、發明説明（13 溶劑除可使用有機胺外，尚可例如.氫氧化鈉、氫氧化卸， 添加劑除使用乙基，纖維素外，肖可爲親水基多糖類例如 福祿南（Fururan)等。 [發明之效果] 如以上説明般，依本發明可提供一種能抑制發生於被研 磨膜之凹陷，且更減輕發生於平坦化後表面之凹凸的化學 式機械研磨法、及其研磨劑。 ^ 又，提供一種半導體裝置之製造方法，其係也用達成上 述目的之化學式機械研磨法，且可以堪用率佳地製造半導 體裝置。 [圖面之簡單説明] 圖1表VF本發明第1實施形態之平坦化步驟，（A)圖〜（C) 圖分別爲斷面圖。 圖2表示CMP裝置之概略剖面圖。 圖3表示本發明第1實施形態之平坦化步驟中yCMp步驟 之斷面圖。 圖4表示研磨之狀態，（A)圖及（B)圖分別爲斷面圖。 圖5爲平坦化終了後之斷面圖。 圖6係使用習知研磨劑時之凹陷量、與、使用本發明之研 磨劑時之凹陷量的比較圖。 圖7表示本發明第2實施形態之平坦化步驟，（A)圖〜（E) 圖分別爲斷面圖。 圖8表示本發明第3實施形態之平坦化步驟，（A)圖〜 圖分別爲斷面圖。 16- 尽紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇><297公釐） I '、，.装-- (請先聞讀背面之注意事項再填寫本頁) --------訂' 經濟部中央標準局員工消費合作社印製 410395 A7 ----- B7 五、發明説明（14 ) 圖9爲平坦化終了 I断面圖，（a)圖係依習知之製造方法 平坦化時之斷面圖，（B )圖係依第i實施形態之製造方法平 坦化時之斷面圖。 圖ίο爲sti^成後之斷面圖，（A)圖係依習知之製造方法 製造時心斷面圖，（B)圖係依第2實施形態之製造方法製造 時之斷面圖。 圖1 1爲内部配線冗成後之斷面圖，（A)圖係依習知之製 造方法製造時之斷面圖，（B )圖係依第3實施形態，之製造方 法製造時之斷面圖。 圖12表示使用習知CMP法之平坦化步驟，（A)圖〜（E)圖 分別爲斷面圖。 圖13表不配線間短路之圖，（A)圖爲平面圖，圖爲沿 著（A)圖中之B-B線的斷面圖’（c)圖爲沿著（A)圖中之c_ C線的斷面圖。 圖I4爲半導體積體嚅路裝置之斷面'•圖.V : [符號之説明] 1.. ..矽基板 2、 2 2 ....研磨阻擋膜 3、 . 2 3、3 3 , , · ·光阻層 4、 24、34 ….窗口 5、 2 5、3 5 ....溝部 6、 2 6 ....氧化矽膜 7.. ..矽膜 9.. ..窪部 -17- 本紙乐尺度適用中國國家標準（CNS ) A4規格（2tOX297公釐） (請先聞讀背面之U意事項再填寫本頁) ,τ
Claims (1)
- A8 B8 C8 D8 六、申請專利範圍 1. —種化學式機械研磨法’係使表面具有四凸之被研磨膜 —面進行機械式研磨一面進行化學式蚀刻’其特徵在於 具備如下步驟： 於前述被研磨膜之表面形成一可阻止化學式蚀刻的被 膜； 藉前述被膜保護被研磨膜之凹部，同時藉機械式研磨 除去形成於被研磨膜凸部之被膜，而使被研磨膜之凸部 露出，並使前述被研磨膜之凸部進行機械式研磨及化學 式I虫刻_。 2. 根據申請專利範園第1項之化學式機械研磨法，其中前 述被膜含有有機物。 3. 根據申請專利範園第1項之化學式機械研磨法，其中前 • 述被膜係於一含有用以機械式研磨前述被研磨膜之研磨 粒子、且化學式地進行蝕刻被研磨膜之研磨劑中，添加 一可於被研磨膜表面形成阻止化學式蝕刻之被膜的物質 而形成者。 4‘根據中請專利範園第3項之化學式機械研磨法，其中形 成前述被膜之物質爲親水基多糖類。 經濟部中央操準局負工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 5. —種使用於化學式機械研磨法之研磨劑，係使表面具有 凹凸之被研磨膜一面進行機械式研磨，一两進行化學式 蝕刻，其特徵在於：於含有用以機械式辧磨前述被研磨 膜之研磨粒子、且化學式地進行蚀刻被研磨膜之研磨劑 中，添加一可於被研磨膜表面形成阻止化學式蝕刻之被 膜的物_質。 -19· 本紙張尺度通用肀國國家標準（CNS ) Μ規格（21〇χ297公嫠） A8 B8 C8 DE 7. 410395 六、申請專利範圍 根據申請專利範園第5項之使·用於化學式機械研磨法之 研磨劑，其中形成前述被膜之物質爲親水基多糖類。々 一種半導體裝置之製造方法，其特徵在於具備如下之 驟： ’ 於基體之一表面形成溝之步躁；. 於前述一表面之上形成埋著前述溝之膜的步驟； 使用一種研磨劑可使前述膜之表面平坦化之步驟，而 該研磨劑係於一含有用以機械式_研磨前述膜之研磨粒 子、且化學式地蝕刻前述膜之研磨劑中，添加一可於前 述膜之表面形成阻止前述化學式蝕刻之被膜的物質。 (請先聞讀背面之注意事^再填寫本瓦) 訂 經濟部中央標準局f工消費合作社印製 -20 本紙張尺度適用中國國家標準（CNS > A4規格（210x297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25951296A JP3265199B2 (ja) | 1996-09-30 | 1996-09-30 | 化学的機械研磨法、化学的機械研磨法に用いる研磨剤および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW410395B true TW410395B (en) | 2000-11-01 |
Family
ID=17335141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW086114330A TW410395B (en) | 1996-09-30 | 1997-09-30 | Chemical mechanical polishing method, polisher used in chemical mechanical polishing and method of manufacturing semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5981394A (zh) |
| JP (1) | JP3265199B2 (zh) |
| KR (1) | KR100282240B1 (zh) |
| TW (1) | TW410395B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW476777B (en) * | 1998-08-31 | 2002-02-21 | Hitachi Chemical Co Ltd | Abrasive liquid for metal and method for polishing |
| KR100366619B1 (ko) * | 1999-05-12 | 2003-01-09 | 삼성전자 주식회사 | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 |
| JP2001077060A (ja) * | 1999-09-08 | 2001-03-23 | Toshiba Corp | 半導体装置の製造方法 |
| US6500729B1 (en) * | 2000-06-02 | 2002-12-31 | Agere Systems Guardian Corp. | Method for reducing dishing related issues during the formation of shallow trench isolation structures |
| EP1345735A1 (en) * | 2000-12-22 | 2003-09-24 | Koninklijke Philips Electronics N.V. | Method and apparatus for chemical-mechanical polishing (cmp) using upstream and downstream fluid dispensing means |
| US6811470B2 (en) * | 2001-07-16 | 2004-11-02 | Applied Materials Inc. | Methods and compositions for chemical mechanical polishing shallow trench isolation substrates |
| US6677239B2 (en) | 2001-08-24 | 2004-01-13 | Applied Materials Inc. | Methods and compositions for chemical mechanical polishing |
| US7199056B2 (en) * | 2002-02-08 | 2007-04-03 | Applied Materials, Inc. | Low cost and low dishing slurry for polysilicon CMP |
| US7063597B2 (en) | 2002-10-25 | 2006-06-20 | Applied Materials | Polishing processes for shallow trench isolation substrates |
| JP2005294798A (ja) * | 2004-03-08 | 2005-10-20 | Asahi Glass Co Ltd | 研磨剤および研磨方法 |
| US20060088976A1 (en) * | 2004-10-22 | 2006-04-27 | Applied Materials, Inc. | Methods and compositions for chemical mechanical polishing substrates |
| US20090056744A1 (en) * | 2007-08-29 | 2009-03-05 | Micron Technology, Inc. | Wafer cleaning compositions and methods |
| US8492277B2 (en) * | 2010-03-16 | 2013-07-23 | Rohm And Haas Electronic Materials Cmp Holdings, Inc | Method of polishing a substrate comprising polysilicon and at least one of silicon oxide and silicon nitride |
| US20150021513A1 (en) | 2013-07-17 | 2015-01-22 | Yun-jeong Kim | Cmp slurry composition for polishing an organic layer and method of forming a semiconductor device using the same |
| KR102115548B1 (ko) | 2013-12-16 | 2020-05-26 | 삼성전자주식회사 | 유기물 세정 조성물 및 이를 이용하는 반도체 장치의 제조 방법 |
| CN104078346A (zh) * | 2014-07-23 | 2014-10-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件的平坦化方法 |
| CN108098570A (zh) * | 2017-12-15 | 2018-06-01 | 苏州新美光纳米科技有限公司 | 抛光组件及其抛光工艺方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3060714B2 (ja) * | 1992-04-15 | 2000-07-10 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| JPH07111962B2 (ja) * | 1992-11-27 | 1995-11-29 | 日本電気株式会社 | 選択平坦化ポリッシング方法 |
| US5494857A (en) * | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
| JPH07249626A (ja) * | 1994-03-10 | 1995-09-26 | Toshiba Corp | 半導体装置の製造方法 |
-
1996
- 1996-09-30 JP JP25951296A patent/JP3265199B2/ja not_active Expired - Lifetime
-
1997
- 1997-09-26 US US08/938,154 patent/US5981394A/en not_active Expired - Lifetime
- 1997-09-30 KR KR1019970050207A patent/KR100282240B1/ko active IP Right Grant
- 1997-09-30 TW TW086114330A patent/TW410395B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3265199B2 (ja) | 2002-03-11 |
| JPH10106983A (ja) | 1998-04-24 |
| US5981394A (en) | 1999-11-09 |
| KR19980025155A (ko) | 1998-07-06 |
| KR100282240B1 (ko) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW410395B (en) | Chemical mechanical polishing method, polisher used in chemical mechanical polishing and method of manufacturing semiconductor device | |
| TW567550B (en) | Method of manufacturing semiconductor integrated circuit device | |
| KR100746883B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5168966B2 (ja) | 研磨方法及び研磨装置 | |
| JPH1116877A (ja) | 半導体素子の形成方法 | |
| US6924236B2 (en) | Manufacturing method of semiconductor device | |
| TW544811B (en) | Process of manufacturing semiconductor device and slurry used therefor | |
| TWI500749B (zh) | 使用適用於增加氧化矽移除之研磨組成物化學機械研磨基板之方法 | |
| JP2000301454A (ja) | 化学的機械研磨プロセス及びその構成要素 | |
| TWI242242B (en) | Apparatus and method for fabricating semiconductor devices | |
| JP4987254B2 (ja) | 半導体装置の製造方法 | |
| KR20000023012A (ko) | Ｃｍｐ 공정에서 금속 패턴의 디싱을 감소시키기 위한 조성 및 방법 | |
| US20080096385A1 (en) | Slurry composition for forming tungsten pattern and method for manufacturing semiconductor device using the same | |
| US20080261402A1 (en) | Method of removing insulating layer on substrate | |
| US6001708A (en) | Method for fabricating a shallow trench isolation structure using chemical-mechanical polishing | |
| JP2000012543A (ja) | 半導体集積回路装置の製造方法 | |
| US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
| US6395635B1 (en) | Reduction of tungsten damascene residue | |
| US7504337B2 (en) | IC chip uniform delayering methods | |
| JP2002270566A (ja) | 洗浄液および半導体装置の製造方法 | |
| TW447050B (en) | Correction of metal damascene wiring topography using oxide fill and selective oxide chemical mechanical polishing with polish-stop layer | |
| JP2004022855A (ja) | 半導体装置の製造方法 | |
| TWI242481B (en) | Metal chemical mechanical polishing process for minimizing dishing during semiconductor wafer fabrication | |
| Wang et al. | Effects of underlying films on the chemical-mechanical polishing for shallow trench isolation technology | |
| TW525246B (en) | Process for the chemical-mechanical polishing of isolation layers produced using the STI technology, at elevated temperatures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |