TW486780B - A method for reducing dishing related issues during the formation of shallow trench isolation structures - Google Patents
A method for reducing dishing related issues during the formation of shallow trench isolation structures Download PDFInfo
- Publication number
- TW486780B TW486780B TW090113472A TW90113472A TW486780B TW 486780 B TW486780 B TW 486780B TW 090113472 A TW090113472 A TW 090113472A TW 90113472 A TW90113472 A TW 90113472A TW 486780 B TW486780 B TW 486780B
- Authority
- TW
- Taiwan
- Prior art keywords
- patent application
- film
- item
- scope
- dielectric material
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
柳780 五、發明說明(1 ) 本發明概有關於半導體裝置及其製造方法。尤有關於 一種製成淺槽隔離構造之方法。 在今日先進的半導體製造技術中,乃有大量的構件會 被設於愈形緊密的區域内,而來組合製成一積體電路裝 置。為了避免鄰近的裝置互相造成短路,及防止被設在密 集區域中的裝置之間互相洩漏,淺槽隔離(STI)構造已成為 半導體製造產業中一種普遍通用的構造。 形成一 STI構造的方法典型係在一矽基材上製成一槽 狀開孔’嗣以一絕緣材料來填滿該槽狀開孔。該絕緣材料 乃可用沉積技術,例如低壓化學蒸氣沉積(LPCVD)、高密 度電漿沉積(HDP),或其它可將一絕緣材料沈積在一槽狀 開孔中的任何方法等來製成。當該開孔填滿沉積的絕緣材 料之後,一平面化處理例如化學機械拋光(CMp)會被用來 將該表面平面化,而將可能生成於該槽狀開孔上方的任何 絕緣材料部份除去。 氮化物(如氮化矽Si#4)或其它的抗氧化物,及適當的 硬膜,通常會被用來作為矽蝕刻形成槽孔的硬罩,並作為 操作的拋光擋止層。於此方式中,該氮化物或其它硬 質的抗氧化膜會形成該槽狀開孔上方的頂部表面。硬膜較 為適宜係因為當在該STI構造的平面化拋光操作時,能具有 阻抗性以及選擇性。該等硬膜會有相對較低的去除率而較 適於作為拋光擋止層。 於形成該STI構造時,當拋光該絕緣材料及平面化該 STI構造的拋光操作,在該STI構造的頂面上造 陷” 本纸張尺度賴巾® g家標準(CNS)A4規格⑵〇 χ iAW. 訂 線' (請先閱讀背面之;1意事項4iu、rl'3本頁) 經濟部智慧財產局員工消費合作社印製 297公釐) 4
Λ: —η"· · Β< 發明說明(2 ) 時,將會產生問題。凹陷即表示在該槽孔中的絕緣材料之 頂面,變成凹下而低於該拋光擋止層如氮化矽之頂面的現 象典型地,忒STI構造的頂面中央部份會凹下而低於該 STI構造頂面的周緣部份。該STI構造的周緣通常會使槽狀 開孔的側邊向上延伸,而在該槽狀開孔的邊緣與抛光擔止 層的頂面相交。因此,在該等周緣上將會形成絕緣材料之 尖銳、朝上的突體。而該STI構造頂面的中央部份,可能會 相對於其邊緣部份凹下大約有500埃(A)之多。在該氮化物 拋光擋止層被完全除去,且該STI構造的整個頂部一致地凹 下之後,即會在該STI構造的頂面上留下500埃的高度差。 在該STI構造完成後,該等尖銳朝上的突體將會留在該 STI構造的邊緣處,其更會伸出於半導體基材的頂面上。該 等突體可能會伸於大部份STI構造上方有500埃之多,並亦 可能以甚至更大的距離伸出於周圍的半導體基材上方。聚 矽膜通常會被用來製成電晶體之閘極,並在半導體積體電 路中提供其它的連接功能。在該等STI構造的周緣由於凹陷 現象造成朝上之尖銳突體,而被聚矽膜延伸覆蓋之處,將 會形成一局部電場。此等局部電場係吾人極不願見到者, 因為其可能會使整個裝置產生各種電性變數問題。例如, 對一 MOSFET(金屬氧化物半導體場效應電晶體)裝置而 言,該等局部電場若生成於一電晶體之閘極,將會降低其 臨界電壓。又該STI構造因凹陷現象所造成的該等尖銳朝上 突體’亦會造成其它的電性問題而使該裝置故障,或者可 能須要附加的措施來彌補改變的參數特性,甚或兩者都合 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音ϋ'再3ώ、巧本頁) 裝 --線 經濟部智慧財產局員工消費合作社印製 486780 Λ; ___________Β:________ 五、發明說明(3 ) 發生。 因此可知乃亟須一種能製造具有平坦頂面之淺槽隔離 構造的方法,該頂面不會有尖銳的突體向上突伸而造成局 部電場。 為達到這些及其它的目的,本發明即在克服習知之形 成淺槽隔離構造的方法之缺點,而提供一種供製成更佳之 淺槽隔離構造的改良方法。本發明乃揭述用來製造具有完 全平坦上表面的低洩漏STI構造之材料、製法及構造等。本 發明亦提供一種方法可填補因凹陷所造成的空隙。該等空 隙會被以含矽之薄膜所填滿,該等矽膜乃呈沈積或氧化的 形式,而提供一種與被用來作為拋光擋止層之薄膜具有類 似拋光特性的材料。在該等空隙被填滿之後,一後續的拋 光步驟會被用來使該淺槽隔離構造形成完全平坦的上表 面。會造成該平面化的構造係因為,該矽膜或氧化的矽膜 之拋光率較近似於該拋光擋止層,而較不同於初始設在該 槽孔内的介電材料之拋光率。該具有丰坦上表面之淺槽隔 離構造的產生,將可消除爾後之局部電場的形成,因此能 製成較不易洩漏及造成其它參數失效的裝置。 應叫瞭解則述概括說明及以下的詳細說明皆為舉例而 已’並非作為本發明的限制。 圖式之詳細說明: 本發明最好能由以下詳細說明配合參閱所附圖式而來 瞭解。要強調的是,依據一般實務,在圖中之各種構造並 未依比例繪製。相反地,為了清楚起見,各構造的尺寸規 --------^---------^ I (請先閱讀背面之注意事項冉mrc:本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(ϋ 297公釐) 6 486780
五、發明說明(4 經濟部智慧財產局員工消費合作社印製 格乃被刻意地擴大或縮小。該等圖式中係包含下列各圖: 第1圖為一剖視圖示出在一拋光的STI構造中所形成的 碟狀凹陷; 第2圖為一剖視圖示出第〗圖所示之構造在加入一含矽 薄膜之後的狀態; 第3A圖為一剖視圖示出第2圖所示之構造在被依第一 實施例之拋光法來平面化後的狀態; 第3B圖為一剖視圖示出第2圖所示之構造在被依第二 實施例來氧化該含矽薄膜之後的狀態; 第4圖為一剖視圖乃示出依據第一與第二實施例所製 成之一完全平坦的STI構造; 第5圖為一剖視圖乃示出第4圖所示的STI構造被磨低 之後的狀態;及 第6圖為一剖視圖可供比較之用,乃示出習知技術的 STI構造,其含有不良的尖銳邊緣突伸於基材表面上方。 本發明乃提供一種方法,用以解決當形成淺槽隔離 (STI)構造時,發生有關凹陷的問題者。更具體而言,當以 習知方法來平面化STI構造而發生凹陷時,本發明可提供一 種方法來填滿因凹陷所造成的空隙,然後磨平該STi構造而 不會再造成任何的凹陷。依據本發明所形成的STI構造會具 有一完全平坦的頂面。在一連串處理操作被實施來除去該 拋光擋止層-通常為氮化矽膜,且該STI構造的頂面因磨除 氧化物的操作而低降之後,所造成的結構物將不會有朝上 突出的銳緣,其即會在被設於該STI構造上方的半導體材 本纸張尺度適用中國國家標準(CNS)A4規格(2】〇χ297公釐 --------------裝--- (請先閱讀背面之注意事項再4艿本頁) · .線· 7 - 經濟部智財產局員工消費合作社印¾ 486780 Λ; ----—--— Γ>:___ 五、發明綱(5 ) " ' ~- 例如聚矽中,造成不良的局部電場者。因沒有該等會負面 ^響電性變數’並會破壞裝置功能的局部電場,故能產製 南良率的半導體裝置。 、第1圖係示出-淺槽隔離構造之例,其在接受本發明的 方法處理之前,乃具有碟狀凹陷現象。第㈤所示的構造係 用以呈顯該STI構造被以拋光處理例如化學機械抛光等所 造成的凹陷問題。會造成該凹陷係因為用以填補該等槽孔 的沉積介電材料,比所使用的拋光擋止層具有更高的抛光 率。該等沉積的介電材料典型係由各種任何的化學蒸氣沉 積(CVD)技術所製成者。而為能確實地將沉積的介電材料 由該拋光擋止層上完全去除,將會使用相當足量的拋光, 故會使在槽孔内的介電材料之頂面凹陷,而低於該拋光擋 止層的表面。在此要強調的是,該實施例所示的特定細節 係僅為舉例而已。任何由CMp或其它拋光方法所製成的 STI構造而具有凹陷現象者,皆可同樣地以本發明的方法來 平面化,以消除該最後製成之STI構造上的不規則頂面,包 括銳緣等。 在第1圖所示的實施例中,該淺槽隔離構造25係形成於 槽狀開孔4内’其係由頂面1 〇向下延伸,通過拋光擋止層8, 穿過接面氧化物膜12,而進入半導體基材2中。在一實施例 中,該槽狀開孔4乃可藉一蝕刻操作來形成,其會連貫地蝕 穿該拋光擔止層8及接面氧化物膜12,而去除該等膜層並繼 續伸入該基材2中,來蝕成該槽狀開孔4。傳統的蝕刻方法 皆可被使用。在一實施例中,半導體基材2乃可為一矽晶 本纸張尺度適用中國國家標準(CNS)A4規格(2】〇χ297公釐) --------^---------^ — ί請先閲·讀背面之注意事項44¾本頁) 486780 Λ; D7 五、發明說明(6 經;#-部智慧財產局員工消費合作社印製
圓,即如一般使用於半導體製造業中者。在一實施例中, 該接面氧化物膜12乃可為一種熱生成的二氧化矽,或氧化 物膜而具有50至200埃的厚度者,但具有不同厚度的其它接 面氧化物膜亦可被選擇使用。 拋光擋止層或頂層8依據該較佳實施例係為一氮化石夕 膜’但其它相對較硬而能阻抗拋光的抗氧化膜亦可使用。 该頂層8將被選為具有低拋光率,或高拋光阻抗性者,以供 拋光狀態使用。雖該頂層8在不同的實施例中亦可為氮化矽 以外的其它薄膜,但以下所述之該頂層8係指氮化矽,或簡 單地直稱氮化物膜8。該氮化物膜8可包含1〇00至25〇〇埃範 圍内的厚度。在一實施例中,該接面氧化物膜12及氮化物 膜8的總厚度係可為1600至2〇〇〇埃。在一實施例中,該槽狀 開孔4的槽深20乃可約為3500至6500埃左右。 如前所述,該槽狀開孔4乃可藉蝕刻製成,且係在形成 該ST1構造25之前先製成。該槽狀開孔4係可向下延伸進入 該基材2中大約2500至3500埃的深度22,乃依不同的實施例 而定。該槽狀開孔4的寬度24係可為0J微米或更大,而於 較佳實施例中乃為〇·β()·5微米。在—較佳實施例中,該 槽深20與槽寬24將被選為其縱橫比(即槽深2〇 :槽寬24)不 超過6.0。 該STI構造25係⑮-介電材料膜沉積至超過該氣化物 膜8的頂面10,並在該槽狀開孔4中將其填滿來製成者。該 介電材料6-般係為由各種CVD方法所製成之氧化物膜。 依據一未示出的實施例,在形成介電材料6之前, 〇〇 --------------^--- (請先閱·讀背面之;±意事項冉項巧本頁) ήιτ· --線·
486780
五、發明說明(7 ) 〜300埃厚度的熱生成氧化物層,乃可附加地被生成於該開 孔4的内表面上,以彌補任何蝕刻的瑕疵,並防止後續的清 潔處理所可能造成的瑕,疵。 CMP或其它的拋光技術乃可被用來除去該介電材料6 生成於該氮化物膜8的頂面10所形成之平面上方的部份。為 月b確保將介電材料6超過該頂面1 〇的部份完全地去除,該抛 光技術會被進行至可能會稍微低於該氮化物膜8之頂面1〇 的一點處。氮化物膜8係因其相對較高的硬度而被選用,因 此可阻抗拋光的磨除。填滿該槽孔的介電材料6乃含有比該 氮化物膜8更高的拋光率。當該介電材料6係由高密度電漿 CVD以外之方法所形成時,此差異將會更為明顯。因此, 在cmp或其它的拋光技術被用來平面化該構造,而將頂 面10上方的介電材料6部份除去之後,即會形成碟狀凹陷。 經濟部智慧財產局員工消費合作社印製 該碟狀凹陷乃可說是生成於該槽孔内之811構造頂面 的凹陷部份。其頂面丨8會相對於氮化物膜8的頂面而稍呈凹 曲下沈。該下沈部份中所形成的空隙乃被示為空隙區14。 其亦可看出該STI構造25的頂面18會在一較低點17處,比在 其邊緣15處更朝向該sti構造25的中心,因此該sti構造25 會具有一凸升的周緣部份。故該空隙區14會形成於槽孔4 中之STI構造25的上方。而呈現出一未填滿的槽孔4區域存 在於氮化物膜8之頂面1〇所形成的平面下方。該空隙區14 的最大深度16可約為500埃或更大。尖銳的朝上突體會生成 於孩槽孔4内之STI構造25的邊緣15處。本發明即有關以一 種能在後續的平面化步驟中避免再出現凹陷現象的方法, 本紙張尺度適用中國國豕標準(CI\\S)A4規格(210 X 297公爱) 10 "+00/011
五、發明說明( 經卷部智慧財產局員工消費合作社印製
來填補然後平面化該1隙區者。於此並請瞭解,示於該STI 構仏邊緣的朝上尖銳突體係僅為舉例而已,並非用來限制 由於凹陷所形成之表面不規則狀態。 第2圖乃示出矽膜26被覆設在該頂面1〇上,並填滿於槽 孔4上的空隙區14中。該矽膜%乃可為多晶矽或非結晶石^ 膜,而可由傳統的方法來製成。該矽膜26亦可為一摻雜或 非摻雜膜。矽膜26乃包含蓋部3〇填入前述之空隙區14中。 矽膜26可具有500至25〇〇埃的厚度,但其它不同的厚度亦可 被使用,而可提供矽膜26來填滿第!圖所示的空隙區14。 第3 A圖係示出本發明第一實施例之處理過後的後續 步驟。矽膜26(如第2圖所示者)會被以CMp或其它的手段來 由該氮化物膜8的頂面1〇上方除去。而該蓋部3〇會存留在槽 孔4中並填滿該空隙區14。矽膜%(如第2圖所示)乃具有與 該氮化物膜8相同的拋光率。即該矽膜26之拋光率會更相似 於該氮化物膜8,而非該介電材料6。因此,在該拋光過程 中,乃可避免發生凹陷現象。而被拋光後的STI構造25即可 含有完全平坦的頂面3 1,其將能夠與該氮化物膜8的頂面i 〇 共平面。 第4圖乃示出第3A圖的STI構造在被施行一熱氧化處 理來氧化該矽膜26之蓋部30的狀況。該氧化處理係可為一 快速熱退火(RTA)或烘爐氧化處理。其氧化溫度可為550至 1100 C乃依不同實施例而定。氧化時間在rTA氧化可由3〇 秒至5分鐘。而烘爐熱氧化處理則可由3〇分鐘至2小時。當 在氧化處理時’第3A圖中所示的蓋部3〇會轉化成二氧化矽 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公爱) 11 壯衣· I I (請先間讀背面之注意事項冉城3本頁) 訂: ;線· Λ7 五、發明說明(9 ) 或氧化物蓋130。可以看出該STI構造25乃完全填滿該槽孔 4 ’而包含介電材料6及氧化物蓋130。該STI構造25會含有 几全平坦的頂面31,其係與該氮化物膜8的頂面1〇共平面。 依據本發明之一第二實施例,第3B圖乃示出在完成第 2圖之構造的後續步驟。依據該第二實施例,第2圖所示的 構U會被以於第4圖中所述的氧化技術來氧化。該氧化製程 會將示於第2圖中的矽膜26轉化成第3B圖所示的氧化物膜 126。該氧化物膜126乃包含蓋部13(),即位於該槽孔*上方 如第1圖所示之空隙區14的部份。該藉熱氧化·石夕膜所形成 的氧化物膜126,其拋光特性會較類似於該氮化物膜8,而 不似於由CVD法所製成的介電材料6。該氧化物膜126乃具 有一相似於氮化物膜8的拋光率。因此,當第3B圖所示的 構造被以CMP或其它技術來拋光時,即會產生如第4圖所 示的平面化構造。第4圖所示的構造乃如先前所述,當依該 第二實施例來製成時,其亦包含該蓋部i 3〇及完全平坦的頂 面3 1 ’該頂面3 1係實質與氮化物膜8的頂面1 〇共平面。 本發明之一特性與優點係於第4圖中所示的sti構造會 具有一完全平坦的頂面3 1。碟狀凹陷將可被消除。當使用 傳統方法來進行後續的處理操作,以除去該氮化物膜8及底 下的接面氧化物膜12時,該STI構造25的頂面31在去除操作 中雖可能會變低,但仍會保持大致平坦。第5圖係示出該 STI構造25在各種傳統製程已被完成,而除掉第4圖所示之 氮化物膜8及接面氧化物膜12後的狀態。在一實施例中,該 氮化物膜8乃可在一溫度超過16(rc的熱磷酸中被蝕掉去 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) --------訂---^-------線— 一 (請先閱讀背面之注意事項再填寫本頁) 12 486780 經濟部智慧財產局員工消費合作社印¾ Λ7 ____ Γ>7 五、發明說明(10 ) 际,叫孩接I&乳化物膜1 2則可後續以氫氟醍來侵蝕去除。 在除掉該氮化物膜8之前,乃可依據一般的方法而選擇性地 進行一習知的析除程序,來除掉任何生成於該氮化物膜8 上的微量氧化物。 由圖中乃可看出該STI構造25含有一頂面33,其得以一 大約50至500埃的距離35高出於基材2的頂面3上,乃視該等 膜層8與12的原來厚度,及用來除掉它們的技術而定。在不 同的實施例中,該距離35亦可採用其它數值,包括〇。該 STI構造25的上部邊緣37等,乃可依用來除去膜層8與丨2等 之處理操作的結果而呈直角或圓曲狀。但可看出該等邊緣 37不會含有尖銳的朝上突體,且該頂面33的周緣亦不會相 對於該頂面33的中心而凸升。該頂面33係相當地平坦。本 發明之一優點係,後續生成的聚矽或其它半導體薄膜,在 延伸覆蓋於第5圖所示的S·造上時,冑不會有形成局部 電場的作用。 弟6圖係僅供比較之用,而示出使用習知方法所製成的 sn構造25,其在邊緣處乃含有尖銳朝上的突體39。當有一 後續形成的聚石夕或其它半導體薄膜覆設在第6圖所示之習 则構造上時’且該構造並非依據本發明來製成者,則在 ,聚^其它半導體薄膜(未示峨蓋該等升高突㈣之 處’將會形成不良的局部電場。 使用的是’本發明係在製成淺槽隔離構造,而 使用I知的拋光技術來平面化於該槽孔内的沈 時,提供-種方法來克服所產生的 膜 曰現象者。本發明的 -------------裝--------訂---1------線 (請先閱讀背面之注意麥項再iu,;'::'本頁)
經濟部智慧財產局員工消費合作社印製 Λ7 — I)< 發明說明(11 ) 方法乃可應用於各種的STI或其它的構造,其含有介電材料 设於一槽孔中,並具有一頂面凹陷低於設有該槽孔的表面 者。 以上所述僅為說明本發明的原理。應可瞭解專業人士 將可得知各種不同的設計,其雖未被詳述或示出於此,但 仍應用本發明的原理,而包含於其精神與範圍中。例如, 本發明的方法乃可被用來修正當有任何其它裝置被製成於 一槽孔中,而以拋光技術平面化時所產生的凹陷問題。此 外,該凹陷現象會造成該STI構造中的表面不規則狀,而非 僅如所不的尖銳突緣。 於此所述之所有舉例及條件用語皆僅供說明之用,以 幫助閱讀者瞭解本發明的原理及發明人對該領域所提供的 概念,而並非作為該等詳揭之例與條件的限制。又,於此 所述有關本發明之原理、態樣與實施例之說明,以及其具 體之各例等,係、皆含括其構造與功能上的等效實施。而且, 該等效實施乃包含目前已知的等效物以及未來可能發展出 的等效物,即,任何可能被發展出的元件,其能達成相同 的功能而不論其構造㈣。因此,本發明的範圍並不僅限 於在此所示及描述的實施例。本發明之範圍與精神乃被陳 明於所附之申請專利範圍中。 本紙張尺度適用中國國家標準(CNS)A4規格(2】〇 χ 297公爱) I 丨 · I I I I I I I 一,。, ·1111111» I— — — — — — — — — — — — I. (請先閱讀背面之;1.意事項4填寫本頁) 14 486780 五、發明說明(i2 ) 元件標號對照
2...半導體基材 20...槽深 3...頂面 24…槽寬 4...槽狀開孔 25...淺槽隔離構造 6...介電材料 26...矽膜 8···拋光擔止層(氮化物膜) 30...蓋部 10...頂面 3 1...頂面 12…氧化物膜 3 3...頂面 14...空隙區 37…上部邊緣 15...邊緣 39...尖銳朝上突體 16...空隙最大深度 126…氧化物膜 17...較低點 130…氧化物蓋 18...頂面 (請先閱讀背面之注意事項成::叫寫本頁) 經舍部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公釐) 15
Claims (1)
- 種供形成淺槽隔離構造的方法,包含以下步驟·· (a) 提供一基材具有由一第一材料製成之上表面, 開孔由該上表面向下延伸,該開孔係部份地裝填一 經濟部智慧財產局員工消費合作社印製:電材料’並在由該上表面所形成之一上部平面的下方 含有一空隙區; (b) 沉積一矽膜覆蓋該上表面並填滿該空隙區; (c) 熱氧化該矽膜而將該矽膜轉化成二氧化矽膜; 及 ' ’ ⑷除掉在該上部平面上方之二氧化矽膜的部份。 ::專利乾圍第1項之方法,其中該步驟⑷乃包括形 二氧化矽之蓋部留存在該空隙區中並將之填滿,該 蓋4具有_頂面係與前述之上表面實質地共平面。 3.如申請專利範圍第1項之方法,其中該第-材料包含氮 申明專利範圍第1項之方法,纟中該步驟⑻乃包含沉 積一種多晶矽膜或非結晶矽膜。 申。用專利範圍第1項之方法,#中該步驟⑷乃包含化 學機械拋光。 申π專利圍第1項之方法,其中該步驟⑷乃包含在 50 C至11OG C溫度範圍内之一種快速熱退火或供爐氧 化處理。 士申明專利範圍第1項之方法,其中該介電材料係由化 學蒸氣沉積法所製成。 8·如申請專利範圍第1項之方法,其中該步驟⑷乃包括提本紙張尺&_中關家標準(CNS)A4規格(― 297公釐)16 、申請專利範圍 供-半導體基材具有該第_材料設於其上,該開孔係延 伸貫穿該第—材料’並以25⑼至35GG埃的深度伸入該半 導體基材中。 9.如申請專利範圍第旧之方法,其中該步驟⑷乃包含下 列步驟: (1) 提供一半導體基材具有該第一材料設於其上; (2) 蝕刻該開孔貫穿該第一材料,並向下伸入該半 導體基材中; (3) 將該介電材料膜沉積在該上表面上並填滿該開 1 ;及 (4) 除掉該上表面上方的介電材料膜部份,並使在 違開孔内之介電材料的上水平面凹陷而低於前述之上 部平面’以形成該空隙區。 m 線 10:申請專利範圍第9項之方法’其中該第一材料係包含 虱化矽並被設在另一生成於該半導體基材上之二氧化 矽膜上,且該步驟(2)乃包括蝕刻該開孔貫穿該另一二 氧化矽膜。 η.如申請專利範圍第9項之方法’其中該步驟⑷乃包括化 學機械拋光。 申請專利範圍第!項之方法’更包含步驟⑷即除去該 弟’一材料。 13·—種供形成淺槽隔離構造的方法,包含以下步驟· (a)長:供一基材具有由一第一材料製成之上表 及一開孔由該上表面向下延伸,該開孔係部份地裝填一 本紙張尺度適用中國國家標準(CNS)A4規格(2IG X 297公爱 A8 B8 C8 D8經濟部智慧財產局員Η消費合作社印製介電材料,並在由該上表面所形成之一上部平面的下方 含有一空隙區; (b) 沉積一矽膜覆蓋該上表面並填滿該空隙區,· (c) 除掉在該上部平面上方的矽膜之第一部份;及 (d) 氧化被沉積在該空隙區中之該矽膜的第二部 份,而將該矽膜的第二部份轉化成二氧化矽材料。 14·如申請專利範圍第13項之方法,纟中該步驟⑷乃包括 製成該矽膜的第二部份留存在該空隙區中並將之填 滿’而該第二部份具有_頂面係與前述之上表面實質地 共平面。 15. 如申請專利範圍第13項之方法,其中該第―材料包含氣 化矽。 16. 如申請專利範圍第13項之方法’其中該步驟⑷乃包含 化學機械拋光。 17. 如申請專利範圍第13項之方法,其中該步驟⑷乃包括 提供—半導體基材具有該第_材料設於其上,該開孔係 延伸貫穿該第-材料,並以25⑻至3_埃的深度伸入該 半導體基材中。 18·如申請專利範圍第13項之方法,其中該步驟⑷乃包含 下列步驟: ⑴提供_半導體基材具有該第—材料設於其上; ,(2)_該開孔貫穿該第-材料,並向下伸入該半 導體基材中; 將β 電材料膜沉積在該上表面上並該開本紙張尺度_巾關家標HNS)A4規格(21^ 297公釐)18 爐 化 /、、申凊專利範圍 子L ;及 (4)除掉該上表面上方的介電材料膜部份,並使在 ^開孔内之介電材料的上水平面凹陷而低於前述之上 部平面,以形成該空隙區。 19·如申請專利範圍第13項之方法,其中該步驟⑷乃包含 &550C至1100 °C溫度範圍内之一種快速熱退火或烘 氧化處理。 20.如申凊專利|巳圍第13項之方法,其中該介電材料係由 學蒸氣沉積法所製成。 ---------------- (請先閱讀背面之注意事項再填寫本頁) 線· •經濟,部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 19
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/586,384 US6500729B1 (en) | 2000-06-02 | 2000-06-02 | Method for reducing dishing related issues during the formation of shallow trench isolation structures |
Publications (1)
Publication Number | Publication Date |
---|---|
TW486780B true TW486780B (en) | 2002-05-11 |
Family
ID=24345514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090113472A TW486780B (en) | 2000-06-02 | 2001-06-04 | A method for reducing dishing related issues during the formation of shallow trench isolation structures |
Country Status (4)
Country | Link |
---|---|
US (1) | US6500729B1 (zh) |
JP (1) | JP5239107B2 (zh) |
GB (1) | GB2368460B (zh) |
TW (1) | TW486780B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7514336B2 (en) * | 2005-12-29 | 2009-04-07 | Agere Systems Inc. | Robust shallow trench isolation structures and a method for forming shallow trench isolation structures |
CN105702573B (zh) * | 2014-11-27 | 2019-03-26 | 联华电子股份有限公司 | 平坦化半导体装置的方法 |
FR3054927B1 (fr) * | 2016-08-04 | 2018-07-13 | Soitec | Procede de fabrication d'une structure de semi-conducteur |
CN113611663A (zh) * | 2021-08-23 | 2021-11-05 | 上海芯物科技有限公司 | 一种半导体表面平坦化的方法及制得的半导体和用途 |
US20230129131A1 (en) * | 2021-10-25 | 2023-04-27 | Soitec | Method for manufacturing a semiconductor structure |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5189501A (en) | 1988-10-05 | 1993-02-23 | Sharp Kabushiki Kaisha | Isolator for electrically isolating semiconductor devices in an integrated circuit |
JP2597022B2 (ja) | 1990-02-23 | 1997-04-02 | シャープ株式会社 | 素子分離領域の形成方法 |
US5376222A (en) * | 1991-09-04 | 1994-12-27 | Fujitsu Limited | Polishing method for polycrystalline silicon |
JP3265199B2 (ja) * | 1996-09-30 | 2002-03-11 | 株式会社東芝 | 化学的機械研磨法、化学的機械研磨法に用いる研磨剤および半導体装置の製造方法 |
JP3904676B2 (ja) * | 1997-04-11 | 2007-04-11 | 株式会社ルネサステクノロジ | トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 |
US5872045A (en) * | 1997-07-14 | 1999-02-16 | Industrial Technology Research Institute | Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation |
US6136664A (en) * | 1997-08-07 | 2000-10-24 | International Business Machines Corporation | Filling of high aspect ratio trench isolation |
JPH1187487A (ja) * | 1997-09-03 | 1999-03-30 | Oki Electric Ind Co Ltd | 選択酸化方法 |
JPH11284061A (ja) * | 1998-03-31 | 1999-10-15 | Kawasaki Steel Corp | 半導体装置の製造方法 |
US6303461B1 (en) | 1998-12-23 | 2001-10-16 | United Microelectronics Corp. | Method for fabricating a shallow trench isolation structure |
JP3450221B2 (ja) | 1999-04-21 | 2003-09-22 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
TW429514B (en) * | 1999-10-06 | 2001-04-11 | Mosel Vitelic Inc | Planarization method for polysilicon layer deposited on the trench |
US6316331B1 (en) * | 2000-10-13 | 2001-11-13 | Vanguard International Semiconductor Corp. | Method of making dishing-free insulator in trench isolation |
-
2000
- 2000-06-02 US US09/586,384 patent/US6500729B1/en not_active Expired - Lifetime
-
2001
- 2001-06-04 TW TW090113472A patent/TW486780B/zh not_active IP Right Cessation
- 2001-06-04 JP JP2001168642A patent/JP5239107B2/ja not_active Expired - Fee Related
- 2001-06-04 GB GB0113492A patent/GB2368460B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2368460A (en) | 2002-05-01 |
JP2002076110A (ja) | 2002-03-15 |
GB2368460B (en) | 2005-01-05 |
JP5239107B2 (ja) | 2013-07-17 |
US6500729B1 (en) | 2002-12-31 |
GB0113492D0 (en) | 2001-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7915173B2 (en) | Shallow trench isolation structure having reduced dislocation density | |
US6566224B1 (en) | Process for device fabrication | |
JP2004363595A (ja) | ポリシラザンをベースとする材料による高アスペクト比の分離構造体の充填 | |
JP2004363595A5 (zh) | ||
TW379406B (en) | Shallow trench isolation method | |
JPS62500134A (ja) | 半導体デバイス内の電気コンタクト | |
TW392308B (en) | Method of making metal oxide semiconductor (MOS) in IC | |
TW405212B (en) | The flatten process of interlayer dielectric | |
TW471056B (en) | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing | |
TW400605B (en) | The manufacturing method of the Shallow Trench Isolation (STI) | |
TW448556B (en) | Method for making an integrated circuit including alignment marks | |
TW486780B (en) | A method for reducing dishing related issues during the formation of shallow trench isolation structures | |
US6358785B1 (en) | Method for forming shallow trench isolation structures | |
TWI240357B (en) | Shallow trench isolation fabrication | |
US20060286756A1 (en) | Semiconductor process and method for reducing parasitic capacitance | |
US6551900B1 (en) | Trench gate oxide formation method | |
US7026211B1 (en) | Semiconductor component and method of manufacture | |
TW393724B (en) | A manufacturing method of shallow trench isolation | |
KR19990015602A (ko) | 질화막 스페이서를 이용한 트랜치 소자분리방법 | |
CN111403340B (zh) | 半导体器件的形成方法 | |
KR0147629B1 (ko) | 반도체 장치의 소자분리방법 | |
TW389985B (en) | Method of forming a shallow trench isolation structure | |
KR100605583B1 (ko) | 반도체 소자의 층간절연막 형성 방법 | |
TW400608B (en) | The manufacturing method of the Shallow Trench Isolation (STI) | |
TW466154B (en) | Method for chemical mechanical polishing in combination with spin coating |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |