JP5239107B2 - トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法 - Google Patents

トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法 Download PDF

Info

Publication number
JP5239107B2
JP5239107B2 JP2001168642A JP2001168642A JP5239107B2 JP 5239107 B2 JP5239107 B2 JP 5239107B2 JP 2001168642 A JP2001168642 A JP 2001168642A JP 2001168642 A JP2001168642 A JP 2001168642A JP 5239107 B2 JP5239107 B2 JP 5239107B2
Authority
JP
Japan
Prior art keywords
film
polishing
silicon
stop layer
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001168642A
Other languages
English (en)
Other versions
JP2002076110A5 (ja
JP2002076110A (ja
Inventor
チッティペッディ セイリッシュ
ベラガ アンキネード
クマー ナンダ アラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2002076110A publication Critical patent/JP2002076110A/ja
Publication of JP2002076110A5 publication Critical patent/JP2002076110A5/ja
Application granted granted Critical
Publication of JP5239107B2 publication Critical patent/JP5239107B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

本発明は最も一般的には、半導体デバイス及びその製造に関する。より特に本発明は、トレンチ(shallow trench)絶縁構造を作る方法に関する。
最近の新しい半導体製造処理技術では、組み合わさって集積回路デバイスを作る多数のコンポーネントが、ますます近接して形成されるようになってきている。隣接して形成されたデバイスが互いに短絡するのを防ぐため、及び隣接して形成されたデバイス間での漏電を防ぐために、トレンチ絶縁(STI)構造が、半導体製造工業で一般に使用されている。
STI構造を製造するためのプロセスは典型的に、シリコン基材に溝状の開口を作り、そしてこの溝状の開口を絶縁材料で満たすことを含む。この絶縁材料は堆積技術、例えば低圧化学気相堆積(LPCVD)、高密度プラズマ(HDP)堆積、又は溝状の開口内に絶縁材料を堆積させる任意の他の方法によって作ることができる。堆積した絶縁性材料で開口を満たした後で、平滑化処理、例えば化学機械研磨(CMP)を行って、絶縁性材料の任意の部分を除去することによって表面を平滑化することができる。ここでこの絶縁材料は、溝状の開口の上の上側表面上も提供することができる。
窒化物(窒化ケイ素Si)又は他の耐酸化物及び適当な硬質フィルムを、トレンチ形成シリコンエッチングのための硬質マスクとして、及びCMP操作での研磨停止層として典型的に使用する。この様式では、窒化物又は他の硬質耐酸化性フィルムは、トレンチ開口の上の上側表面を形成する。硬質フィルムは、STI構造を平滑化するために使用する研磨操作の間の抵抗性及び選択性があるので好ましい。そのようなフィルムは除去速度が比較的小さく、研磨停止層として言及することができる。
発明が解決しようとする課題
STI構造の形成の間に、絶縁材料を研磨し且つSTI構造を平滑化するために使用する研磨操作が、STI構造の上部において「凹型面形成(dishing)」もたらすと、問題が発生する。凹型面形成とは、トレンチ内の絶縁性材料の上部表面が、窒化ケイ素のような研磨停止層の上側表面よりも下にへこむ現象を説明している。典型的に、STI構造の上部表面の中央部分は、STI構造の上部表面の周囲部分よりも下側にへこんでいる。STI構造のこの周囲縁部分は、典型的にトレンチ開口の側部まで上がっていて、トレンチ開口の縁部分において研磨停止層の上側表面と交わっている。従って、絶縁性材料の鋭い上向きの突端は、これらの周囲縁部分をもたらすことがある。STI構造の上部表面の中央部分は、STI構造の縁部分に対して最大で500Åまでへこんでいることがある。窒素化物研磨停止層をその後除去し、且つSTI構造の上部部分全体を均一にへこませた後では、STI構造の上部に500Åの高さの差が残っている。
STI構造を完成させた後で、鋭く上向きの突端がSTI構造の縁部分に残っていることがあり、これは半導体基材の上側表面上にまでのびていることもある。これらの突起は、最大で500ÅまでSTI構造のバルクの上にのびていることがあり、またかなり大きい差で周囲の半導体基材上にのびていることがある。ポリシリコンフィルムは、半導体ゲートの製造及び半導体集積回路における他の相互接続の機能のために、一般的に使用されている。STI構造の周囲に作られた鋭い上向きの突起上にポリシリコンフィルムが拡がっている場所では、局所的な電界が作られる。そのような局所的な電界は、様々な電気的な特性の問題をデバイス全体にもたらすことがあるので、非常に望ましくない。例えばトランジスターゲート中に形成されたそのような電界は、MOSFET(金属酸化物半導体電界効果トランジスタ)デバイスにおいて、臨界電圧V’を小さくすることがある。凹型面形成によってもたらされたSTI構造におけるこれらの鋭い上向きの突起は、デバイスを破壊することがある電気的な問題、変化した特性的な特徴を補償するために更なるインプラントを必要とすることがある電気的な問題、又はこれらの両方の問題をもたらすこともある。
従って、上向きに延びて局所的な電界をもたらすことがある鋭い突起を持たない上側表面が平らなトレンチ絶構造を作る方法が必要とされていることが理解できる。
課題を解決するための手段
これらの及び他の目的を解決するために、並びにその目的を考慮して、本発明は、従来技術で知られるトレンチ絶遠構造を形成するための方法の欠点を改良し、且つ優れたトレンチ絶遠構造を形成する方法を提供する。本発明は、実質的に平らな上側表面を有する漏電が小さいSTI構造を製造するために使用する材料、方法及び構造を説明する。本発明は、凹型面形成によって作られたボイドを充填する方法を提供する。ボイドはシリコン含有フィルムによって充填する。このシリコン含有フィルムは、堆積させたままで又は酸化させた状態で、研磨停止層として使用するフィルムの研磨特性と同様な研磨特性を有する材料を提供する。ボイドを充填した後で、続く研磨工程を使用して、トレンチ絶縁構造の実質的に平らな上側表面を形成する。シリコンフィルム又は酸化シリコンフィルムの研磨速度と研磨停止層の研磨速度との差は、トレンチ開口内に元々形成されている誘電体材料の研磨速度と研磨停止層の研磨速度との差よりもかなり小さいので、そのような平滑化された構造が形成される。平らな上側表面を有するトレンチ絶縁構造の製造においては、局所化された電界の形成がなくなり、従って漏電及び他の特性的な欠陥が比較的少ないデバイスが得られる。
上述の一般的な説明及び以下の詳細な説明の両方が例示的なものであり、本発明を限定するものではないことが理解される。
本発明は、添付の図と関連させて以下の詳細な説明を読むことによって、最も良好に理解される。一般的にそうであるように、図面の様々な特徴物は実際の比率とは異なることを強調する。また、様々な特徴物の大きさは、明確さのために恣意的に拡大又は縮小してある。
本発明は、トレンチ絶遠(STI)構造の製造の間に起こる凹型面形成に関わる問題を解決する方法を提供する。より特に本発明は、従来の方法によってSTI構造を平滑化するときに凹型面が形成された後で、凹型面形成によって作られたボイドを充填し、そして更なる凹型面形成が起きないようにしてSTI構造を平滑化する方法を提供する。本発明によって作られたSTI構造は、実質的に平らな上側表面を有する。通常は窒化ケイ素フィルムである研磨停止層を除去し、酸化物を攻撃する操作によって、STI構造の上側表面をへこませる続く処理操作の後で、得られる構造体に上向きに尖った鋭い突端がないようにする。このような鋭い突端は、STI構造上に作られたポリシリコンのような半導体材料中に望ましくない局所的な電界をもたらすことがある。デバイスの電気的な性質に好ましくない影響を与えることがあり、またデバイスの機能を破壊することもあるそのような局所的な電界がないと、半導体デバイスの高い収率が達成される。
図1は、本発明の方法による処理を行う前の、凹型面形成を示すトレンチ絶縁構造の例を示している。図1に示される構造体は、化学機械研磨のような研磨方法によって作られたSTI構造に関連する凹型面形成の問題を示している。凹型面形成は、トレンチを満たす堆積した誘電体材料が、使用する研磨停止層よりも比較的速く研磨されることによって起こる。これらの堆積した誘電体材料は典型的に、任意の様々な化学気相堆積(CVD)技術によって作ることができる。研磨停止層上から堆積した誘電体材料を完全に除去することを確実にするためには、十分な研磨を行う必要があり、この研磨は堆積した誘電体の上側表面を、トレンチ内で研磨停止フィルムの表面よりも下までへこませる。ここで、示されている態様の特定の詳細部分は単なる例示であることを強調する。CMP又は他の研磨方法によって作られて、凹型面を形成している任意のSTI構造は、本発明の方法によって同様に平滑化して、最終的に形成されるSTI構造の、鋭い端部を含む上部表面の不規則性を減少させることができる。
図1に示す例示の態様では、トレンチ絶縁構造25がトレンチ開口4内に作られており、このトレンチ開口4は、上部表面10から、研磨停止層8及びパッド酸化物フィルム12を通って、半導体基材2内にまで延びている。1つの例示の態様では、トレンチ開口4は、研磨停止層8及びパッド酸化物層12を連続的にエッチングしてこれらのフィルムを除去し、基材2内にまで達するトレンチ開口4を連続的にエッチングするエッチング操作によって作ることができる。従来のエッチング方法を使用することができる。1つの例示の態様では、半導体基材2は、半導体製造産業において通常使用されるようなシリコンウェハーでよい。1つの例示の態様においては、パッド酸化物フィルム12は、厚さが50〜200Åの熱的に成長させた二酸化ケイ素又は「酸化物」のフィルムでよいが、様々な厚さの他のパッド酸化物フィルムを使用することもできる。
研磨停止層又は上側層8は、好ましい態様では窒化ケイ素フィルムであるが、比較的硬質で研磨に対して抵抗性のある他の耐酸化性フィルムを、他の態様で使用することができる。上側層8のためには、使用する研磨条件において、研磨速度が小さいもの又は研磨抵抗性が大きいものが選択される。以下では上側層8は窒化ケイ素又は単に窒化物のフィルム8として言及するが、上側層8は他の様々な態様において窒化ケイ素以外のフィルムであってよい。窒化物フィルム8の厚さは、1,000〜2,500Åであってよい。1つの例示の態様では、パッド酸化物フィルム12及び窒化物フィルム8の合計の厚さは、1,600〜2,000Åであってよい。1つの例示の態様では、トレンチ開口4のトレンチ深さ20は、3,500〜6,500Å程度であってよい。
トレンチ開口4は、上述のようにしてエッチングで作られ、またSTI構造25の形成の前に作られる。トレンチ開口4は、様々な例示の態様において2,500〜3,500Åまでの深さ22で、半導体基材2内にまでのびている。トレンチ開口4のトレンチ幅24は、0.1μm又はそれよりも大きくてよく、好ましくは0.1〜0.5μmでよい。好ましい態様においては、トレンチ深さ20及びトレンチ幅24は、アスペクト比、すなわちトレンチ深さ20:トレンチ幅24が6.0を超えないように選択される。
STI構造25は、窒化物フィルム8の上部表面10上に誘電体材料6のフィルムを堆積させ、またトレンチ開口4内に誘電体材料のフィルム6を堆積及び充填することによって形成される。誘電体材料6のフィルムは一般に、任意の様々なCVD技術によって作られた酸化物フィルムである。図示していない例示の態様では、誘電体材料6の形成の前に、厚さが100Å〜300Åの熱的に成長させた酸化物のフィルムを、トレンチ開口4の内側表面で追加的に成長させて、エッチング欠陥を修復し、続く清浄化処理によってもたらされることがある欠陥を防ぐことができる。
CMP又は他の研磨技術は、窒化物フィルム8の上部表面10によって作られている平面の上の、誘電体材料6の一部を除去するために使用される。上部表面10上から誘電体材料6を完全に除去することを確実にするために、窒化物フィルム8のわずかにへこんでいる上部表面10を含むことがある部分のために、研磨技術を使用する。窒化物フィルム8は、比較的硬質であり、それによって研磨で除去されにくいので選択される。トレンチを満たしている誘電体材料6は、窒化物フィルム8と比べると研磨速度が比較的大きい。高密度プラズマCVD以外の手段によって誘電体材料6が作られると、この差は比較的大きくなる。従って、CMP又は他の研磨技術を使用して、上部表面10上から誘電体材料6の部分を除去することによって構造体を平滑化すると、凹型面が形成されている。
凹型面は、STI構造体のへこみ部分として説明することができ、これはトレンチ内に作られる。上部表面18は、窒化物フィルム8の上部表面10に対してへこんでいる。このへこみ領域に作られたボイドは、ボイド領域14として示されている。STI構造25の上部表面18は、STI構造25の周縁部15でよりも、STI構造25の中央に向かって位置17で最も低くなっている。従ってSTI構造25は高くなっている周縁部を有する。従って、ボイド領域14は、STI構造のトレンチ4内に作られており、窒化物フィルム8の上部表面10の平面よりも下に存在するトレンチ4の満たされていない領域を示している。ボイド領域14の最大深さ16は、500Å又はそれよりも深いことがある。鋭い上向きの突端は、トレンチ4内のSTI構造25の縁15に存在する。本発明は、続く平滑化工程における凹型面形成を避ける様式で、このボイド領域を充填し、そしてこのボイド領域を平滑化することを意図している。ここでは、STI構造の縁に示されている鋭い上向きの突端は例示的なものであり、凹型面形成による表面の不規則形状を限定するものではないことを理解すべきである。
図2は、上部表面10上に作られ、先に説明したトレンチ開口4のボイド領域14を満たしているシリコンフィルム26を示している。シリコンフィルム26は、ポリシリコン又はアモルファスシリコンのフィルムでよく、従来の方法によって作ることができる。シリコンフィルム26は、ドープされたフィルム又はドープされていないフィルムでよい。シリコンフィルム26は、先に説明したボイド領域14を満たすキャップ部分30を含む。シリコンフィルム26の厚さは、500〜2,500Åでよいが、シリコンフィルム26が図1に示すボイド領域14を満たす限り、他の様々な厚さを使用することができる。
図3の(A)は、本発明の第1の態様による一連の処理工程を示す。シリコンフィルム26(元々のものが図2に示されている)を、CMP又は他の手段によって窒化物フィルム8の上部表面上から除去する。キャップ部分30は、トレンチ開口4内に残っており、先に説明したボイド領域14を満たしている。シリコンフィルム26(元々のものが図2に示されている)の研磨速度は、窒化物フィルム8の研磨速度と同様である。シリコンフィルム26の研磨速度と誘電体材料6の研磨速度とでは、シリコンフィルム26研磨速度のほうが窒化物フィルム8の研磨速度に近い。従って、この研磨工程の間の凹型面形成が防止される。研磨されたSTI構造25は、窒化物フィルム8の上部表面10と実質的に共面の実質的に平らな上部表面31を有する。
図4は、熱酸化工程を行って図3の(A)のシリコンフィルム26のキャップ部分30を酸化させた後の、図3の(A)のSTI構造を示している。ここで行う酸化処理は、急速熱焼きなまし(RTA)又は炉酸化(furnace oxidation)処理でよい。酸化温度は、行う態様によって550℃〜1,100℃の範囲でよい。酸化時間は、RTA酸化では30秒〜5分間でよく、炉熱酸化処理では30分〜2時間でよい。酸化処理の間に、図3の(A)に示されるキャップ部分30が、二酸化ケイ素又は酸化物のキャップ130になる。STI構造25がトレンチ開口4を完全に満たし、且つ誘電体材料6及び酸化物キャップ130を有することが理解される。STI構造25は、実質的に平らな上部平面31を有し、この上部平面31は、窒化物フィルム8の上部表面10と実質的に共面である。
本発明の第2の態様によれば、図3の(B)は図2の構造体に行われる処理を示している。この第2の態様では、図2に示される構造体を、図4と関連して説明される酸化技術によって酸化する。この酸化処理は、図2に示されるシリコンフィルム26を、図3Bに示されるような酸化物フィルム126にする。酸化物フィルム126はキャップ部分130を有する。このキャップ部分130は、図1において示されるように元々はボイド領域14があったトレンチ開口4の上側部分を占めている。シリコンフィルムを熱的に酸化させることによって作った酸化物フィルム126の研磨特性と化学気相堆積によって作った誘電体材料6の研磨特性と比べると、酸化物フィルム126の研磨特性のほうが窒化物フィルム8の研磨特性により近い。酸化物フィルム126の研磨速度は、窒化物フィルム8の研磨特性に近い。従って、図3Bに示される構造体をCMP又は他の技術によって研磨する場合、図4に示す平滑化された構造がもたらされる。図4に示す構造は上述のようなものであり、この第2の態様によって作った場合にも、キャップ部分130及び実質的に平らな上部表面31を有する。ここでこの実質的に平らな上部表面31は、窒化物フィルム8の上部表面10と実質的に共面である。
本発明の1つの面及び利点は、図4に示すSTI構造25が、実質的に平らな上側表面31を有することである。ここでは、凹型面の形成が避けられている。従来の手段を用いて続く処理操作を行って、窒化物フィルム8及びその下のパッド酸化物フィルム12を除去すると、STI構造25の上側表面31が除去操作の間にへこむが、実質的に平らなままである。図5は、様々な従来の処理を行って図4に示される窒化物フィルム8及びパッド酸化物フィルム12を除去した後の、STI構造25を示している。この態様では、窒化物フィルム8は、約160°を超える温度の高温リン酸中でエッチングすることによって除去することができ、パッド酸化物フィルム12は、フッ化水素酸を使用してその後除去することができる。窒化物フィルム8を除去する前に、通常の方法に従って、従来のガラス質除去処理を随意に行って、窒化物フィルム8上のわずかな酸化物を除去することができる。
STI構造25は、上側表面33を有することが理解される。ここでこの上側表面33は、フィルム8及び12の元々の厚さと、これらのフィルムを除去するのに使用する技術とに依存して、50〜500Å程度の大きさ35で、基材2の上部表面上3に出ていることがある。他の態様では、大きさ35は0を含む他の値でもよい。STI構造25の上側端37は一般に、フィルム8及び12の除去に使用した処理操作の結果として直角又はまるくなっていることがある。ここでは、上側端部37が鋭い上向きの突端を有さず、且つ上側表面33の周囲が、上側表面33の中央部分に対して高くなっていないことが分かる。上側表面33は、実質的に平らである。本発明の利点は、図5に示すSTI構造上にフィルムを堆積させたときに、その後作られるポリシリコン又は他の半導体のフィルムが局所的な電界効果をもたらす傾向がないことである。
図6は、比較のためだけのものである。この図6は、従来技術の方法によって作られて、STI構造25の端部において鋭い上向きの突端39を有するSTI構造25を示している。本発明によるものではない図6の従来技術のSTI構造上に、ポリシリコン又は半導体のフィルムをその後作ると、望ましくない局所的な電界が、上側端部の突起39上の他のポリシリコン又は半導体のフィルム(図示せず)の部分において発生する。
ここで、本発明は、トレンチ開口内に堆積した誘電体フィルムの平滑化のための従来の研磨技術を使用してトレンチ絶遠構造を作るときに発生する凹型面形成効果を克服する方法の提供を意図していることを強調する。本発明の方法は、トレンチ内に形成された誘電体材料を有し、且つトレンチが形成された表面の下側にへこんでいる上側表面を有する様々な他のSTI又は他の構造に適用することができる。
ここまでの記載は単に本発明の原理を説明してきたに過ぎない。従って、当業者はここで示されていない様々な変更を行うことができ、本発明の原理を具体化することができるが、これらは本発明の範囲及び本質に含まれるものである。例えば、研磨技術によってトレンチ開口内に任意の様々な他のデバイスを形成する場合に、本発明の方法を使用して、凹型面の形成に関する問題を解消することができる。また、凹型面形成は、示された鋭い端部以外に、STI構造に不規則な表面をもたらすことがある。
ここで示された全ての例及び状態は、主に説明のためのものであり、読者が本発明の原理及び本発明が与える利益の概念を理解することを助けるものであり、またそのような特に示された例及び条件への限定なしで理解されるべきである。更に、ここで挙げられている本発明の原理、面及び態様への全ての言及は、構造的及び機能的に等価なものも包含することを意図している。更に、そのような等価物は、現在知られているもの及び将来において開発されるものを包含すること、すなわち構造に関わらず同じ機能を行う全ての開発された要素包含することを意図している。従って本発明の範囲は、ここで示されて説明された例示に限定されない。また、本発明の範囲及び本質は、特許請求の範囲で示されている。
図1は、研磨されたSTI構造に作られた凹型面の断面を示している。 図2は、更なるシリコン含有フィルムを加えた後の、図1の構造体の断面を示している。 図3は、(A)本発明の第1の態様に従って研磨して平滑化した後、及び(B)本発明の第2の態様に従ってシリコン含有フィルムを酸化した後の、図2の構造体の断面を示している。 図4は、第1及び第2の態様のそれぞれによって作った実質的に平らなSTI構造の断面を示している。 図5は、へこませた後の、図4のSTI構造の断面を示している。 図6は、比較のための従来技術によるSTI構造の断面図であり、これは基材表面上の望ましくない鋭い縁の突端を有する。
2…半導体基材
4…トレンチ開口
6…誘電体材料
8…研磨停止層
12…酸化物フィルム
14…ボイド領域
15…縁
26…シリコンフィルム
30…キャップ部分
31…上部表面
39…突端

Claims (9)

  1. 絶縁トレンチ構造を形成する方法であって、
    (a)基材を用意する工程;
    (b)前記基材上に研磨停止層を堆積させる工程;
    (c)前記研磨停止層の上側表面から前記基材内に下向きに延びる開口を形成し、前記開口を誘電体材料で満たす工程;
    (d)前記誘電体材料内部で、かつ、前記研磨停止層の前記上側表面よりも下に存在するボイド領域を形成するように、前記誘電体材料の一部を化学機械研磨で除去する工程;
    (e)前記研磨停止層及び前記誘電体材料上にシリコンフィルムを堆積させ、前記ボイド領域を充填する工程;
    (f)前記シリコンフィルムを熱的に酸化させ、それによって前記シリコンフィルムを二酸化ケイ素フィルムにする工程;及び
    (g)化学機械研磨によって前記研磨停止層から前記二酸化ケイ素フィルムを除去する工程であって、前記研磨停止層は前記化学機械研磨の停止層として働き、それによって、前記ボイド領域を充填している前記二酸化ケイ素フィルムの上側表面が前記研磨停止層の上側表面と平面になるように、前記ボイド領域を充填している前記二酸化ケイ素フィルムの一部を残すようにする工程;
    からなる方法。
  2. 前記工程(g)が、前記ボイド領域内に残り、かつ、このボイド領域を満たす前記二酸化ケイ素フィルムのキャップ部分を作ることを含み、前記キャップ部分が、前記上側表面と共面の上部表面を有する、請求項1に記載の方法。
  3. 前記研磨停止層が窒化物フィルムである、請求項1に記載の方法。
  4. 前記誘電体材料が化学気相堆積によって作られる、請求項1に記載の方法。
  5. 前記工程(a)が、
    (1)窒化ケイ素を含む第1の材料をその上に有する半導体基材を用意する工程であって、前記第1の材料は前記半導体基材上に形成された更なる二酸化ケイ素フィルム上に形成されている、工程;
    (2)前記第1の材料及び前記更なる二酸化ケイ素フィルムを通って前記半導体基材内にまで延びる前記開口をエッチングする工程、
    (3)前記上側表面上に前記誘電体材料のフィルムを堆積させ、前記開口を充填する工程、及び
    (4)前記上側表面上から前記誘電体材料のフィルムの一部を除去し、前記開口内において前記誘電体の上側面が前記上側平面の下にへこんでいるようにし、それによって前記ボイド領域を作る工程、
    を含む、請求項1に記載の方法。
  6. 前記工程(g)の後に、(h)前記第1の材料を除去する工程を更に含む、請求項に記載の方法。
  7. 前記第1の材料が窒化ケイ素を含む、請求項5に記載の方法。
  8. 前記工程(b)が、多結晶シリコンフィルム及びアモルファスシリコンフィルムのうちの一方を堆積させることを含む、請求項1に記載の方法。
  9. 前記工程(f)が、550℃〜1,100℃の温度での急速熱焼きなまし及び炉酸化の一方を含む、請求項1に記載の方法。
JP2001168642A 2000-06-02 2001-06-04 トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法 Expired - Fee Related JP5239107B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/586,384 US6500729B1 (en) 2000-06-02 2000-06-02 Method for reducing dishing related issues during the formation of shallow trench isolation structures
US09/586384 2000-06-02

Publications (3)

Publication Number Publication Date
JP2002076110A JP2002076110A (ja) 2002-03-15
JP2002076110A5 JP2002076110A5 (ja) 2008-06-26
JP5239107B2 true JP5239107B2 (ja) 2013-07-17

Family

ID=24345514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001168642A Expired - Fee Related JP5239107B2 (ja) 2000-06-02 2001-06-04 トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法

Country Status (4)

Country Link
US (1) US6500729B1 (ja)
JP (1) JP5239107B2 (ja)
GB (1) GB2368460B (ja)
TW (1) TW486780B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514336B2 (en) * 2005-12-29 2009-04-07 Agere Systems Inc. Robust shallow trench isolation structures and a method for forming shallow trench isolation structures
CN105702573B (zh) * 2014-11-27 2019-03-26 联华电子股份有限公司 平坦化半导体装置的方法
FR3054927B1 (fr) * 2016-08-04 2018-07-13 Soitec Procede de fabrication d'une structure de semi-conducteur
CN113611663A (zh) * 2021-08-23 2021-11-05 上海芯物科技有限公司 一种半导体表面平坦化的方法及制得的半导体和用途
US20230129131A1 (en) * 2021-10-25 2023-04-27 Soitec Method for manufacturing a semiconductor structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189501A (en) 1988-10-05 1993-02-23 Sharp Kabushiki Kaisha Isolator for electrically isolating semiconductor devices in an integrated circuit
JP2597022B2 (ja) 1990-02-23 1997-04-02 シャープ株式会社 素子分離領域の形成方法
US5376222A (en) * 1991-09-04 1994-12-27 Fujitsu Limited Polishing method for polycrystalline silicon
JP3265199B2 (ja) * 1996-09-30 2002-03-11 株式会社東芝 化学的機械研磨法、化学的機械研磨法に用いる研磨剤および半導体装置の製造方法
JP3904676B2 (ja) * 1997-04-11 2007-04-11 株式会社ルネサステクノロジ トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造
US5872045A (en) * 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
US6136664A (en) * 1997-08-07 2000-10-24 International Business Machines Corporation Filling of high aspect ratio trench isolation
JPH1187487A (ja) * 1997-09-03 1999-03-30 Oki Electric Ind Co Ltd 選択酸化方法
JPH11284061A (ja) * 1998-03-31 1999-10-15 Kawasaki Steel Corp 半導体装置の製造方法
US6303461B1 (en) 1998-12-23 2001-10-16 United Microelectronics Corp. Method for fabricating a shallow trench isolation structure
JP3450221B2 (ja) 1999-04-21 2003-09-22 Necエレクトロニクス株式会社 半導体装置の製造方法
TW429514B (en) * 1999-10-06 2001-04-11 Mosel Vitelic Inc Planarization method for polysilicon layer deposited on the trench
US6316331B1 (en) * 2000-10-13 2001-11-13 Vanguard International Semiconductor Corp. Method of making dishing-free insulator in trench isolation

Also Published As

Publication number Publication date
GB0113492D0 (en) 2001-07-25
US6500729B1 (en) 2002-12-31
JP2002076110A (ja) 2002-03-15
TW486780B (en) 2002-05-11
GB2368460B (en) 2005-01-05
GB2368460A (en) 2002-05-01

Similar Documents

Publication Publication Date Title
US7915173B2 (en) Shallow trench isolation structure having reduced dislocation density
US5945724A (en) Trench isolation region for semiconductor device
US8580649B2 (en) Method for manufacturing semiconductor device
US7622769B2 (en) Isolation trench
US5885883A (en) Methods of forming trench-based isolation regions with reduced susceptibility to edge defects
US5956598A (en) Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit
US6194283B1 (en) High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers
US7238586B2 (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
US6583025B2 (en) Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace
US6399461B1 (en) Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions
KR19990084517A (ko) 트렌치 격리 형성 방법
US20070072387A1 (en) Method of fabricating shallow trench isolation structure
JP2006156471A (ja) 半導体装置および半導体装置の製造方法
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
US6841851B2 (en) Semiconductor device having a high density plasma oxide layer
US6521510B1 (en) Method for shallow trench isolation with removal of strained island edges
JP3701175B2 (ja) 半導体集積回路のトレンチ分離方法
US6583488B1 (en) Low density, tensile stress reducing material for STI trench fill
US7029987B2 (en) Method of manufacturing semiconductor device having shallow trench isolation (STI)
US6649488B2 (en) Method of shallow trench isolation
US6358785B1 (en) Method for forming shallow trench isolation structures
JP5239107B2 (ja) トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法
JP2004014696A (ja) 半導体装置の製造方法
US7154159B2 (en) Trench isolation structure and method of forming the same
US6303467B1 (en) Method for manufacturing trench isolation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080605

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120323

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121031

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees