JPH05250261A - アドレス変換装置 - Google Patents
アドレス変換装置Info
- Publication number
- JPH05250261A JPH05250261A JP4050210A JP5021092A JPH05250261A JP H05250261 A JPH05250261 A JP H05250261A JP 4050210 A JP4050210 A JP 4050210A JP 5021092 A JP5021092 A JP 5021092A JP H05250261 A JPH05250261 A JP H05250261A
- Authority
- JP
- Japan
- Prior art keywords
- address
- task
- translation
- buffer mechanism
- speed conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】タスク切替時における、アドレス変換の時間を
短縮し処理の高速化を図る。 【構成】タスクが選択されたことを記憶する高速変換緩
衝機構のポインタ２１，３１をそれぞれ有するオペレー
ティングシステム専用およびユーザタスク用の高速変換
緩衝機構２，３を備える。
短縮し処理の高速化を図る。 【構成】タスクが選択されたことを記憶する高速変換緩
衝機構のポインタ２１，３１をそれぞれ有するオペレー
ティングシステム専用およびユーザタスク用の高速変換
緩衝機構２，３を備える。
Description
【０００１】
【産業上の利用分野】本発明はアドレス変換装置に関
し、特に情報処理装置における仮想アドレスから実アド
レスへのアドレス変換を行なうアドレス変換装置に関す
る。
し、特に情報処理装置における仮想アドレスから実アド
レスへのアドレス変換を行なうアドレス変換装置に関す
る。
【０００２】
【従来の技術】情報処理装置においては、ページングに
よる仮想記憶方式を採用する例が多い。
よる仮想記憶方式を採用する例が多い。
【０００３】周知のように、本方式では主記憶装置をペ
ージと称される大きさのブロックに分割し、これがロー
ドや再割当の単位となる。これを動かすプログラムも同
じ大きさのページに分割され、ページごとにロードされ
る。
ージと称される大きさのブロックに分割し、これがロー
ドや再割当の単位となる。これを動かすプログラムも同
じ大きさのページに分割され、ページごとにロードされ
る。
【０００４】あるプログラムが実行指示されると、ま
ず、そのプログラムに関するページテーブルが主記憶装
置等に作られる。ページテーブルは、プログラムのペー
ジとハードウェアのページの対応表で仮想アドレスから
実アドレスの変換のためにハードウェアによって用いら
れるものである。
ず、そのプログラムに関するページテーブルが主記憶装
置等に作られる。ページテーブルは、プログラムのペー
ジとハードウェアのページの対応表で仮想アドレスから
実アドレスの変換のためにハードウェアによって用いら
れるものである。
【０００５】従来のこの種のアドレス変換装置は、図２
に示すように、仮想アドレス１と、動的アドレス変換機
構４と、実アドレス５とを有して構成されていた。動的
アドレス変換機構４は、エリアテーブルレジスタペア４
１と、エリアテーブル４２と、ページテーブル４３とを
有して構成されている。エリアテーブル４２はエリアテ
ーブルエントリ４２１を有している。ページテーブル４
３はページテーブルエントリ４３１を有している。
に示すように、仮想アドレス１と、動的アドレス変換機
構４と、実アドレス５とを有して構成されていた。動的
アドレス変換機構４は、エリアテーブルレジスタペア４
１と、エリアテーブル４２と、ページテーブル４３とを
有して構成されている。エリアテーブル４２はエリアテ
ーブルエントリ４２１を有している。ページテーブル４
３はページテーブルエントリ４３１を有している。
【０００６】次に、従来のアドレス変換装置の動作につ
いて説明する。
いて説明する。
【０００７】ここでは、３２ビットの仮想アドレス１を
実アドレス５に変換する例について説明する。まず、上
位２ビットにより、動的アドレス変換機構４のエリアテ
ーブルレジスタペア４１が選択され、エリアテーブル４
２のベースアドレスとなる。次に、エリアテーブルレジ
スタペア４１で指定されるベースアドレスを基準とし、
次の１０ビットをインデンクス番号としてエリアテーブ
ルエントリ４２１が選択され、ページテーブル４３のベ
ースアドレスとなる。次に、エリアテーブルエントリ４
２１で指定されるベースアドレスを基準とし、次の８ビ
ットをインデンクス番号としてアクセスするページテー
ブルエントリ４３１を選択する。最後に仮想アドレス１
の下位１２ビットが連接され、アクセスされるデータの
実アドレス５を得る。
実アドレス５に変換する例について説明する。まず、上
位２ビットにより、動的アドレス変換機構４のエリアテ
ーブルレジスタペア４１が選択され、エリアテーブル４
２のベースアドレスとなる。次に、エリアテーブルレジ
スタペア４１で指定されるベースアドレスを基準とし、
次の１０ビットをインデンクス番号としてエリアテーブ
ルエントリ４２１が選択され、ページテーブル４３のベ
ースアドレスとなる。次に、エリアテーブルエントリ４
２１で指定されるベースアドレスを基準とし、次の８ビ
ットをインデンクス番号としてアクセスするページテー
ブルエントリ４３１を選択する。最後に仮想アドレス１
の下位１２ビットが連接され、アクセスされるデータの
実アドレス５を得る。
【０００８】しかし、この動的アドレス変換機構４を用
いたアドレス変換では、１組のレジスタであるテーブル
レジスタペア４１と、２種のアドレス変換テーブル、す
なわちエリアテーブル４２とページテーブル４３とを参
照するので変換に時間がかかるという問題点がある。
いたアドレス変換では、１組のレジスタであるテーブル
レジスタペア４１と、２種のアドレス変換テーブル、す
なわちエリアテーブル４２とページテーブル４３とを参
照するので変換に時間がかかるという問題点がある。
【０００９】これを解決する方法として、図３に示すよ
うに、高速変換緩衝機構６を備えたアドレス変換装置が
ある。高速変換緩衝機構は、アドレス変換の結果をキャ
ッシングしておき、次に同一の仮想アドレスの変換を行
なうときには、キャッシングされたテーブル中の仮想ア
ドレスと一致するものを検索し、そこに記憶されている
ページテーブルエントリを選択することにより高速にア
ドレス変換を行なうものである。
うに、高速変換緩衝機構６を備えたアドレス変換装置が
ある。高速変換緩衝機構は、アドレス変換の結果をキャ
ッシングしておき、次に同一の仮想アドレスの変換を行
なうときには、キャッシングされたテーブル中の仮想ア
ドレスと一致するものを検索し、そこに記憶されている
ページテーブルエントリを選択することにより高速にア
ドレス変換を行なうものである。
【００１０】実際にアドレス変換を行なうときには、動
的アドレス変換機構４と高速変換緩衝機構６とを同時に
動作させ、先にページテーブルエントリ４３１が求めら
れた方をページアドレスのベースポインタとして、仮想
アドレスの下位をページのオフセットアドレスとして実
アドレス５を求める。このとき、高速変換緩衝機構６
に、変換対象の仮想アドレス１と一致したデータがなか
った場合には、動的アドレス変換機構４より得られたア
ドレスを高速変換緩衝機構６のテーブルに設定するとい
うものであった。
的アドレス変換機構４と高速変換緩衝機構６とを同時に
動作させ、先にページテーブルエントリ４３１が求めら
れた方をページアドレスのベースポインタとして、仮想
アドレスの下位をページのオフセットアドレスとして実
アドレス５を求める。このとき、高速変換緩衝機構６
に、変換対象の仮想アドレス１と一致したデータがなか
った場合には、動的アドレス変換機構４より得られたア
ドレスを高速変換緩衝機構６のテーブルに設定するとい
うものであった。
【００１１】
【発明が解決しようとする課題】上述した従来のアドレ
ス変換装置は、高速変換緩衝機構を１つだけしか備えて
いないので、タスクが切替る毎に高速変換緩衝機構の内
容が全部消去されてしまい、したがって、タスク切替時
においてアドレス変換のための時間が延伸してしまうと
いう欠点があった。
ス変換装置は、高速変換緩衝機構を１つだけしか備えて
いないので、タスクが切替る毎に高速変換緩衝機構の内
容が全部消去されてしまい、したがって、タスク切替時
においてアドレス変換のための時間が延伸してしまうと
いう欠点があった。
【００１２】
【課題を解決するための手段】本発明のアドレス変換装
置は、テーブルを備え、仮想アドレスから実アドレスへ
のアドレス変換を行なったアドレス変換の結果をキャッ
シングして前記テーブルに格納し、次に同一の前記仮想
アドレスの変換を行なうときには前記テーブルに格納さ
れた前記仮想アドレスと一致するものを検索することに
よりアドレス変換を行なう高速変換緩衝機構を備えたア
ドレス変換装置において、タスクが選択されたことを記
憶する高速変換緩衝機構ポインタをそれぞれ有するオペ
レーティングシステム用の第一およびユーザタスク用の
第二の前記高速変換緩衝機構を備えて構成されている。
置は、テーブルを備え、仮想アドレスから実アドレスへ
のアドレス変換を行なったアドレス変換の結果をキャッ
シングして前記テーブルに格納し、次に同一の前記仮想
アドレスの変換を行なうときには前記テーブルに格納さ
れた前記仮想アドレスと一致するものを検索することに
よりアドレス変換を行なう高速変換緩衝機構を備えたア
ドレス変換装置において、タスクが選択されたことを記
憶する高速変換緩衝機構ポインタをそれぞれ有するオペ
レーティングシステム用の第一およびユーザタスク用の
第二の前記高速変換緩衝機構を備えて構成されている。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１は本発明のアドレス変換装置の一実施
例を示すブロック図である。
例を示すブロック図である。
【００１５】本実施例のアドレス変換装置は、図１に示
すように、仮想アドレス１と、オペレーティングシステ
ム用の高速変換緩衝機構２と、ユーザタスク用の高速変
換緩衝機構３と、動的アドレス変換機構４と、実アドレ
ス５とを有して構成されている。
すように、仮想アドレス１と、オペレーティングシステ
ム用の高速変換緩衝機構２と、ユーザタスク用の高速変
換緩衝機構３と、動的アドレス変換機構４と、実アドレ
ス５とを有して構成されている。
【００１６】高速変換緩衝機構２，３は、それぞれ高速
変換緩衝機構がタスクを割当てられたことを記憶するポ
インタ２１，３１を有する。
変換緩衝機構がタスクを割当てられたことを記憶するポ
インタ２１，３１を有する。
【００１７】動的アドレス変換機構４は、前述の従来例
と同様のものであり、エリアテーブルレジスタペア４１
と、エリアテーブル４２と、ページテーブル４３とを有
して構成されている。エリアテーブル４２はエリアテー
ブルエントリ４２１を有している。ページテーブル４３
はページテーブルエントリ４３１を有している。
と同様のものであり、エリアテーブルレジスタペア４１
と、エリアテーブル４２と、ページテーブル４３とを有
して構成されている。エリアテーブル４２はエリアテー
ブルエントリ４２１を有している。ページテーブル４３
はページテーブルエントリ４３１を有している。
【００１８】次に、本実施例の動作について説明する。
【００１９】仮想アドレス１は、動的アドレス変換機構
４または、高速変換緩衝機構２，３により実アドレスに
変換される。ここで、高速変換緩衝機構２は、オペレー
ティングシステム専用である。また、複数の高速変換緩
衝機構３はユーザタスク用に割当てられ、タスクが切替
わる毎に切替られる。このとき、高速変換緩衝機構２，
３のうちのいずれにどのタスクが割当てらたかは、それ
ぞれの高速変換緩衝機構のポインタ２１，３１に記憶さ
れる。プログラム実行中にタスクの切替が発生すると、
ポインタ２１，３１を参照することにより、そのタスク
に割当てられている高速変換緩衝機構２，３に切替る。
４または、高速変換緩衝機構２，３により実アドレスに
変換される。ここで、高速変換緩衝機構２は、オペレー
ティングシステム専用である。また、複数の高速変換緩
衝機構３はユーザタスク用に割当てられ、タスクが切替
わる毎に切替られる。このとき、高速変換緩衝機構２，
３のうちのいずれにどのタスクが割当てらたかは、それ
ぞれの高速変換緩衝機構のポインタ２１，３１に記憶さ
れる。プログラム実行中にタスクの切替が発生すると、
ポインタ２１，３１を参照することにより、そのタスク
に割当てられている高速変換緩衝機構２，３に切替る。
【００２０】実際にアドレス変換を行なうときには、動
的アドレス変換機構４と高速変換緩衝機構２，３とを同
時に動作させ、先にページテーブルエントリ４３１が求
められた方をページアドレスのベースポインタとして、
仮想アドレスの下位をページのオフセットアドレスとし
て実アドレス５を求める。このとき、高速変換緩衝機構
２，３に、変換対象の仮想アドレス１と一致したデータ
がなかった場合には、動的アドレス変換機構４より得ら
れたアドレスを高速変換緩衝機構２，３のテーブルに設
定する。この設定は、タスク毎に割当てられた高速変換
緩衝機構２，３に対し行なわれるので、実行されている
タスクに必要なアドレス変換のデータがテーブルの中に
存在する確率が高くなり、したがって、アドレス変換時
間が短縮される。
的アドレス変換機構４と高速変換緩衝機構２，３とを同
時に動作させ、先にページテーブルエントリ４３１が求
められた方をページアドレスのベースポインタとして、
仮想アドレスの下位をページのオフセットアドレスとし
て実アドレス５を求める。このとき、高速変換緩衝機構
２，３に、変換対象の仮想アドレス１と一致したデータ
がなかった場合には、動的アドレス変換機構４より得ら
れたアドレスを高速変換緩衝機構２，３のテーブルに設
定する。この設定は、タスク毎に割当てられた高速変換
緩衝機構２，３に対し行なわれるので、実行されている
タスクに必要なアドレス変換のデータがテーブルの中に
存在する確率が高くなり、したがって、アドレス変換時
間が短縮される。
【００２１】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。たとえば、ポインタが高速変換緩衝機構に対する
タスクの割当てだけでなく、さらに、高速変換緩衝機構
のテーブルのいずれを使用しているかを設定すること
も、本発明の主旨を逸脱しない限り適用できることは勿
論である。
明は上記実施例に限られることなく種々の変形が可能で
ある。たとえば、ポインタが高速変換緩衝機構に対する
タスクの割当てだけでなく、さらに、高速変換緩衝機構
のテーブルのいずれを使用しているかを設定すること
も、本発明の主旨を逸脱しない限り適用できることは勿
論である。
【００２２】
【発明の効果】以上説明したように、本発明のアドレス
変換装置は、タスクが選択されたことを記憶する高速変
換緩衝機構ポインタをそれぞれ有するオペレーティング
システム用およびユーザタスク用の第一および第二の高
速変換緩衝機構を備えることにより、各タスク毎に高速
変換緩衝機構を割当てることが可能となるので、実行さ
れているタスクに必要なアドレス変換のためのデータが
テーブル中に存在する確率が高くなり、したがってアド
レス変換時間が短縮されるという効果がある。
変換装置は、タスクが選択されたことを記憶する高速変
換緩衝機構ポインタをそれぞれ有するオペレーティング
システム用およびユーザタスク用の第一および第二の高
速変換緩衝機構を備えることにより、各タスク毎に高速
変換緩衝機構を割当てることが可能となるので、実行さ
れているタスクに必要なアドレス変換のためのデータが
テーブル中に存在する確率が高くなり、したがってアド
レス変換時間が短縮されるという効果がある。
【図１】本発明のアドレス変換装置の一実施例を示すブ
ロック図である。
ロック図である。
【図２】従来のアドレス変換装置の第一の例を示すブロ
ック図である。
ック図である。
【図３】従来のアドレス変換装置の第二の例を示すブロ
ック図である。
ック図である。
１ 仮想アドレス ２，３，６ 高速変換緩衝機構 ４ 動的アドレス変換機構 ５ 実アドレス ２１，３１ ポンインタ ４１ エリアテーブルレジスタ ４２ エリアテーブル ４３ ページテーブル ４２１ エリアテーブルエントリ ４３１ ページテーブルエントリ
Claims (1)
- 【請求項１】 テーブルを備え、仮想アドレスから実ア
ドレスへのアドレス変換を行なったアドレス変換の結果
をキャッシングして前記テーブルに格納し、次に同一の
前記仮想アドレスの変換を行なうときには前記テーブル
に格納された前記仮想アドレスと一致するものを検索す
ることによりアドレス変換を行なう高速変換緩衝機構を
備えたアドレス変換装置において、 タスクが選択されたことを記憶する高速変換緩衝機構ポ
インタをそれぞれ有するオペレーティングシステム用の
第一およびユーザタスク用の第二の前記高速変換緩衝機
構を備えることを特徴とするアドレス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4050210A JPH05250261A (ja) | 1992-03-09 | 1992-03-09 | アドレス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4050210A JPH05250261A (ja) | 1992-03-09 | 1992-03-09 | アドレス変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250261A true JPH05250261A (ja) | 1993-09-28 |
Family
ID=12852738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4050210A Pending JPH05250261A (ja) | 1992-03-09 | 1992-03-09 | アドレス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250261A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014119850A (ja) * | 2012-12-14 | 2014-06-30 | Nec Commun Syst Ltd | メモリ制御装置、基地局装置、メモリ制御方法、及びプログラム |
| JP2016504686A (ja) * | 2012-12-21 | 2016-02-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | アドレス変換プロービングを用いる処理デバイスおよび方法 |
-
1992
- 1992-03-09 JP JP4050210A patent/JPH05250261A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014119850A (ja) * | 2012-12-14 | 2014-06-30 | Nec Commun Syst Ltd | メモリ制御装置、基地局装置、メモリ制御方法、及びプログラム |
| JP2016504686A (ja) * | 2012-12-21 | 2016-02-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | アドレス変換プロービングを用いる処理デバイスおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liptay | Structural aspects of the System/360 Model 85, II: The cache | |
| EP0007003A1 (en) | Data processing apparatus including address translation apparatus | |
| JPH04319747A (ja) | アドレス変換機構 | |
| EP0144763A2 (en) | Address translation apparatus for a virtual memory data processing system | |
| JPH0749812A (ja) | ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置 | |
| JPS61141055A (ja) | 情報処理装置のアドレス変換方式 | |
| JPS63231550A (ja) | 多重仮想空間制御方式 | |
| US5107417A (en) | Address translating method for translating virtual address to real address with specified address register to allow bypass of translation steps | |
| US5341485A (en) | Multiple virtual address translation per computer cycle | |
| JPH05250261A (ja) | アドレス変換装置 | |
| JPS5853075A (ja) | 高速分離バツフアを備えた情報処理装置 | |
| JPH04205636A (ja) | 高速アドレス変換装置 | |
| JPS646492B2 (ja) | ||
| Welch | An investigation of descriptor oriented architecture | |
| JPH0731310Y2 (ja) | メモリ装置 | |
| JPS5821352B2 (ja) | バツフア・メモリ制御方式 | |
| JPS584464A (ja) | メモリ・アドレツシング方式 | |
| JP3204098B2 (ja) | 動的アドレスデコードキャッシュ制御方式 | |
| JP3070056B2 (ja) | 情報処理装置 | |
| JPH0325644A (ja) | 多重仮想アドレス空間制御装置 | |
| JP2864548B2 (ja) | 命令キャッシュ装置 | |
| JPH08227383A (ja) | 仮想アドレス計算機 | |
| JPS6367662A (ja) | 仮想空間管理方式 | |
| JPH07152653A (ja) | データ処理装置 | |
| JPH05314003A (ja) | キャッシュメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981013 |